JP2871821B2 - 周辺駆動回路 - Google Patents
周辺駆動回路Info
- Publication number
- JP2871821B2 JP2871821B2 JP2216787A JP21678790A JP2871821B2 JP 2871821 B2 JP2871821 B2 JP 2871821B2 JP 2216787 A JP2216787 A JP 2216787A JP 21678790 A JP21678790 A JP 21678790A JP 2871821 B2 JP2871821 B2 JP 2871821B2
- Authority
- JP
- Japan
- Prior art keywords
- signal line
- circuit
- output signal
- input signal
- shift register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/86—Masking faults in memories by using spares or by reconfiguring in serial access memories, e.g. shift registers, CCDs, bubble memories
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/007—Fail-safe circuits
- H03K19/0075—Fail-safe circuits by using two redundant chains
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、液晶ディスプレイ、密着イメージセンサ、
液晶シャッタ等の周辺駆動回路に関する。
液晶シャッタ等の周辺駆動回路に関する。
液晶ディスプレイ、密着イメージセンサ、液晶シャッ
タ等の小型化、低コスト化、高信頼化を目的として、薄
膜駆動回路を一体化して作製する技術がある。これは画
素電極と同一基板上に周辺駆動回路を設置することによ
り、接続端子の数および外部駆動ICの数の大幅な削減が
可能なこと、また大面積、高密度のボンディング工程の
限界から生ずる信頼性の問題を解決できる、というコン
セプトに基づくものである。
タ等の小型化、低コスト化、高信頼化を目的として、薄
膜駆動回路を一体化して作製する技術がある。これは画
素電極と同一基板上に周辺駆動回路を設置することによ
り、接続端子の数および外部駆動ICの数の大幅な削減が
可能なこと、また大面積、高密度のボンディング工程の
限界から生ずる信頼性の問題を解決できる、というコン
セプトに基づくものである。
シフトレジスタは直並列変換回路として上記薄膜周辺
駆動回路の重要な構成要素となる。第10図は従来のＮ段
薄膜シフトレジスタを示す図である。シフトレジスタ10
1は入力端子104に入力された信号をクロックにより一定
の周波数で１段目出力からＮ段目出力まで順次転送して
いくことができ、走査回路や画信号の直並列変換回路に
利用されている。
駆動回路の重要な構成要素となる。第10図は従来のＮ段
薄膜シフトレジスタを示す図である。シフトレジスタ10
1は入力端子104に入力された信号をクロックにより一定
の周波数で１段目出力からＮ段目出力まで順次転送して
いくことができ、走査回路や画信号の直並列変換回路に
利用されている。
また一次元のスイッチアレイは例えば画信号の書き込
み速度を見かけ上向上させるのに有効なブロック駆動方
式を採用する場合に用いられる。
み速度を見かけ上向上させるのに有効なブロック駆動方
式を採用する場合に用いられる。
第11図は従来の一次元スイッチアレイを示す図であ
る。第11図において、１ブロック内のスイッチアレイを
構成しているスイッチトランジスタ301のゲート電極は
共通のスイッチ制御線303で結ばれ、スイッチ制御線303
に入力されるブロックパルスにより独立の画信号を同じ
タイミングスイッチでトランジスタ301のドレイン側か
らソース側へ転送することができる。
る。第11図において、１ブロック内のスイッチアレイを
構成しているスイッチトランジスタ301のゲート電極は
共通のスイッチ制御線303で結ばれ、スイッチ制御線303
に入力されるブロックパルスにより独立の画信号を同じ
タイミングスイッチでトランジスタ301のドレイン側か
らソース側へ転送することができる。
第12図はシフトレジスタあるいはデコーダと被駆動部
のインタフェースとなるバッファ回路の従来例を示す図
である。バッファ501は100pFのオーダの容量性高負荷を
駆動する場合に必要な回路である。
のインタフェースとなるバッファ回路の従来例を示す図
である。バッファ501は100pFのオーダの容量性高負荷を
駆動する場合に必要な回路である。
上記周辺駆動回路は通常非晶質シリコン（以下ａ−Si
と記す。）薄膜トランジスタではなく、多結晶シリコン
（以下poly−Siと記す。）薄膜トランジスタを集積して
形成する。その理由はpoly−Si薄膜トランジスタの移動
度がａ−Si薄膜トランジスタに比べ２桁程度大きく、駆
動周波数の高い周辺駆動回路が期待でき、より大面積、
より高解像度の液晶ディスプレイ、密着イメージセン
サ、液晶シャッタ等に対応できるからである。
と記す。）薄膜トランジスタではなく、多結晶シリコン
（以下poly−Siと記す。）薄膜トランジスタを集積して
形成する。その理由はpoly−Si薄膜トランジスタの移動
度がａ−Si薄膜トランジスタに比べ２桁程度大きく、駆
動周波数の高い周辺駆動回路が期待でき、より大面積、
より高解像度の液晶ディスプレイ、密着イメージセン
サ、液晶シャッタ等に対応できるからである。
液晶ディスプレイ、密着イメージセンサ、液晶シャッ
タ等の大面積化、長尺化に伴い無欠陥の薄膜駆動回路を
形成することは現状のプロセス技術では非常に困難であ
る。上記シフトレジスタの欠陥は、例えば液晶ディスプ
レイ等の２次元画像の場面欠陥となって現われる。また
スイッチアレイ、バッファ回路の欠陥は線欠陥となって
現われる。これら欠陥は画素アレイ部に欠陥が存在しな
い場合でも生じるため、周辺駆動回路の歩留まりの悪さ
が液晶ディスプレイ、密着イメージセンサ、液晶シャッ
タ等の装置全体の歩留まりを低下させる大きな要因とな
っている。
タ等の大面積化、長尺化に伴い無欠陥の薄膜駆動回路を
形成することは現状のプロセス技術では非常に困難であ
る。上記シフトレジスタの欠陥は、例えば液晶ディスプ
レイ等の２次元画像の場面欠陥となって現われる。また
スイッチアレイ、バッファ回路の欠陥は線欠陥となって
現われる。これら欠陥は画素アレイ部に欠陥が存在しな
い場合でも生じるため、周辺駆動回路の歩留まりの悪さ
が液晶ディスプレイ、密着イメージセンサ、液晶シャッ
タ等の装置全体の歩留まりを低下させる大きな要因とな
っている。
本発明は上記問題点を解決する為に、欠陥が存在して
も完全動作する高歩留まりの冗長回路を提供することを
目的としている。
も完全動作する高歩留まりの冗長回路を提供することを
目的としている。
本発明の回路は、絶縁基板上にトランジスタを集積し
て形成された周辺駆動回路において、入力信号線および
出力信号線に接続された、１ビットの機能回路Ａに対
し、前記入力信号線あるいは前記出力信号線と電気的に
絶縁された、前記回路Ａと同一の機能を有する１ビット
の機能回路Ｂを１個以上設置し、前記回路Ａと前記入力
信号線あるいは前記出力信号線とを結ぶ配線部分、およ
び前記回路Ｂの入力端あるいは出力端とその入力端ある
いは出力端付近まであらかじめ延びている前記入力信号
線あるいは前記出力信号線とが出合う部分に、エネルギ
ビームを照射することにより、前記回路Ａを前記入力信
号線あるいは前記出力信号線と電気的に絶縁し、かつ前
記回路Ｂを前記入力信号線あるいは前記出力信号線と電
気的に接続できることを特徴とする。
て形成された周辺駆動回路において、入力信号線および
出力信号線に接続された、１ビットの機能回路Ａに対
し、前記入力信号線あるいは前記出力信号線と電気的に
絶縁された、前記回路Ａと同一の機能を有する１ビット
の機能回路Ｂを１個以上設置し、前記回路Ａと前記入力
信号線あるいは前記出力信号線とを結ぶ配線部分、およ
び前記回路Ｂの入力端あるいは出力端とその入力端ある
いは出力端付近まであらかじめ延びている前記入力信号
線あるいは前記出力信号線とが出合う部分に、エネルギ
ビームを照射することにより、前記回路Ａを前記入力信
号線あるいは前記出力信号線と電気的に絶縁し、かつ前
記回路Ｂを前記入力信号線あるいは前記出力信号線と電
気的に接続できることを特徴とする。
また、絶縁基板上にトランジスタを集積して形成され
た周辺駆動回路において、入力信号線および出力信号線
に接続された、１ビットの機能回路Ａに対し、前記入力
信号線に接続され、かつ前記出力信号線と電気的に絶縁
された、前記回路Ａと同一の機能を有する１ビットの機
能回路Ｂを１個以上設置し、前記回路Ａと前記出力信号
線とを結ぶ配線部分、および前記回路Ｂの出力端とその
出力端付近まであらかじめ延びている前記出力信号線と
が出会う部分に、エネルギビームを照射することによ
り、前記回路Ａを前記出力信号線と電気的に絶縁し、か
つ前記回路Ｂを前記出力信号線と電気的に接続できるこ
とを特徴とする。また、絶縁基板上にトランジスタを集
積して形成された周辺駆動回路において、入力信号線お
よび出力信号線に接続された、１ビットの機能回路Ａに
対し、前記出力信号線に接続され、かつ前記入力信号線
と電気的に絶縁された、前記回路Ａと同一の機能を有す
る１ビットの機能回路Ｂを１個以上設置し、前記回路Ａ
と前記入力信号線とを結ぶ配線部分、および前記回路Ｂ
の入力端とその入力端付近まであらかじめ延びている前
記入力信号線とが出会う部分に、エネルギビームを照射
することにより、前記回路Ａを前記入力信号線と電気的
に絶縁し、かつ前記回路Ｂを前記入力信号線と電気的に
接続できることを特徴とする。
た周辺駆動回路において、入力信号線および出力信号線
に接続された、１ビットの機能回路Ａに対し、前記入力
信号線に接続され、かつ前記出力信号線と電気的に絶縁
された、前記回路Ａと同一の機能を有する１ビットの機
能回路Ｂを１個以上設置し、前記回路Ａと前記出力信号
線とを結ぶ配線部分、および前記回路Ｂの出力端とその
出力端付近まであらかじめ延びている前記出力信号線と
が出会う部分に、エネルギビームを照射することによ
り、前記回路Ａを前記出力信号線と電気的に絶縁し、か
つ前記回路Ｂを前記出力信号線と電気的に接続できるこ
とを特徴とする。また、絶縁基板上にトランジスタを集
積して形成された周辺駆動回路において、入力信号線お
よび出力信号線に接続された、１ビットの機能回路Ａに
対し、前記出力信号線に接続され、かつ前記入力信号線
と電気的に絶縁された、前記回路Ａと同一の機能を有す
る１ビットの機能回路Ｂを１個以上設置し、前記回路Ａ
と前記入力信号線とを結ぶ配線部分、および前記回路Ｂ
の入力端とその入力端付近まであらかじめ延びている前
記入力信号線とが出会う部分に、エネルギビームを照射
することにより、前記回路Ａを前記入力信号線と電気的
に絶縁し、かつ前記回路Ｂを前記入力信号線と電気的に
接続できることを特徴とする。
本発明の周辺駆動回路は回路１ビットにつき１個以上
の予備回路を持つように構成さている。欠陥回路と予備
回路の置換はエネルキビーム、例えばレーザビーム、イ
オンビーム、電子ビームを、予め決められたトリミング
箇所に照射し、配線を切断、溶接することにより行われ
る。
の予備回路を持つように構成さている。欠陥回路と予備
回路の置換はエネルキビーム、例えばレーザビーム、イ
オンビーム、電子ビームを、予め決められたトリミング
箇所に照射し、配線を切断、溶接することにより行われ
る。
回路１ビットにつきＫ個の予備回路を設置すれば、
（Ｋ＋１）個の回路のうちＫ個に欠陥が生じても完全動
作する１ビットの回路を作製することができるので、多
数ビットの回路で構成される周辺駆動回路の歩留まりを
著しく向上させることができる。
（Ｋ＋１）個の回路のうちＫ個に欠陥が生じても完全動
作する１ビットの回路を作製することができるので、多
数ビットの回路で構成される周辺駆動回路の歩留まりを
著しく向上させることができる。
以下に本発明の実施例を詳細に説明する。
実施例１ 第１図は本発明の周辺駆動回路の第１の実施例を示す
図である。
図である。
本実施例のＮ段シフトレジスタ103はシフトレジスタ1
01に加え、１段につき１個の予備シフトレジスタ102が
設けられた構造になっている。図においては、３段目か
ら（Ｎ−１）段目まて省略されているが、各々の段は１
段目あるいは２段目に示した構造と同様である。また、
シフトレジスタ101のクロック端子も省略している。
01に加え、１段につき１個の予備シフトレジスタ102が
設けられた構造になっている。図においては、３段目か
ら（Ｎ−１）段目まて省略されているが、各々の段は１
段目あるいは２段目に示した構造と同様である。また、
シフトレジスタ101のクロック端子も省略している。
シフトレジスタ101は入力端子104あるいは出力端子10
5〜108と電気的に接続されている。一方、予備シフトレ
ジスタ102は入力端子104あるいは出力端子105〜108とは
電気的に絶縁されている。
5〜108と電気的に接続されている。一方、予備シフトレ
ジスタ102は入力端子104あるいは出力端子105〜108とは
電気的に絶縁されている。
また、シフトレジスタ101および予備シフトレジスタ1
02として、２相レシオドシフトレジスタを採用した。他
の種類のシフトレジスタ、例えば２相レシオレスシフト
レジスタ、４相レシオレスシフトレジスタを用いること
も当然可能である。
02として、２相レシオドシフトレジスタを採用した。他
の種類のシフトレジスタ、例えば２相レシオレスシフト
レジスタ、４相レシオレスシフトレジスタを用いること
も当然可能である。
本実施例においては、シフトレジスタ101と予備シフ
トレジスタ102を置換するために配線を切断あるいは溶
接する手段として、予め定められたトリミング部分にYA
Gレーザ（λ＝1.06μｍ）を照射する方法を採用した。
トレジスタ102を置換するために配線を切断あるいは溶
接する手段として、予め定められたトリミング部分にYA
Gレーザ（λ＝1.06μｍ）を照射する方法を採用した。
上記の予め定められた部分とは、配線を切断しシフト
レジスタ101を回路から電気的に絶縁するためのトリミ
ング部分A109およびトリミング部分B110と、配線と配線
を溶接して予備シフトレジスタ102を回路に接続するた
めのトリミング部分C111およびトリミング部分D112を示
す。
レジスタ101を回路から電気的に絶縁するためのトリミ
ング部分A109およびトリミング部分B110と、配線と配線
を溶接して予備シフトレジスタ102を回路に接続するた
めのトリミング部分C111およびトリミング部分D112を示
す。
第２図は本実施例のＮ段シフトレジスタ103におい
て、Ｊ段目のシフトレジスタ101に欠陥が存在した時の
トリミング前とトリミング後の（Ｊ−１）段目から（Ｊ
＋１）段目の出力信号を示す図である。
て、Ｊ段目のシフトレジスタ101に欠陥が存在した時の
トリミング前とトリミング後の（Ｊ−１）段目から（Ｊ
＋１）段目の出力信号を示す図である。
トリミング前は第２図（ｂ）に示すようにＪ段目以降
は信号が転送されず、例えば液晶ディスプレイでは面欠
陥として検知される。これに対し前記トリミング部分Ａ
〜Ｄの４個所にYAGレーザを照射し、配線の切断、溶接
を行い、Ｊ段目のシフトレジスタ101とＪ段目の予備シ
フトレジスタ102を置換することにより、第２図（ｃ）
に示すようにＪ段目以降も信号が転送され、ディスプレ
イの面欠陥を救済することができた。
は信号が転送されず、例えば液晶ディスプレイでは面欠
陥として検知される。これに対し前記トリミング部分Ａ
〜Ｄの４個所にYAGレーザを照射し、配線の切断、溶接
を行い、Ｊ段目のシフトレジスタ101とＪ段目の予備シ
フトレジスタ102を置換することにより、第２図（ｃ）
に示すようにＪ段目以降も信号が転送され、ディスプレ
イの面欠陥を救済することができた。
実施例2,実施例３ 第３図，第４図は本発明の第２の実施例，第３の実施
例を示す図である。これらの実施例が実施例１と異なる
点は実施例１ではシフトレジスタ101と予備シフトレジ
スタA102を置換するのにトリミング部分を４個所設けて
いるのに対し本実施例においてはトリミング部分を２個
所に減らしている点である。
例を示す図である。これらの実施例が実施例１と異なる
点は実施例１ではシフトレジスタ101と予備シフトレジ
スタA102を置換するのにトリミング部分を４個所設けて
いるのに対し本実施例においてはトリミング部分を２個
所に減らしている点である。
第３図においては、各々の段のシフトレジスタ101お
よび予備シフトレジスタA102の入力側の第１図における
トリミング部分A109およびトリミング部分C111を削除
し、出力側のトリミング部分D112の２箇所にYAGレーザ
を照射してシフトレジスタ101と予備シフトレジスタA10
2を置換する構造となっている。
よび予備シフトレジスタA102の入力側の第１図における
トリミング部分A109およびトリミング部分C111を削除
し、出力側のトリミング部分D112の２箇所にYAGレーザ
を照射してシフトレジスタ101と予備シフトレジスタA10
2を置換する構造となっている。
この実施例において、上記置換が良好に行われるため
には、シフトレジスタ101および予備シフトレジスタA10
2の入力側が電気的に開放状態である必要がある。その
条件が満たされていれば、実施例１と同様にして欠陥を
救済してやることができる。
には、シフトレジスタ101および予備シフトレジスタA10
2の入力側が電気的に開放状態である必要がある。その
条件が満たされていれば、実施例１と同様にして欠陥を
救済してやることができる。
第４図においては、各々の段のシフトレジスタ101お
よび予備シフトレジスタA102の出力側の第１図における
トリミング部分B110およびトリミング部分D112を削除
し、入力側のトリミング部分A109およびトリミング部分
C111の２個所にYAGレーザを照射してシフトレジスタ101
と冗長シフトレジスタA102を置換する構造になってい
る。
よび予備シフトレジスタA102の出力側の第１図における
トリミング部分B110およびトリミング部分D112を削除
し、入力側のトリミング部分A109およびトリミング部分
C111の２個所にYAGレーザを照射してシフトレジスタ101
と冗長シフトレジスタA102を置換する構造になってい
る。
この実施例において上記置換が良好に行われるために
はシフトレジスタ101および予備シフトレジスタA102の
出力側が電気的に開放状態にある必要がある。
はシフトレジスタ101および予備シフトレジスタA102の
出力側が電気的に開放状態にある必要がある。
実施例４ 第５図は本発明の第３の実施例を示す図である。実施
例1,2と異なる点は予備シフトレジスタを１段につき２
個設けたこと、すなわち冗長シフトレジスタA102と予備
シフトレジスタB401を設置した点である。
例1,2と異なる点は予備シフトレジスタを１段につき２
個設けたこと、すなわち冗長シフトレジスタA102と予備
シフトレジスタB401を設置した点である。
本実施例ではシフトレジスタ101と、冗長シフトレジ
スタA102あるいは予備シフトレジスタB401とを置換する
為のトリミング方法は実施例１と全く同様でトリミング
部分を１段につき４箇所設けてある。
スタA102あるいは予備シフトレジスタB401とを置換する
為のトリミング方法は実施例１と全く同様でトリミング
部分を１段につき４箇所設けてある。
本実施例の利点は、１段当り設けられたシフトレジス
タ101と予備シフトレジスタA102と冗長シフトレジスタ4
01の３つのシフトレジスタのうち２つのシフトレジスタ
に欠陥が存在しても救済できることである。
タ101と予備シフトレジスタA102と冗長シフトレジスタ4
01の３つのシフトレジスタのうち２つのシフトレジスタ
に欠陥が存在しても救済できることである。
本実施例のＮ段シフトレジスタにおいて、Ｊ段目のシ
フトレジスタ101と、同じくＪ段目の冗長シフトレジス
タA102と、に欠陥が存在した時の欠陥救済過程を以下に
記す。
フトレジスタ101と、同じくＪ段目の冗長シフトレジス
タA102と、に欠陥が存在した時の欠陥救済過程を以下に
記す。
第６図は上記救済過程における（Ｊ−１）段目から
（Ｊ＋１）段目の出力信号とクロック信号を示す図であ
る。
（Ｊ＋１）段目の出力信号とクロック信号を示す図であ
る。
同図（ａ）はクロック信号を示す。同図（ｂ）はトリ
ミング前における（Ｊ−１）段目から（Ｊ＋１）段目ま
で出力信号を表しており、Ｊ段目以降は信号が転送され
ていない。
ミング前における（Ｊ−１）段目から（Ｊ＋１）段目ま
で出力信号を表しており、Ｊ段目以降は信号が転送され
ていない。
同図（ｃ）はＪ段目のシフトレジスタ101と、同じく
Ｊ段目の予備シフトレジスタA102を、予め定められた４
箇所のトリミング部分Ａ〜Ｄ（109〜112）にYAGレーザ
を照射して切断、溶接することにより置換した後の、
（Ｊ−１）段目から（Ｊ＋１）段目の出力信号を表して
いる。
Ｊ段目の予備シフトレジスタA102を、予め定められた４
箇所のトリミング部分Ａ〜Ｄ（109〜112）にYAGレーザ
を照射して切断、溶接することにより置換した後の、
（Ｊ−１）段目から（Ｊ＋１）段目の出力信号を表して
いる。
しかし、この場合も冗長シフトレジスタA102に欠陥が
存在しているため、Ｊ段目以降は信号が転送されない。
そこで、本実施例ではさらにトリミング部分E402および
トリミング部分403にYAGレーザを照射して冗長シフトレ
ジスタA102を回路から切断し、また、トリミング部分G4
04およびトリミング部分H405にYAGレーザを照射して冗
長シフトレジスタB401を回路に接続することにより、第
６図（ｄ）に示す様にＪ段目以降に信号を転送すること
が可能である。
存在しているため、Ｊ段目以降は信号が転送されない。
そこで、本実施例ではさらにトリミング部分E402および
トリミング部分403にYAGレーザを照射して冗長シフトレ
ジスタA102を回路から切断し、また、トリミング部分G4
04およびトリミング部分H405にYAGレーザを照射して冗
長シフトレジスタB401を回路に接続することにより、第
６図（ｄ）に示す様にＪ段目以降に信号を転送すること
が可能である。
本実施例では予備シフトレジスタを１個としたが２個
以上設置してもよい。
以上設置してもよい。
実施例５ 第７図は本発明の周辺駆動回路の第５の実施例を示す
図である。
図である。
本実施例の一次元のスイッチアレイにおいては、スイ
ッチトランジスタ301に加えて予備スイッチトランジス
タ302が１個設置されている。
ッチトランジスタ301に加えて予備スイッチトランジス
タ302が１個設置されている。
スイッチトランジスタ301のゲート電極は他の薄膜ト
ランジスタと共通のスイッチ制御線303に接続され、か
つドレイン電極、ソース電極がそれぞれ他の薄膜トラン
ジスタと独立の入力信号線304、出力信号線305に接続さ
れている。また予備スイッチトランジスタ302はそのゲ
ート電極は前記スイッチ制御線303に接続されている
が、ドレイン電極およびソース電極はそれぞれ前記入力
信号線304および前記出力信号線305と電気的に絶縁され
ている。
ランジスタと共通のスイッチ制御線303に接続され、か
つドレイン電極、ソース電極がそれぞれ他の薄膜トラン
ジスタと独立の入力信号線304、出力信号線305に接続さ
れている。また予備スイッチトランジスタ302はそのゲ
ート電極は前記スイッチ制御線303に接続されている
が、ドレイン電極およびソース電極はそれぞれ前記入力
信号線304および前記出力信号線305と電気的に絶縁され
ている。
この回路においてスイッチトランジスタ301に欠陥が
存在した場合には、スイッチトランジスタ301のゲート
電極と前記スイッチ制御線とを結ぶ配線部分306と、ス
イッチトランジスタ301のドレイン電極と前記入力信号
線とを結ぶ配線部分307にYAGレーザを照射することによ
りスイッチトランジスタ301を前記スイッチ制御線303お
よび前記入力信号線304と電気的に絶縁し、一方、予備
スイッチトランジスタ302のドレイン電極とそのドレイ
ン電極付近まであらかじめ延びている前記入力信号線30
4とが出会う部分308と、予備スイッチトランジスタのソ
ース電極とそのソース電極付近まであらかじめ延びてい
る前記出力信号線305とが出会う部分309にYAGレーザを
照射することにより、予備スイッチトランジスタ302を
前記入力信号線304および前記出力信号線305と電気的に
接続する。その結果入力信号は予備スイッチトランジス
タ302を通り、正しい出力信号が出力される。
存在した場合には、スイッチトランジスタ301のゲート
電極と前記スイッチ制御線とを結ぶ配線部分306と、ス
イッチトランジスタ301のドレイン電極と前記入力信号
線とを結ぶ配線部分307にYAGレーザを照射することによ
りスイッチトランジスタ301を前記スイッチ制御線303お
よび前記入力信号線304と電気的に絶縁し、一方、予備
スイッチトランジスタ302のドレイン電極とそのドレイ
ン電極付近まであらかじめ延びている前記入力信号線30
4とが出会う部分308と、予備スイッチトランジスタのソ
ース電極とそのソース電極付近まであらかじめ延びてい
る前記出力信号線305とが出会う部分309にYAGレーザを
照射することにより、予備スイッチトランジスタ302を
前記入力信号線304および前記出力信号線305と電気的に
接続する。その結果入力信号は予備スイッチトランジス
タ302を通り、正しい出力信号が出力される。
第８図は本実施例のスイッチアレイにおいてＪ番目の
スイッチトランジスタの欠陥を救済する前と救済した後
の（Ｊ−１）〜（Ｊ＋１）番目の出力信号を示す図であ
る。レーザトリミング前においてはＪ番目の出力信号は
正しい出力（同図（ａ）点線）が得られず、例えば液晶
ディスプレイでは線欠陥として認められる。
スイッチトランジスタの欠陥を救済する前と救済した後
の（Ｊ−１）〜（Ｊ＋１）番目の出力信号を示す図であ
る。レーザトリミング前においてはＪ番目の出力信号は
正しい出力（同図（ａ）点線）が得られず、例えば液晶
ディスプレイでは線欠陥として認められる。
これに対し、上記方法でＪ番目スイッチトランジスタ
と予備スイッチトランジスタを置換することにより同図
（ｂ）に示す様に正しい出力信号を得ることができ、ス
イッチトランジスタの欠陥により生じていた液晶ディス
プレイの線欠陥を救済することができた。
と予備スイッチトランジスタを置換することにより同図
（ｂ）に示す様に正しい出力信号を得ることができ、ス
イッチトランジスタの欠陥により生じていた液晶ディス
プレイの線欠陥を救済することができた。
実施例６ 第９図はバッファ回路に本発明を適用した例を示す図
である。
である。
本実施例ではバッファ501に加えて予備バッファ502を
１個設置してある。バッファ501と予備バッファ502を置
換する為のトリミング方法は実施例1,2と全く同様で、
トリミング方法Ａ〜Ｄ（503〜506）の４箇所にYAGレー
ザを照射して配線を切断、接続することにより行なう。
実際に本冗長回路を液晶ディスプレイの周辺駆動回路に
採用した結果、線欠陥を回避することができた。
１個設置してある。バッファ501と予備バッファ502を置
換する為のトリミング方法は実施例1,2と全く同様で、
トリミング方法Ａ〜Ｄ（503〜506）の４箇所にYAGレー
ザを照射して配線を切断、接続することにより行なう。
実際に本冗長回路を液晶ディスプレイの周辺駆動回路に
採用した結果、線欠陥を回避することができた。
以上説明したように本発明の周辺駆動回路を適用すれ
ば、欠陥が存在しても完全動作する周辺駆動回路を実現
することができ、周辺駆動回路一体型の大面積、高解像
度の液晶ディスプレイ、密着型ィメージセンサ、液晶シ
ャッタ、蛍光表示管等の歩留まりを著しく向上させるこ
とができる。すなわち、本発明の冗長回路は上記液晶デ
ィスプレイ、密着イメージセンサ、液晶シャッタ等の歩
留まりを向上させるのに極めて有用である。
ば、欠陥が存在しても完全動作する周辺駆動回路を実現
することができ、周辺駆動回路一体型の大面積、高解像
度の液晶ディスプレイ、密着型ィメージセンサ、液晶シ
ャッタ、蛍光表示管等の歩留まりを著しく向上させるこ
とができる。すなわち、本発明の冗長回路は上記液晶デ
ィスプレイ、密着イメージセンサ、液晶シャッタ等の歩
留まりを向上させるのに極めて有用である。
第１図、第２図は実施例１を示す概略図、第３図、第４
図は本発明の実施例2,実施例３を示す概略図、第５図，
第６図は本発明の実施例４を示す概略図、第７図，第８
図は本発明の実施例５を示す概略図、第９図は本発明の
実施例６を示す概略図、第10図は従来型のシフトレジス
タの概略図、第11図は従来型の一次元スイッチアレイの
概略図、第12図は従来型のバッファ回路の概略図であ
る。 101……シフトレジスタ、102……予備シフトレジスタ、
103……Ｎ段シフトレジスタ、104……入力端子、105…
…１段目出力端子、106……２段目出力端子、107……
（Ｎ−１）段目出力端子、108……Ｎ段目出力端子、109
……トリミング部分Ａ、110……トリミング部分Ｂ、111
……トリミング部分Ｃ、112……トリミング部分Ｄ、301
……スイッチトランジスタ、302……予備スイッチトラ
ンジスタ、303……スイッチ制御線、304……入力信号
線、、305……出力信号線、306……トリミング部分Ａ、
307……トリミング部分Ｂ、308……トリミング部分Ｃ、
309……トリミング部分Ｄ、401……予備シフトレジスタ
Ｂ、402……トリミング部分Ｅ、403……トリミング部分
Ｆ、404……トリミング部分Ｇ、405……トリミング部分
Ｈ、501……バッファ、502……予備バッファ、503……
トリミング部分Ａ、504……トリミング部分Ｂ、505……
トリミング部分Ｃ、506……トリミング部分Ｄ。
図は本発明の実施例2,実施例３を示す概略図、第５図，
第６図は本発明の実施例４を示す概略図、第７図，第８
図は本発明の実施例５を示す概略図、第９図は本発明の
実施例６を示す概略図、第10図は従来型のシフトレジス
タの概略図、第11図は従来型の一次元スイッチアレイの
概略図、第12図は従来型のバッファ回路の概略図であ
る。 101……シフトレジスタ、102……予備シフトレジスタ、
103……Ｎ段シフトレジスタ、104……入力端子、105…
…１段目出力端子、106……２段目出力端子、107……
（Ｎ−１）段目出力端子、108……Ｎ段目出力端子、109
……トリミング部分Ａ、110……トリミング部分Ｂ、111
……トリミング部分Ｃ、112……トリミング部分Ｄ、301
……スイッチトランジスタ、302……予備スイッチトラ
ンジスタ、303……スイッチ制御線、304……入力信号
線、、305……出力信号線、306……トリミング部分Ａ、
307……トリミング部分Ｂ、308……トリミング部分Ｃ、
309……トリミング部分Ｄ、401……予備シフトレジスタ
Ｂ、402……トリミング部分Ｅ、403……トリミング部分
Ｆ、404……トリミング部分Ｇ、405……トリミング部分
Ｈ、501……バッファ、502……予備バッファ、503……
トリミング部分Ａ、504……トリミング部分Ｂ、505……
トリミング部分Ｃ、506……トリミング部分Ｄ。
Claims (3)
- 【請求項１】絶縁基板上にトランジスタを集積して形成
された周辺駆動回路において、入力信号線及び出力信号
線に接続された１ビットの機能回路Ａに対し、前記入力
信号線あるいは前記出力信号線と電気的に絶縁された、
前記機能回路Ａと同一の機能を有する１ビットの機能回
路Ｂを１個以上設置し、前記機能回路Ａと前記入力信号
線あるいは前記出力信号線とを結ぶ配線部分、及び前記
機能回路Ｂの入力端あるいは出力端と前記入力端あるい
は出力端付近まであらかじめ延びている前期入力信号線
あるいは前記出力信号線とが出会う部分に、エネルギー
ビームを照射することにより、前記機能回路Ａを前記入
力信号線あるいは前記出力信号線と電気的に絶縁し、か
つ前記機能回路Ｂを前記入力信号線あるいは前記出力信
号線と電気的に接続することにより、前記機能回路Ａと
前記機能回路Ｂとを置換できることを特徴とする周辺駆
動回路。 - 【請求項２】絶縁基板上にトランジスタを集積して形成
された周辺駆動回路において、入力信号線及び出力信号
線に接続された１ビットの機能回路Ａに対し、前記入力
信号線に接続され、かつ前記出力信号線と電気的に絶縁
された、前記機能回路Ａと同一の機能を有する１ビット
の機能回路Ｂを１個以上設置し、前記機能回路Ａと前記
出力信号線とを結ぶ配線部分、及び前記機能回路Ｂの出
力端と前記出力端付近まであらかじめ延びている前期出
力信号線とが出会う部分に、エネルギービームを照射す
ることにより、前記機能回路Ａを前記出力信号線と電気
的に絶縁し、かつ前記機能回路Ｂを前記出力信号線と電
気的に接続することにより、前記機能回路Ａと前記機能
回路Ｂを置換できることを特徴とする周辺駆動回路。 - 【請求項３】絶縁基板上にトランジスタを集積して形成
された周辺駆動回路において、入力信号線及び出力信号
線に接続された機能回路Ａに対し、前記入力信号線ある
いは前記出力信号線と電気的に絶縁された、前記機能回
路Ａと同一の機能を有するの機能回路Ｂを１個以上設置
し、前記機能回路Ａと前記入力信号線あるいは前記出力
信号線とを結ぶ配線部分、及び前記機能回路Ｂの入力端
あるいは出力端と前記入力端あるいは出力端付近まであ
らかじめ延びている前期入力信号線あるいは前記出力信
号線とが出会う部分に、エネルギービームを照射するこ
とにより、前記機能回路Ａを前記入力信号線あるいは前
記出力信号線と電気的に絶縁し、かつ前記機能回路Ｂを
前記入力信号線あるいは前記出力信号線と電気的に接続
することにより、前記機能回路Ａと前記機能回路Ｂとを
置換できることを特徴とする周辺駆動回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23861189 | 1989-09-13 | ||
| JP1-238611 | 1989-09-13 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03197925A JPH03197925A (ja) | 1991-08-29 |
| JP2871821B2 true JP2871821B2 (ja) | 1999-03-17 |
Family
ID=17032748
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2216787A Expired - Lifetime JP2871821B2 (ja) | 1989-09-13 | 1990-08-17 | 周辺駆動回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5111060A (ja) |
| JP (1) | JP2871821B2 (ja) |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7576360B2 (en) * | 1990-12-25 | 2009-08-18 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device which comprises thin film transistors and method for manufacturing the same |
| TW215956B (en) * | 1992-12-10 | 1993-11-11 | Philips Electronics Nv | Repairable matrix display |
| EP0601649A1 (en) * | 1992-12-10 | 1994-06-15 | Koninklijke Philips Electronics N.V. | Repairable redundantly-driven matrix display |
| US5555001A (en) * | 1994-03-08 | 1996-09-10 | Prime View Hk Limited | Redundant scheme for LCD display with integrated data driving circuit |
| AU700629B2 (en) * | 1994-03-22 | 1999-01-07 | Hyperchip Inc. | Efficient direct cell replacement fault tolerant architecture supporting completely integrated systems with means for direct communication with system operator |
| JP3402400B2 (ja) | 1994-04-22 | 2003-05-06 | 株式会社半導体エネルギー研究所 | 半導体集積回路の作製方法 |
| US6747627B1 (en) | 1994-04-22 | 2004-06-08 | Semiconductor Energy Laboratory Co., Ltd. | Redundancy shift register circuit for driver circuit in active matrix type liquid crystal display device |
| US5956008A (en) * | 1994-09-06 | 1999-09-21 | Semiconductor Energy Laboratory Co., | Driver circuit for active matrix display and method of operating same |
| TW280898B (en) * | 1994-12-28 | 1996-07-11 | Sharp Kk | The matrix type image display apparatus |
| US5838580A (en) * | 1996-06-20 | 1998-11-17 | Sun Microsystems, Inc. | Method of optimizing repeater placement in long lines of a complex integrated circuit |
| US6009253A (en) * | 1996-06-20 | 1999-12-28 | Sun Microsystems, Inc. | Spare repeater amplifiers for long lines on complex integrated circuits |
| GB9705436D0 (en) * | 1997-03-15 | 1997-04-30 | Sharp Kk | Fault tolerant circuit arrangements |
| GB9705417D0 (en) * | 1997-03-15 | 1997-04-30 | Sharp Kk | Fault tolerant circuit arrangements |
| US5962846A (en) * | 1997-08-29 | 1999-10-05 | Lucent Technologies Inc. | Redundant linear detection arrays |
| US6049641A (en) * | 1998-02-24 | 2000-04-11 | Gemfire Corporation | Connection system for optical redundancy |
| US6480990B1 (en) * | 2000-05-01 | 2002-11-12 | Hewlett-Packard Company | Application specific integrated circuit with spaced spare logic gate subgroups and method of fabrication |
| JP4732709B2 (ja) * | 2004-05-20 | 2011-07-27 | 株式会社半導体エネルギー研究所 | シフトレジスタ及びそれを用いた電子機器 |
| WO2006117955A1 (ja) * | 2005-04-28 | 2006-11-09 | Sharp Kabushiki Kaisha | 表示装置及びその製造方法 |
| US7267555B2 (en) * | 2005-10-18 | 2007-09-11 | Au Optronics Corporation | Electrical connectors between electronic devices |
| KR20070052501A (ko) * | 2005-11-17 | 2007-05-22 | 엘지.필립스 엘시디 주식회사 | 게이트 구동회로와 그 리페어 방법 및 이를 이용한액정표시장치 |
| US7551215B2 (en) * | 2006-03-15 | 2009-06-23 | Dalsa Corporation | CMOS-based sensor apparatus with cells that comprise a redundancy facility that is selectively activatable for isolating a metal-to-metal short on the basis of externally applied control actuation |
| TWI345188B (en) * | 2006-08-16 | 2011-07-11 | Au Optronics Corp | Display device, shift register array and method for driving a pixel array |
| CN100426343C (zh) * | 2006-09-06 | 2008-10-15 | 友达光电股份有限公司 | 显示装置、移位寄存器阵列及驱动像素阵列的方法 |
| US20100162065A1 (en) * | 2008-12-19 | 2010-06-24 | Unity Semiconductor Corporation | Protecting integrity of data in multi-layered memory with data redundancy |
| TWI400514B (zh) * | 2009-01-08 | 2013-07-01 | Au Optronics Corp | 顯示面板 |
| KR101975533B1 (ko) * | 2012-06-29 | 2019-05-08 | 삼성디스플레이 주식회사 | 구동회로, 그를 구비하는 평판표시장치 및 구동회로의 리페어 방법 |
| CN103247276B (zh) * | 2013-04-25 | 2015-03-18 | 北京京东方光电科技有限公司 | 栅极驱动电路和阵列基板 |
| US9478359B2 (en) * | 2013-12-10 | 2016-10-25 | Analog Devices Global | Phase corrector for laser trimming, an integrated circuit including such a phase corrector, and a method of providing phase correction in an integrated circuit |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SU429536A1 (ru) * | 1973-01-08 | 1974-05-25 | В. В. Крюков | Резервированный счетчик импульсов |
| JPS59101693A (ja) * | 1982-12-02 | 1984-06-12 | セイコーエプソン株式会社 | アクティブマトリクス液晶表示装置の画像欠陥救済方法 |
| JPS6064394A (ja) * | 1983-09-20 | 1985-04-12 | セイコーインスツルメンツ株式会社 | 半導体表示装置 |
| US4689494A (en) * | 1986-09-18 | 1987-08-25 | Advanced Micro Devices, Inc. | Redundancy enable/disable circuit |
| US4937475B1 (en) * | 1988-09-19 | 1994-03-29 | Massachusetts Inst Technology | Laser programmable integrated circuit |
-
1990
- 1990-08-17 JP JP2216787A patent/JP2871821B2/ja not_active Expired - Lifetime
- 1990-09-13 US US07/582,633 patent/US5111060A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5111060A (en) | 1992-05-05 |
| JPH03197925A (ja) | 1991-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2871821B2 (ja) | 周辺駆動回路 | |
| US5532853A (en) | Reparable display device matrix for repairing the electrical connection of a bonding pad to its associated signal line | |
| WO2011007464A1 (ja) | シフトレジスタ | |
| JP4498489B2 (ja) | 液晶表示装置とその製造方法 | |
| EP0373586B1 (en) | Liquid crystal display device | |
| EP0780766B1 (en) | Array on substrate and producing method therefor | |
| US4894690A (en) | Thin film transistor array incorporating a shorted circuit bypass technique | |
| JPH08320466A (ja) | アクティブマトリクス基板及びその欠陥修正方法 | |
| US20190391436A1 (en) | Drive circuit, matrix substrate, and display device | |
| US6271600B1 (en) | Redundant wiring apparatus and a method of making the same | |
| JP3210432B2 (ja) | 液晶表示装置 | |
| JPS61268000A (ja) | 半導体記憶回路装置 | |
| US6515301B2 (en) | Structure and fabrication method of flat panel display comprising address line with mending layer | |
| JPH0843852A (ja) | 液晶表示装置 | |
| US5523866A (en) | Liquid-crystal display device having slits formed between terminals or along conductors to remove short circuits | |
| JPH0355985B2 (ja) | ||
| JP2961803B2 (ja) | シフトレジスタ | |
| JP2004363614A (ja) | ソリッドステート放射線イメージャの蓄積コンデンサアレイ | |
| JP3558257B2 (ja) | フォールトトレラント回路構成及びそれが組み込まれたアクティブマトリクス装置 | |
| JP2000241833A (ja) | マトリックス型配線基板 | |
| KR100313117B1 (ko) | 액정표시장치의 구동회로 패턴 구조 | |
| JP2007003709A (ja) | アクティブマトリクス基板、表示装置およびその欠陥修正方法 | |
| JPH05165055A (ja) | 画素分割液晶表示素子 | |
| JPH0457114B2 (ja) | ||
| JPH01186916A (ja) | 薄膜トランジスタアレイ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080108 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090108 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100108 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110108 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110108 Year of fee payment: 12 |