JP2961803B2 - シフトレジスタ - Google Patents
シフトレジスタInfo
- Publication number
- JP2961803B2 JP2961803B2 JP2100616A JP10061690A JP2961803B2 JP 2961803 B2 JP2961803 B2 JP 2961803B2 JP 2100616 A JP2100616 A JP 2100616A JP 10061690 A JP10061690 A JP 10061690A JP 2961803 B2 JP2961803 B2 JP 2961803B2
- Authority
- JP
- Japan
- Prior art keywords
- shift register
- switching transistor
- output terminal
- resistor
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Liquid Crystal (AREA)
- Shift Register Type Memory (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はシフトレジスタに関し、特に液晶ディスプレ
イ，密着イメージセンサ，液晶シャッタ，蛍光表示管等
の周辺駆動回路に用いられるシフトレジスタに関する。
イ，密着イメージセンサ，液晶シャッタ，蛍光表示管等
の周辺駆動回路に用いられるシフトレジスタに関する。
液晶ディスプレイ，密着イメージセンサ，液晶シャッ
タ，蛍光表示管等の小型化，低コスト化，高信頼性を目
的として、駆動回路を一体化して作製する技術がある。
これは画素電極と同一の基板上に周辺駆動回路を設置す
ることにより、接続端子の数および外部駆動ICの数の大
幅な削減が可能なこと、また大面積，高密度のボンディ
ング工程の限界から生ずる信頼性の問題を解決できる、
というコンセプトに基づくものである。
タ，蛍光表示管等の小型化，低コスト化，高信頼性を目
的として、駆動回路を一体化して作製する技術がある。
これは画素電極と同一の基板上に周辺駆動回路を設置す
ることにより、接続端子の数および外部駆動ICの数の大
幅な削減が可能なこと、また大面積，高密度のボンディ
ング工程の限界から生ずる信頼性の問題を解決できる、
というコンセプトに基づくものである。
しかしながら、液晶ディスプレイ，密着イメージセン
サ，液晶シャッタ，蛍光表示管等の大面積化，長尺化に
伴い、無欠陥の大面積駆動回路を形成することは現状の
プロセス技術では非常に困難である。特に周辺駆動回路
の重要な構成要素となるシフトレジスタにおいては、基
本シフトレジスタを継続接続した構成をとる為、途中の
段に１個でも欠陥が存在した場合、その段以降は信号を
転送することができず、シフトレジスタの歩留まりは非
常に低いところに留まる。それ故、シフトレジスタの歩
留まりの悪さが液晶ディスプレイ，密着イメージセン
サ，液晶シャッタ，蛍光表示管等の装置全体の歩留まり
を低下させる大きな要因になっていた。
サ，液晶シャッタ，蛍光表示管等の大面積化，長尺化に
伴い、無欠陥の大面積駆動回路を形成することは現状の
プロセス技術では非常に困難である。特に周辺駆動回路
の重要な構成要素となるシフトレジスタにおいては、基
本シフトレジスタを継続接続した構成をとる為、途中の
段に１個でも欠陥が存在した場合、その段以降は信号を
転送することができず、シフトレジスタの歩留まりは非
常に低いところに留まる。それ故、シフトレジスタの歩
留まりの悪さが液晶ディスプレイ，密着イメージセン
サ，液晶シャッタ，蛍光表示管等の装置全体の歩留まり
を低下させる大きな要因になっていた。
第５図は上記問題を解決する為に冗長回路を採用した
従来のシフトレジスタの第ｊ段目，第（ｊ＋１）段目の
部分を示す回路図である。この回路においては、基本シ
フトレジスタ1jに欠陥が存在しそれ以上信号を転送でき
ない場合には、配線40,40Aのレーザ照射部4,5にレーザ
ビームを照射して配線40を切断すると共に配線40Aを接
続状態とすることにより、基本シフトレジスタ1jと冗長
基本シフトレジスタ2jとの置換を行い、欠陥を回避する
ことができる。
従来のシフトレジスタの第ｊ段目，第（ｊ＋１）段目の
部分を示す回路図である。この回路においては、基本シ
フトレジスタ1jに欠陥が存在しそれ以上信号を転送でき
ない場合には、配線40,40Aのレーザ照射部4,5にレーザ
ビームを照射して配線40を切断すると共に配線40Aを接
続状態とすることにより、基本シフトレジスタ1jと冗長
基本シフトレジスタ2jとの置換を行い、欠陥を回避する
ことができる。
このレーザビームによる配線40,40Aの切断，接続は、
低コスト化，高歩留まり化を狙ってプロセス工程数を抑
えて多結晶シリコン層とメタル層一層で配線する場合、
メタル層の配線40のレーザビーム切断と、絶縁膜を介し
て形成された多結晶シリコン層とメタル層とからなる配
線40Aのレーサビーム接続によって行われる。
低コスト化，高歩留まり化を狙ってプロセス工程数を抑
えて多結晶シリコン層とメタル層一層で配線する場合、
メタル層の配線40のレーザビーム切断と、絶縁膜を介し
て形成された多結晶シリコン層とメタル層とからなる配
線40Aのレーサビーム接続によって行われる。
上述した従来のシフトレジスタは、基本シフトレジス
タ1jと冗長基本シフトレジスタ2jとを置換する場合、レ
ーザビームを照射して基本シフトレジスタ1j側の配線40
を切断し冗長基本シフトレジスタ2j側の配線40Aを接続
する構成となっているので、メタル層の配線40の切断は
100％の確率で実行することができるが、絶縁膜を介し
て形成された多結晶シリコン層とメタル層からなる配線
40Aの接続は再現性良く良好なオーミック接続を得るこ
とが非常に困難であり、従って上記置換によって欠陥を
回避することができなくなることがあるという問題点が
ある。
タ1jと冗長基本シフトレジスタ2jとを置換する場合、レ
ーザビームを照射して基本シフトレジスタ1j側の配線40
を切断し冗長基本シフトレジスタ2j側の配線40Aを接続
する構成となっているので、メタル層の配線40の切断は
100％の確率で実行することができるが、絶縁膜を介し
て形成された多結晶シリコン層とメタル層からなる配線
40Aの接続は再現性良く良好なオーミック接続を得るこ
とが非常に困難であり、従って上記置換によって欠陥を
回避することができなくなることがあるという問題点が
ある。
本発明の目的は、置換を確実に行うことができ、歩留
りの向上をはかることができるシフトレジスタを提供す
ることにある。
りの向上をはかることができるシフトレジスタを提供す
ることにある。
本発明のシフトレジスタは、入力端を第ｊ（ｊ＝１〜
N,Nは２以上の整数、以下同じ）の出力端子と接続し出
力端を第（ｊ＋１）の出力端子と接続して前段からの信
号を所定のタイミングで後段へシフトする第ｊの基本シ
フトレジスタと、入力端を前記第ｊの出力端子と接続し
前段からの信号を所定のタイミングで出力端へシフトす
る第ｊの冗長基本シフトレジスタと、この第ｊの冗長基
本シフトレジスタの出力端と前記第（ｊ＋１）の出力端
子との間に接続されゲートに入力される制御電圧を受け
てオン状態となる第ｊのスイッチングトランジスタと、
一端を電源供給端子と接続し他端を前記第ｊのスイッチ
ングトランジスタのゲートと接続する抵抗、及びこの抵
抗を他端と接地端子との間に接続されエネルギビームの
照射により切断される配線を備え、前記配線が切断され
ているとき前記第ｊのスイッチングトランジスタをオン
状態とする前記制御電圧を発生する第ｊのゲート電圧制
御回路とを有している。
N,Nは２以上の整数、以下同じ）の出力端子と接続し出
力端を第（ｊ＋１）の出力端子と接続して前段からの信
号を所定のタイミングで後段へシフトする第ｊの基本シ
フトレジスタと、入力端を前記第ｊの出力端子と接続し
前段からの信号を所定のタイミングで出力端へシフトす
る第ｊの冗長基本シフトレジスタと、この第ｊの冗長基
本シフトレジスタの出力端と前記第（ｊ＋１）の出力端
子との間に接続されゲートに入力される制御電圧を受け
てオン状態となる第ｊのスイッチングトランジスタと、
一端を電源供給端子と接続し他端を前記第ｊのスイッチ
ングトランジスタのゲートと接続する抵抗、及びこの抵
抗を他端と接地端子との間に接続されエネルギビームの
照射により切断される配線を備え、前記配線が切断され
ているとき前記第ｊのスイッチングトランジスタをオン
状態とする前記制御電圧を発生する第ｊのゲート電圧制
御回路とを有している。
また、第ｊのゲート電圧制御回路が、一端を接地端子
と接続する抵抗と、この抵抗の他端と電源供給端子との
間に接続されエネルギビームの照射により切断される配
線と、入力端を前記抵抗及び配線の接続点と接続し出力
端を第ｊのスイッチングトランジスタのゲートと接続す
るインバータとを備えて構成される。
と接続する抵抗と、この抵抗の他端と電源供給端子との
間に接続されエネルギビームの照射により切断される配
線と、入力端を前記抵抗及び配線の接続点と接続し出力
端を第ｊのスイッチングトランジスタのゲートと接続す
るインバータとを備えて構成される。
また、第ｊの基本シフトレジスタの出力端と第（ｊ＋
１）の出力端子との間に第ｊの２番目のスイッチングト
ランジスタを挿入し、第ｊのゲート電圧制御回路が、一
端が接地端子に接続され他端が前記第ｊの２番目のスイ
ッチングトランジスタのゲートに接続された抵抗と、こ
の抵抗の他端と電源供給端子との間に接続されエネルギ
ビームの照射により切断される配線と、入力端が前記抵
抗及び配線の接続点に接続され出力端が第ｊのスイッチ
ングトランジスタのゲートに接続されたインバータとを
備え、前記配線が切断されているときには前記第ｊのス
イッチングトランジスタをオン状態に前記第ｊの２番目
のスイッチングトランジスタをオフ状態にし、前記配線
が切断されていないときには前記第ｊのスイッチングト
ランジスタをオフ状態に前記第ｊの２番目のスイッチン
グトランジスタをオン状態にする構成を有している。
１）の出力端子との間に第ｊの２番目のスイッチングト
ランジスタを挿入し、第ｊのゲート電圧制御回路が、一
端が接地端子に接続され他端が前記第ｊの２番目のスイ
ッチングトランジスタのゲートに接続された抵抗と、こ
の抵抗の他端と電源供給端子との間に接続されエネルギ
ビームの照射により切断される配線と、入力端が前記抵
抗及び配線の接続点に接続され出力端が第ｊのスイッチ
ングトランジスタのゲートに接続されたインバータとを
備え、前記配線が切断されているときには前記第ｊのス
イッチングトランジスタをオン状態に前記第ｊの２番目
のスイッチングトランジスタをオフ状態にし、前記配線
が切断されていないときには前記第ｊのスイッチングト
ランジスタをオフ状態に前記第ｊの２番目のスイッチン
グトランジスタをオン状態にする構成を有している。
本発明のシフトレジスタは、エネルギビーム、例えば
レーザビーム，イオンビーム，電子ビームを予め決めら
れたトリミング箇所に照射し、配線を切断することによ
ってのみ欠陥のある基本シフトレジスタと冗長基本シフ
トレジスタとの置換を行う構成となっているので、従来
のようにエネルギビームにより配線を接続する工程を必
要としないため、プロセス工程数を抑えるために多結晶
シリコン層とメタル層一層で配線を形成する場合でも、
確実に置換を行うことができ、欠陥回避が容易となり、
シフトレジスタの歩留まりを著しく向上させることがで
きる。
レーザビーム，イオンビーム，電子ビームを予め決めら
れたトリミング箇所に照射し、配線を切断することによ
ってのみ欠陥のある基本シフトレジスタと冗長基本シフ
トレジスタとの置換を行う構成となっているので、従来
のようにエネルギビームにより配線を接続する工程を必
要としないため、プロセス工程数を抑えるために多結晶
シリコン層とメタル層一層で配線を形成する場合でも、
確実に置換を行うことができ、欠陥回避が容易となり、
シフトレジスタの歩留まりを著しく向上させることがで
きる。
次に、本発明の実施例について図面を参照して説明す
る。
る。
第１図は本発明の第１の実施例を示す回路図である。
この実施例は、入力端を第ｊ（ｊ＝１〜N,Nは２以上
の整数、以下同じ）の出力端子Tjと接続し出力端を配線
40により第（ｊ＋１）の出力端子T(j+1)と接続して前段
からの信号を所定のタイミングで後段へシフトする第ｊ
の基本シフトレジスタ1jと、入力端を第ｊの出力端子Tj
と接続し前段からの信号を所定のタイミングで出力端へ
シフトする第ｊの冗長基本シフトレジスタ2jと、この第
ｊの冗長基本シフトレジスタの出力端と第（ｊ＋１）の
出力端子T(j+1)との間に接続されゲートに入力される制
御電圧VBjを受けてオン状態となる第ｊのスイッチング
トランジスタQjと、一端を電源供給端子（電源電圧
Vcc）と接続し他端をスイッチングトランジスタQjのゲ
ートと接続する抵抗Rl、及びこの抵抗Rlの他端と接地端
子との間に接続されレーザ照射部４へのレーザビームの
照射により切断される配線30を備え、この配線30が切断
されているときスイッチングトランジスタQjをオン状態
とする制御電圧VBjを発生する第ｊのゲート電圧制御回
路3jとを有する構成となっている。
の整数、以下同じ）の出力端子Tjと接続し出力端を配線
40により第（ｊ＋１）の出力端子T(j+1)と接続して前段
からの信号を所定のタイミングで後段へシフトする第ｊ
の基本シフトレジスタ1jと、入力端を第ｊの出力端子Tj
と接続し前段からの信号を所定のタイミングで出力端へ
シフトする第ｊの冗長基本シフトレジスタ2jと、この第
ｊの冗長基本シフトレジスタの出力端と第（ｊ＋１）の
出力端子T(j+1)との間に接続されゲートに入力される制
御電圧VBjを受けてオン状態となる第ｊのスイッチング
トランジスタQjと、一端を電源供給端子（電源電圧
Vcc）と接続し他端をスイッチングトランジスタQjのゲ
ートと接続する抵抗Rl、及びこの抵抗Rlの他端と接地端
子との間に接続されレーザ照射部４へのレーザビームの
照射により切断される配線30を備え、この配線30が切断
されているときスイッチングトランジスタQjをオン状態
とする制御電圧VBjを発生する第ｊのゲート電圧制御回
路3jとを有する構成となっている。
この実施例において、基本シフトレジスタ1j及び冗長
シフトレジスタ2jは、多結晶シリコン薄膜トランジスタ
で形成した２相レシオドシフトレジスタとしたが、他の
種類のシフトレジスタ、例えば２相レシオレスシフトレ
ジスタ,4相レシオレスシフトレジスタを用いることも当
然可能である。また、抵抗Rlは、多結晶シリコンで形成
し抵抗値を100kΩとしたが、配線30の抵抗値に比べて10
00倍以上あれば十分である。
シフトレジスタ2jは、多結晶シリコン薄膜トランジスタ
で形成した２相レシオドシフトレジスタとしたが、他の
種類のシフトレジスタ、例えば２相レシオレスシフトレ
ジスタ,4相レシオレスシフトレジスタを用いることも当
然可能である。また、抵抗Rlは、多結晶シリコンで形成
し抵抗値を100kΩとしたが、配線30の抵抗値に比べて10
00倍以上あれば十分である。
次に、この実施例の動作及び基本シフトレジスタ1jと
冗長基本シフトレジスタ2jとの置換方法について説明す
る。
冗長基本シフトレジスタ2jとの置換方法について説明す
る。
まず、全ての基本シフトレジスタ1jに欠陥がない場
合、配線30,40はレーザビームの照射は必要がなく、各
配線30,40は接続状態となっているので、スイッチング
トランジスタQjはオフ状態にあり、入力された信号は順
次基本シフトレジスタ1jを伝達して順次各出力端子Tjか
ら出力される。
合、配線30,40はレーザビームの照射は必要がなく、各
配線30,40は接続状態となっているので、スイッチング
トランジスタQjはオフ状態にあり、入力された信号は順
次基本シフトレジスタ1jを伝達して順次各出力端子Tjか
ら出力される。
次に、１つの基本シフトレジスタ1jに欠陥が生じた場
合、第２図の中段に示すように、出力端子T(j+1),T
(j+2)には出力信号OUT(j+1),OUT(j+2)が出力されなくな
る。（なお、第２図において、Φ1,Φ２は基本シフトレ
ジスタ1j,冗長基本シフトレジスタ2jに印加されるクロ
ック信号であり、第１図では省略されている。） ここで、欠陥のある基本シフトレジスタ1jと対応する
配線30,40のレーザ照射部４にレーザビームを照射する
と、これら配線30,40は切断され、スイッチングトラン
ジスタQjのゲートに制御電圧VBjが印加されるのでスイ
ッチングトランジスタQjはオンとなり、出力端子Tjに伝
達された信号は冗長基本シフトレジスタ2jによりシフト
され出力端子T(j+1)に伝達される。こうして基本シフト
レジスタ1j及び冗長基本シフトレジスタ2jの置換が行な
われ、第２図の下段に示すように、出力端子Tj,T(j+1),
T(j+2)から順次出力端子OUTj,OUT（ｊ＋１）,OUT（ｊ＋
２）が出力される。
合、第２図の中段に示すように、出力端子T(j+1),T
(j+2)には出力信号OUT(j+1),OUT(j+2)が出力されなくな
る。（なお、第２図において、Φ1,Φ２は基本シフトレ
ジスタ1j,冗長基本シフトレジスタ2jに印加されるクロ
ック信号であり、第１図では省略されている。） ここで、欠陥のある基本シフトレジスタ1jと対応する
配線30,40のレーザ照射部４にレーザビームを照射する
と、これら配線30,40は切断され、スイッチングトラン
ジスタQjのゲートに制御電圧VBjが印加されるのでスイ
ッチングトランジスタQjはオンとなり、出力端子Tjに伝
達された信号は冗長基本シフトレジスタ2jによりシフト
され出力端子T(j+1)に伝達される。こうして基本シフト
レジスタ1j及び冗長基本シフトレジスタ2jの置換が行な
われ、第２図の下段に示すように、出力端子Tj,T(j+1),
T(j+2)から順次出力端子OUTj,OUT（ｊ＋１）,OUT（ｊ＋
２）が出力される。
配線30,40の材料としてアルミニウムを使用し、レー
ザビームとしてYAGレーザビーム（λ＝1.06μｍ）を使
用することにより、配線30,40の切断は100％の確率で行
うことができる。
ザビームとしてYAGレーザビーム（λ＝1.06μｍ）を使
用することにより、配線30,40の切断は100％の確率で行
うことができる。
第３図は本発明の第２の実施例を示す回路図である。
この実施例は、第ｊのゲート電圧制御回路3Ajを、一
端を接地端子と接続する抵抗R2と、この抵抗R2の他端と
電源供給端子との間に接続されレーザビームの照射によ
り切断される配線30Aと、入力端を抵抗R2及び配線30Aの
接続点と接続し出力端を第ｊのスイッチングトランジス
タQjのゲートと接続するインバータ31とを備えた構成と
したものである。
端を接地端子と接続する抵抗R2と、この抵抗R2の他端と
電源供給端子との間に接続されレーザビームの照射によ
り切断される配線30Aと、入力端を抵抗R2及び配線30Aの
接続点と接続し出力端を第ｊのスイッチングトランジス
タQjのゲートと接続するインバータ31とを備えた構成と
したものである。
この実施例においても、第１の実施例と同様に置換が
行なわれ、同様の効果がある。
行なわれ、同様の効果がある。
第４図は本発明の第３の実施例を示す回路図である。
この実施例は、第２の実施例の第ｊの基本シフトレジ
スタ1jの出力端と第（ｊ＋１）の出力端子T(j+1)との間
に第ｊの２番目のスイッチングトランジスタQAjを挿入
し、このスイッチングトランジスタQAjのゲートをゲー
ト電圧制御回路3Ajの抵抗R2及び配線30Aの接続点に接続
したもので、基本シフトレジスタ1jと冗長基本シフトレ
ジスタ2jとの置換は、配線30A一箇所にレーザビームを
照射するだけで行うことができるという利点がある。
スタ1jの出力端と第（ｊ＋１）の出力端子T(j+1)との間
に第ｊの２番目のスイッチングトランジスタQAjを挿入
し、このスイッチングトランジスタQAjのゲートをゲー
ト電圧制御回路3Ajの抵抗R2及び配線30Aの接続点に接続
したもので、基本シフトレジスタ1jと冗長基本シフトレ
ジスタ2jとの置換は、配線30A一箇所にレーザビームを
照射するだけで行うことができるという利点がある。
以上説明したように本発明は、少なくとも冗長基本シ
フトレジスタの出力端と対応する出力端子との間にスイ
ッチングトランジスタを設け、配線をエネルギビームで
切断することによりこのスイッチングトランジスタをオ
ン状態とするゲート電圧制御回路を設けた構成とするこ
とにより、基本シフトレジスタと冗長基本シフトレジス
タとの置換が配線を切断だけで行なえるので、100％の
確率でこの置換が実行でき、従って、従来駆動回路一体
型の大面積，高解像度の液晶ディスプレイ，密着イメー
ジセンサ，液晶シャッタ，蛍光表示管等の歩留まりを低
下させていた要因の一つであるシフトレジスタの歩留ま
りを著しく向上させることができる効果がある。
フトレジスタの出力端と対応する出力端子との間にスイ
ッチングトランジスタを設け、配線をエネルギビームで
切断することによりこのスイッチングトランジスタをオ
ン状態とするゲート電圧制御回路を設けた構成とするこ
とにより、基本シフトレジスタと冗長基本シフトレジス
タとの置換が配線を切断だけで行なえるので、100％の
確率でこの置換が実行でき、従って、従来駆動回路一体
型の大面積，高解像度の液晶ディスプレイ，密着イメー
ジセンサ，液晶シャッタ，蛍光表示管等の歩留まりを低
下させていた要因の一つであるシフトレジスタの歩留ま
りを著しく向上させることができる効果がある。
第１図及び第２図はそれぞれ本発明の第１の実施例の回
路図及びこの実施例の動作及び効果を説明するための各
部信号の波形図、第３図及び第４図はそれぞれ本発明の
第２及び第３の実施例を示す回路図、第５図は従来のシ
フトレジスタの一例を示す回路図である。 1j,1（ｊ＋１）……基本シフトレジスタ、2j,2（ｊ＋
１）……冗長基本シフトレジスタ、3j,3（ｊ＋１）,3A
j,3A（ｊ＋１）……ゲート電圧制御回路、4,5……レー
ザ照射部、30,30A……配線、31……インバータ、40,40A
……配線、QA,QB……トランジスタ、Qj,Q（ｊ＋１）,QA
j,QA（ｊ＋１）……スイッチングトランジスタ、R1,R2
……抵抗。
路図及びこの実施例の動作及び効果を説明するための各
部信号の波形図、第３図及び第４図はそれぞれ本発明の
第２及び第３の実施例を示す回路図、第５図は従来のシ
フトレジスタの一例を示す回路図である。 1j,1（ｊ＋１）……基本シフトレジスタ、2j,2（ｊ＋
１）……冗長基本シフトレジスタ、3j,3（ｊ＋１）,3A
j,3A（ｊ＋１）……ゲート電圧制御回路、4,5……レー
ザ照射部、30,30A……配線、31……インバータ、40,40A
……配線、QA,QB……トランジスタ、Qj,Q（ｊ＋１）,QA
j,QA（ｊ＋１）……スイッチングトランジスタ、R1,R2
……抵抗。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｇ１１Ｃ 19/00 Ｇ１１Ｃ 19/00 Ｇ 29/00 ６０３ 29/00 ６０３Ｚ (58)調査した分野(Int.Cl.6，ＤＢ名) G02F 1/133 505 G09G 3/36 G11C 19/00 G11C 29/00 601 G09G 3/20
Claims (3)
- 【請求項１】入力端を第ｊ（ｊ＝１〜N,Nは２以上の整
数、以下同じ）の出力端子と接続し出力端を第（ｊ＋
１）の出力端子と接続して前段からの信号を所定のタイ
ミングで後段へシフトする第ｊの基本シフトレジスタ
と、入力端を前記第ｊの出力端子と接続し前段からの信
号を所定のタイミングで出力端へシフトする第ｊの冗長
基本シフトレジスタと、この第ｊの冗長基本シフトレジ
スタの出力端と前記第（ｊ＋１）の出力端子との間に接
続されゲートに入力される制御電圧を受けてオン状態と
なる第ｊのスイッチングトランジスタと、一端を電源供
給端子と接続し他端を前記第ｊのスイッチングトランジ
スタのゲートと接続する抵抗、及びこの抵抗の他端と接
地端子との間に接続されエネルギビームの照射により切
断される配線を備え、前記配線が切断されているとき前
記第ｊのスイッチングトランジスタをオン状態とする前
記制御電圧を発生する第ｊのゲート電圧制御回路とを有
することを特徴とするシフトレジスタ。 - 【請求項２】第ｊのゲート電圧制御回路が、一端を接地
端子と接続する抵抗と、この抵抗の他端と電源供給端子
との間に接続されエネルギビームの照射により切断され
る配線と、入力端を前記抵抗及び配線の接続点と接続し
出力端を第ｊのスイッチングトランジスタのゲートと接
続するインバータとを備えて構成された請求項１記載の
シフトレジスタ。 - 【請求項３】第ｊの基本シフトレジスタの出力端と第
（ｊ＋１）の出力端子との間に第ｊの２番目のスイッチ
ングトランジスタを挿入し、第ｊのゲート電圧制御回路
を、一端が接地端子に接続され他端が前記第ｊの２番目
のスイッチングトランジスタのゲートに接続された抵抗
と、この抵抗の他端と電源供給端子との間に接続されエ
ネルギビームの照射により切断される配線と、入力端が
前記抵抗及び配線の接続点に接続され出力端が第ｊのス
イッチングトランジスタのゲートに接続されたインバー
タとを備え、前記配線が切断されているときには前記第
ｊのスイッチングトランジスタをオン状態に前記第ｊの
２番目のスイッチングトランジスタをオフ状態にし、前
記配線が切断されていないときには前記第ｊのスイッチ
ングトランジスタをオフ状態に前記第ｊの２番目のスイ
ッチングトランジスタをオン状態にする構成とした請求
項１記載のシフトレジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2100616A JP2961803B2 (ja) | 1990-04-17 | 1990-04-17 | シフトレジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2100616A JP2961803B2 (ja) | 1990-04-17 | 1990-04-17 | シフトレジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03296797A JPH03296797A (ja) | 1991-12-27 |
| JP2961803B2 true JP2961803B2 (ja) | 1999-10-12 |
Family
ID=14278778
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2100616A Expired - Fee Related JP2961803B2 (ja) | 1990-04-17 | 1990-04-17 | シフトレジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2961803B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0601649A1 (en) * | 1992-12-10 | 1994-06-15 | Koninklijke Philips Electronics N.V. | Repairable redundantly-driven matrix display |
| TW215956B (en) * | 1992-12-10 | 1993-11-11 | Philips Electronics Nv | Repairable matrix display |
| US7267555B2 (en) * | 2005-10-18 | 2007-09-11 | Au Optronics Corporation | Electrical connectors between electronic devices |
| KR20070052501A (ko) * | 2005-11-17 | 2007-05-22 | 엘지.필립스 엘시디 주식회사 | 게이트 구동회로와 그 리페어 방법 및 이를 이용한액정표시장치 |
-
1990
- 1990-04-17 JP JP2100616A patent/JP2961803B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03296797A (ja) | 1991-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2871821B2 (ja) | 周辺駆動回路 | |
| JP6113261B2 (ja) | 表示装置 | |
| KR101963595B1 (ko) | 게이트 구동 회로 및 이를 구비한 표시 장치 | |
| JP4854929B2 (ja) | シフトレジスタ及びこれを有する表示装置 | |
| US7804097B2 (en) | Liquid crystal display device | |
| KR101217177B1 (ko) | 게이트 구동회로 및 이를 갖는 표시 장치 | |
| US7271793B2 (en) | Liquid crystal display device, driving method for liquid crystal display devices, and inspection method for liquid crystal display devices | |
| TWI385623B (zh) | 閘極驅動電路與具有其之顯示裝置 | |
| US6839046B1 (en) | Display driving device and manufacturing method thereof and liquid crystal module employing the same | |
| EP0079496A1 (en) | Matrix display and driving method therefor | |
| US20020154086A1 (en) | Liquid crystal display driving method/driving circuit capable of being driven with equal voltages | |
| US20040227718A1 (en) | Shift register | |
| WO2011007464A1 (ja) | シフトレジスタ | |
| CN101593758B (zh) | 驱动电路、有源矩阵基板和液晶显示装置 | |
| US4823126A (en) | Display device and a display method | |
| JP2961803B2 (ja) | シフトレジスタ | |
| US7102611B2 (en) | Chip-on-glass type liquid crystal display | |
| KR102365774B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| TWI293444B (en) | Liquid crystal display device | |
| JP2591299B2 (ja) | 走査回路およびその駆動方法 | |
| JPH11133922A (ja) | 液晶表示装置 | |
| JP3832492B2 (ja) | 電気光学装置の駆動回路、電気光学装置、および、電子機器 | |
| JPH0646345B2 (ja) | アクテイブマトリクス基板 | |
| JP3407371B2 (ja) | 駆動回路及び表示装置 | |
| KR100415618B1 (ko) | 쉬프트 레지스터 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |