JPH0646345B2 - アクテイブマトリクス基板 - Google Patents
アクテイブマトリクス基板Info
- Publication number
- JPH0646345B2 JPH0646345B2 JP60083622A JP8362285A JPH0646345B2 JP H0646345 B2 JPH0646345 B2 JP H0646345B2 JP 60083622 A JP60083622 A JP 60083622A JP 8362285 A JP8362285 A JP 8362285A JP H0646345 B2 JPH0646345 B2 JP H0646345B2
- Authority
- JP
- Japan
- Prior art keywords
- picture element
- active matrix
- electrode
- line
- matrix substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
Description
【発明の詳細な説明】 （産業上の利用分野） この発明は、アクティブマトリクス方式液晶ディスプレ
イ等に用いられるトランジスタアレイ基板に関する。
イ等に用いられるトランジスタアレイ基板に関する。
（従来の技術） 従来この目的に使われるトランジスタアレイとしては、
例えば特願昭５９−４７６２３号公報（特開昭６０−１
９２３６９号公報）に示されるように、第２図のような
構成が一般的である。すなわち走査線Ｘ1〜ＸMへゲート
電極を、信号線Ｙ1〜ＹNへソース電極をそれぞれ接続し
た薄膜トランジスタ（以後TFTと呼ぶ）１１をそなえ、
そのドレイン電極は絵素電極２６に接続されている。絵
素電極と対向アース電極の間に液晶１３が挿入され独立
した絵素１４を構成する。液晶は等価的にコンデンサと
して働くが場合によってはこれに並列に補助コンデンサ
が追加されることもある。
例えば特願昭５９−４７６２３号公報（特開昭６０−１
９２３６９号公報）に示されるように、第２図のような
構成が一般的である。すなわち走査線Ｘ1〜ＸMへゲート
電極を、信号線Ｙ1〜ＹNへソース電極をそれぞれ接続し
た薄膜トランジスタ（以後TFTと呼ぶ）１１をそなえ、
そのドレイン電極は絵素電極２６に接続されている。絵
素電極と対向アース電極の間に液晶１３が挿入され独立
した絵素１４を構成する。液晶は等価的にコンデンサと
して働くが場合によってはこれに並列に補助コンデンサ
が追加されることもある。
第２図によりTFTの働きを説明する。走査線Ｘ１，
Ｘ２，Ｘ３，…には第３図に示すような選択パルス
Ｐ１，Ｐ２，Ｐ３，…がそれぞれ印加される。特定の走
査線例えばＸ１が選択状態のとき（他のすべての走査線
は非選択）これに接続される一連のTFTのソース・ドレ
イン間が導通となり、それらに接続された各絵素に対応
する信号線の電圧が印加される。Ｘ１が非選択に切り換
わると上記TFTは非導通となるので上記絵素に印加され
た電圧は次のフレームでＸ１が選択されるまでの間前回
の値を保持する。このようにTFTアレイを用いた液晶デ
ィスプレイは必要な信号電圧を正確かつ独立に各絵素に
伝達することができるのでクロストークがなくコントラ
スト比の大きい表示が可能となり注目を集めている。
Ｘ２，Ｘ３，…には第３図に示すような選択パルス
Ｐ１，Ｐ２，Ｐ３，…がそれぞれ印加される。特定の走
査線例えばＸ１が選択状態のとき（他のすべての走査線
は非選択）これに接続される一連のTFTのソース・ドレ
イン間が導通となり、それらに接続された各絵素に対応
する信号線の電圧が印加される。Ｘ１が非選択に切り換
わると上記TFTは非導通となるので上記絵素に印加され
た電圧は次のフレームでＸ１が選択されるまでの間前回
の値を保持する。このようにTFTアレイを用いた液晶デ
ィスプレイは必要な信号電圧を正確かつ独立に各絵素に
伝達することができるのでクロストークがなくコントラ
スト比の大きい表示が可能となり注目を集めている。
（発明が解決しようとする問題点） ところが、このような構成で走査線、信号線の本数が増
えるとすべてのTFTを良品として作り込むことが極めて
困難となる。とくにTFTは第４図にその断面構造の一例
を示すようにゲート２１とソース２２，ドレイン２３間
が少くとも絶縁膜２４を介して積層されているため、ピ
ンホールその他工程上のトラブルによってゲート・ソー
ス間、あるいはゲート・ドレイン間が短絡してしまうお
それがある。とくにゲート・ソース間の短絡は、これに
つながる走査線と信号線上のすべてのTFTの動作異常を
招き、いわゆる線欠陥という重大不良をもたらす。また
ドレイン電極や絵素電極がフォトリソグラフィの不良等
によりゲート電極やソース電極と短絡するとその液晶セ
ルは正規の電圧を保持しなくなり点欠陥をもたらす。
えるとすべてのTFTを良品として作り込むことが極めて
困難となる。とくにTFTは第４図にその断面構造の一例
を示すようにゲート２１とソース２２，ドレイン２３間
が少くとも絶縁膜２４を介して積層されているため、ピ
ンホールその他工程上のトラブルによってゲート・ソー
ス間、あるいはゲート・ドレイン間が短絡してしまうお
それがある。とくにゲート・ソース間の短絡は、これに
つながる走査線と信号線上のすべてのTFTの動作異常を
招き、いわゆる線欠陥という重大不良をもたらす。また
ドレイン電極や絵素電極がフォトリソグラフィの不良等
によりゲート電極やソース電極と短絡するとその液晶セ
ルは正規の電圧を保持しなくなり点欠陥をもたらす。
本発明は、上記問題点に鑑みてなされたもので、いくつ
かのトランジスタが不良であっても絵素欠陥（線欠陥お
よび点欠陥）が発生しないような構成のトランジスタア
レイを提供することを目的としている。
かのトランジスタが不良であっても絵素欠陥（線欠陥お
よび点欠陥）が発生しないような構成のトランジスタア
レイを提供することを目的としている。
（問題点を解決するための手段） 本発明は、上記問題点を解決するための、１つの絵素当
り同一の走査線から駆動される３つのトランジスタをそ
なえ、第１のトランジスタは信号線と当該絵素を直接結
合し、第２のトランジスタは信号線と隣接絵素を結合
し、第３のトランジスタは隣接絵素と当該絵素とを結合
するべく構成したことを特徴とするものである。
り同一の走査線から駆動される３つのトランジスタをそ
なえ、第１のトランジスタは信号線と当該絵素を直接結
合し、第２のトランジスタは信号線と隣接絵素を結合
し、第３のトランジスタは隣接絵素と当該絵素とを結合
するべく構成したことを特徴とするものである。
（作用） 本発明は、上記した構成により、１つの信号線と１つの
走査線に対応する１つの絵素への充電経路を従来のよう
に単に１つのトランジスタで構成するのでなく、３つの
トランジスタを用いて２つの充電経路でもって構成して
いる。従ってこのうちのどれか１つ、あるいは経路によ
っては２つのトランジスタが不良であっても、不良トラ
ンジスタを絵素電極、走査線あるいは信号線から切り離
せば絵素電極への充電経路が確保でき、従って先り述べ
たような線欠陥および点欠陥の発生を防止し、当該絵素
を正常に充電させることができる。このような冗長経路
を追加するやり方として従来例の構成に単にトランジス
タを全く並列に追加することも考えられるが、これでは
点又は線欠陥が発生した時、どちらのトランジスタが不
良であるかを判別することが困難で修復し難い。また、
１絵素当り２本の走査線と２つのトランジスタを設けて
２つのトランジスタのゲート電極をそれぞれ別々の走査
線に接続する構成も提案されているが、これは絵素の有
効面積率（開口率）を大幅に低下させるという問題点を
有する。
走査線に対応する１つの絵素への充電経路を従来のよう
に単に１つのトランジスタで構成するのでなく、３つの
トランジスタを用いて２つの充電経路でもって構成して
いる。従ってこのうちのどれか１つ、あるいは経路によ
っては２つのトランジスタが不良であっても、不良トラ
ンジスタを絵素電極、走査線あるいは信号線から切り離
せば絵素電極への充電経路が確保でき、従って先り述べ
たような線欠陥および点欠陥の発生を防止し、当該絵素
を正常に充電させることができる。このような冗長経路
を追加するやり方として従来例の構成に単にトランジス
タを全く並列に追加することも考えられるが、これでは
点又は線欠陥が発生した時、どちらのトランジスタが不
良であるかを判別することが困難で修復し難い。また、
１絵素当り２本の走査線と２つのトランジスタを設けて
２つのトランジスタのゲート電極をそれぞれ別々の走査
線に接続する構成も提案されているが、これは絵素の有
効面積率（開口率）を大幅に低下させるという問題点を
有する。
（実施例） 第１図は、本発明の一実施例を示す。同図の薄膜トラン
ジスタとしては、非晶質シリコン，多結晶シリコン，II
−VI族半導体薄膜などで構成された、第４図の構成の薄
膜トランジスタが用いられる。また走査線Ｘiに印加す
る信号波形は、従来例と同じく第３図のものを用いるこ
とができる。第１図に示すように、本発明による基板は
各走査線Ｘiと信号線Ｙjに対応する絵素１４
（Ｃｉ，ｊ）を、Ｘiで制御される３つのトランジスタ
１１ａ，１１ｂ，１１ｃによって充電できるように構成
されている。絵素Ｃi,jは、まず走査線Ｘi-1が選択され
るタイミングでトランジスタ１１ｄなどを通して信号線
Ｙjの情報を受けてＶi-1,jに充電される。Ｖi-1,jは本
来絵素Ｃi-1,jに印加されるべき電圧である。次のタイ
ミングでＸiが選択されるとＣi,jはトランジスタ１１
ａ，１１ｂ，１１ｃを通して信号線Ｙjから新たな情報
を受け取り、新たにＶi,jに充電される。以後次のフレ
ームで再びＸi-1が選択されるまで絵素Ｃi,jは電圧Ｖ
i,jを保持する。従って絵素Ｃi,jは実質的に電圧Ｖi,j
により駆動される。つまりトランジスタ１１ｂ，１１ｃ
などを追加することによっても正常な動作はさまたげら
れない。
ジスタとしては、非晶質シリコン，多結晶シリコン，II
−VI族半導体薄膜などで構成された、第４図の構成の薄
膜トランジスタが用いられる。また走査線Ｘiに印加す
る信号波形は、従来例と同じく第３図のものを用いるこ
とができる。第１図に示すように、本発明による基板は
各走査線Ｘiと信号線Ｙjに対応する絵素１４
（Ｃｉ，ｊ）を、Ｘiで制御される３つのトランジスタ
１１ａ，１１ｂ，１１ｃによって充電できるように構成
されている。絵素Ｃi,jは、まず走査線Ｘi-1が選択され
るタイミングでトランジスタ１１ｄなどを通して信号線
Ｙjの情報を受けてＶi-1,jに充電される。Ｖi-1,jは本
来絵素Ｃi-1,jに印加されるべき電圧である。次のタイ
ミングでＸiが選択されるとＣi,jはトランジスタ１１
ａ，１１ｂ，１１ｃを通して信号線Ｙjから新たな情報
を受け取り、新たにＶi,jに充電される。以後次のフレ
ームで再びＸi-1が選択されるまで絵素Ｃi,jは電圧Ｖ
i,jを保持する。従って絵素Ｃi,jは実質的に電圧Ｖi,j
により駆動される。つまりトランジスタ１１ｂ，１１ｃ
などを追加することによっても正常な動作はさまたげら
れない。
次にトランジスタ１１ａが何らかの原因で動作不良であ
った場合は、１１ａを絵素Ｃi,j、および走査線Ｘi又は
信号線Ｙjから切りはなす。この切断作業は製造工程の
途中で行うこともできるが、基板内のすべてのトランジ
スタを電気的に検査することは大変困難であるから、表
示パネルとして作り上げたあと、表示状態を観察して異
常部を見出し、問題となるトランジスタの端子部を例え
ばレーザー光等によって切断することができるのが本発
明の特徴の一つである。さて、１１ａを切りはなした
時、走査線Ｘiが選択されるタイミングでは、１１ｂ，
１１ｃを通して信号線Ｙjの情報はＣi,jに伝達され、正
規の電圧Ｖi,jがＣi,jに充電されるので、絵素Ｃi,jは
全く正常に動作することは先ほど来の説明から明らかで
あろう。
った場合は、１１ａを絵素Ｃi,j、および走査線Ｘi又は
信号線Ｙjから切りはなす。この切断作業は製造工程の
途中で行うこともできるが、基板内のすべてのトランジ
スタを電気的に検査することは大変困難であるから、表
示パネルとして作り上げたあと、表示状態を観察して異
常部を見出し、問題となるトランジスタの端子部を例え
ばレーザー光等によって切断することができるのが本発
明の特徴の一つである。さて、１１ａを切りはなした
時、走査線Ｘiが選択されるタイミングでは、１１ｂ，
１１ｃを通して信号線Ｙjの情報はＣi,jに伝達され、正
規の電圧Ｖi,jがＣi,jに充電されるので、絵素Ｃi,jは
全く正常に動作することは先ほど来の説明から明らかで
あろう。
基板上のトランジスタが不良になる確率をＰとすれば従
来例では絵素欠陥の発生確率もＰに近い。しかし本発明
の場合は、特定の絵素に関係する３つのトランジスタの
うち２つ以上が同時に不良にならない限り絵素欠陥とは
ならないから、絵素欠陥の発生確率はＰ×Ｐのオーダー
になる。Ｐは１に比べてずっと小さいから、本発明によ
る基板の歩留りの向上が著しいことは容易に理解されよ
う。
来例では絵素欠陥の発生確率もＰに近い。しかし本発明
の場合は、特定の絵素に関係する３つのトランジスタの
うち２つ以上が同時に不良にならない限り絵素欠陥とは
ならないから、絵素欠陥の発生確率はＰ×Ｐのオーダー
になる。Ｐは１に比べてずっと小さいから、本発明によ
る基板の歩留りの向上が著しいことは容易に理解されよ
う。
（発明の効果） 以上詳述したように、本発明によれば、簡単な構成によ
りアクティブマトリクス基板の歩留りを大幅に改善する
ことができ、その実用的価値は大きい。
りアクティブマトリクス基板の歩留りを大幅に改善する
ことができ、その実用的価値は大きい。
第１図は、本発明の一実施例を示す等価回路図、第２図
は、従来例の等価回路図、第３図は、走査線の選択パル
ス波形図、第４図は、薄膜トランジスタの断面図であ
る。 １１，１１ａ，１１ｂ，１１ｃ，１１ｄ，１１ｅ……ト
ランジスタ、１３……液晶、１４……絵素、２１……ゲ
ート、２２……ドレイン、２３……ソース、２５……半
導体膜、２６……絵素電極。
は、従来例の等価回路図、第３図は、走査線の選択パル
ス波形図、第４図は、薄膜トランジスタの断面図であ
る。 １１，１１ａ，１１ｂ，１１ｃ，１１ｄ，１１ｅ……ト
ランジスタ、１３……液晶、１４……絵素、２１……ゲ
ート、２２……ドレイン、２３……ソース、２５……半
導体膜、２６……絵素電極。
Claims (3)
- 【請求項１】複数の走査線、複数の信号線、および各走
査線Ｘと信号線Ｙの交叉点に対応して各１個の絵素電極
Ａと走査線Ｘで制御される第１，第２および第３のスイ
ッチ素子をそなえ、前記第１のスイッチ素子は信号線Ｙ
と絵素電極Ａとを結合し、前記第２のスイッチ素子は信
号線Ｙと隣接絵素電極Ｂとを結合し、前記第３のスイッ
チ素子は上記隣接絵素電極Ｂと当該絵素電極Ａを結合し
たことを特徴とするアクティブマトリクス基板。 - 【請求項２】前記第１，第２および第３のスイッチ素子
の端子部が、前記走査線、信号線または絵素電極から必
要に応じて分離可能に構成されたことを特徴とする特許
請求の範囲第(1)項記載のアクティブマトリクス基板。 - 【請求項３】前記第１，第２および第３のスイッチ素子
が、非晶質シリコン，多結晶シリコン，II−VI族半導体
薄膜などからなる薄膜トランジスタであることを特徴と
する特許請求の範囲第(1)項記載のアクティブマトリク
ス基板。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60083622A JPH0646345B2 (ja) | 1985-04-20 | 1985-04-20 | アクテイブマトリクス基板 |
| DE8585308385T DE3581498D1 (de) | 1984-11-16 | 1985-11-18 | Aktive matrixschaltung fuer fluessigkristallanzeigen. |
| EP85308385A EP0182645B1 (en) | 1984-11-16 | 1985-11-18 | Active matrix circuit for liquid crystal displays |
| US07/144,787 US4890097A (en) | 1984-11-16 | 1988-01-21 | Active matrix circuit for liquid crystal displays |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60083622A JPH0646345B2 (ja) | 1985-04-20 | 1985-04-20 | アクテイブマトリクス基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61243483A JPS61243483A (ja) | 1986-10-29 |
| JPH0646345B2 true JPH0646345B2 (ja) | 1994-06-15 |
Family
ID=13807580
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60083622A Expired - Lifetime JPH0646345B2 (ja) | 1984-11-16 | 1985-04-20 | アクテイブマトリクス基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0646345B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9118948B2 (en) | 1998-07-14 | 2015-08-25 | Rovi Guides, Inc. | Client-server based interactive guide with server recording |
| US9125169B2 (en) | 2011-12-23 | 2015-09-01 | Rovi Guides, Inc. | Methods and systems for performing actions based on location-based rules |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH082656Y2 (ja) * | 1988-04-04 | 1996-01-29 | カシオ計算機株式会社 | 薄膜トランジスタパネル |
| JP2762554B2 (ja) * | 1989-04-28 | 1998-06-04 | ソニー株式会社 | 液晶ディスプレイ装置 |
| JP5542297B2 (ja) | 2007-05-17 | 2014-07-09 | 株式会社半導体エネルギー研究所 | 液晶表示装置、表示モジュール及び電子機器 |
| JP7308341B2 (ja) * | 2021-12-03 | 2023-07-13 | 株式会社半導体エネルギー研究所 | 透過型液晶表示装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58144888A (ja) * | 1982-02-23 | 1983-08-29 | セイコーインスツルメンツ株式会社 | 行列形液晶表示装置 |
-
1985
- 1985-04-20 JP JP60083622A patent/JPH0646345B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9118948B2 (en) | 1998-07-14 | 2015-08-25 | Rovi Guides, Inc. | Client-server based interactive guide with server recording |
| US9125169B2 (en) | 2011-12-23 | 2015-09-01 | Rovi Guides, Inc. | Methods and systems for performing actions based on location-based rules |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61243483A (ja) | 1986-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4890097A (en) | Active matrix circuit for liquid crystal displays | |
| EP0506875B1 (en) | Scanned liquid crystal display with select scanner redundancy | |
| US4851827A (en) | Matrix display devices with redundant driving transistor arrangement for improved fault tolerance | |
| US4775861A (en) | Driving circuit of a liquid crystal display panel which equivalently reduces picture defects | |
| US4928095A (en) | Active matrix-addressed picture display device | |
| EP0321073B1 (en) | Liquid crystal display device | |
| EP0362948B1 (en) | Matrix display device | |
| US5111060A (en) | Electronic circuit equipped with redundant or spare circuit elements for every circuit element | |
| EP0465111A2 (en) | Liquid crystal display device | |
| US4823126A (en) | Display device and a display method | |
| JPS6357000B2 (ja) | ||
| US5298891A (en) | Data line defect avoidance structure | |
| JPH09160073A (ja) | 液晶表示装置 | |
| JPH0646345B2 (ja) | アクテイブマトリクス基板 | |
| JPS61121034A (ja) | 薄膜トランジスタアレイ | |
| JPH0667200A (ja) | 液晶表示装置 | |
| JPS6120091A (ja) | 画像表示装置 | |
| JPS62133478A (ja) | アクテイブマトリツクス形表示装置 | |
| JPH06118909A (ja) | アクティブマトリックス型表示装置及び故障している駆動トランジスタの検出方法 | |
| JPH0646347B2 (ja) | アクテイブマトリクス基板 | |
| JPH0646346B2 (ja) | アクテイブマトリクス基板 | |
| JP2597034B2 (ja) | アクティブマトリクス型表示装置及びその制御方法 | |
| KR100212867B1 (ko) | 선택 스캐너 용장성을 가지는 주사 액정 디스플레이 | |
| JPH02251930A (ja) | アクティブマトリックスアレイ | |
| JPH0468607B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |