JPH0468607B2 - - Google Patents
Info
- Publication number
- JPH0468607B2 JPH0468607B2 JP59245053A JP24505384A JPH0468607B2 JP H0468607 B2 JPH0468607 B2 JP H0468607B2 JP 59245053 A JP59245053 A JP 59245053A JP 24505384 A JP24505384 A JP 24505384A JP H0468607 B2 JPH0468607 B2 JP H0468607B2
- Authority
- JP
- Japan
- Prior art keywords
- picture element
- thin film
- adjacent
- element electrode
- tft
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000010409 thin film Substances 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims 1
- 230000007547 defect Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000004973 liquid crystal related substance Substances 0.000 description 5
- 238000003491 array Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
この発明はアクテイブマトリクス方式液晶デイ
スプレイ、とくにフルカラーデイスプレイに用い
られる薄膜トランジスタ（TFT）アレイに関す
るものである。
スプレイ、とくにフルカラーデイスプレイに用い
られる薄膜トランジスタ（TFT）アレイに関す
るものである。
従来の技術
従来のこの種のTFTアレイとしては、例えば
特開昭59−47623号公報に示されるように第４図
のような構成になつていた。すなわち走査線X1
〜XMへゲート電極を、信号線Y1〜YNへソース電
極を接続したTFT11をそなえ、そのドレイン電
極は絵素電極２６に接続されている。絵素電極と
対向アーク電極の間に液晶１３が挿入され、独立
した絵素１４を構成する。液晶は等価的にコンデ
ンサとして働くが、場合によつてはこれに並列に
補助コンデンサが追加されることもある。
特開昭59−47623号公報に示されるように第４図
のような構成になつていた。すなわち走査線X1
〜XMへゲート電極を、信号線Y1〜YNへソース電
極を接続したTFT11をそなえ、そのドレイン電
極は絵素電極２６に接続されている。絵素電極と
対向アーク電極の間に液晶１３が挿入され、独立
した絵素１４を構成する。液晶は等価的にコンデ
ンサとして働くが、場合によつてはこれに並列に
補助コンデンサが追加されることもある。
第４図によりTFTの働きを説明する。走査線
X1，X2，X3……には第５図に示すような選択パ
ルスP1，P2，P3……がそれぞれ印加される。特
定の走査線例えばX1が選択状態のとき（他のす
べての走査線は非選択）これに接続される一連の
TFTのソース・ドレイン間が導通となり、それ
らに接続された各絵素に、対応する信号線の電圧
が印加される。X1が非選択に切り換ると上記
TFTは非導通となるので上記絵素に印加された
電圧は次にX1が選択されるまで前回の値を保持
する。このようにTFTアレイを用いた液晶デイ
スプレイは必要な信号電圧を正確かつ独立に各絵
素に伝達することができるのでクロストークのな
いコントラスト比の大きい表示が可能となる。
X1，X2，X3……には第５図に示すような選択パ
ルスP1，P2，P3……がそれぞれ印加される。特
定の走査線例えばX1が選択状態のとき（他のす
べての走査線は非選択）これに接続される一連の
TFTのソース・ドレイン間が導通となり、それ
らに接続された各絵素に、対応する信号線の電圧
が印加される。X1が非選択に切り換ると上記
TFTは非導通となるので上記絵素に印加された
電圧は次にX1が選択されるまで前回の値を保持
する。このようにTFTアレイを用いた液晶デイ
スプレイは必要な信号電圧を正確かつ独立に各絵
素に伝達することができるのでクロストークのな
いコントラスト比の大きい表示が可能となる。
このような液晶デイスプレイをフルカラー表示
に用いるには、各絵素に２原色（Ｒ，Ｇ，Ｂ）を
割り当てる。色配列は主として実効解像度を保つ
ために、第３図ａあるいはその変形であるからｂ
が用いられる。
に用いるには、各絵素に２原色（Ｒ，Ｇ，Ｂ）を
割り当てる。色配列は主として実効解像度を保つ
ために、第３図ａあるいはその変形であるからｂ
が用いられる。
発明が解決しようとする問題点
ところが、このような構成で走査線、信号線の
本数、従つて絵素数が増えると、すべてのTFT
を良品として作り上げる事が極めて困難となる。
とくにTFTは第６図に断面構造を示すように、
ゲート２１とソース２２、ドレイン２３間が絶縁
膜２４と半導体膜２５を介して積層されているた
め、ピンホールその他工程上の汚れなどによつて
ゲート・ソース間、あるいはゲート・ドレイン間
が短絡してしまう恐れがある。とくにゲート・ソ
ース間の短絡はこれにつながる走査線と信号線上
のすべてのTFTの動作異常を招き、いわゆる線
欠陥という重大不良をもたらす。
本数、従つて絵素数が増えると、すべてのTFT
を良品として作り上げる事が極めて困難となる。
とくにTFTは第６図に断面構造を示すように、
ゲート２１とソース２２、ドレイン２３間が絶縁
膜２４と半導体膜２５を介して積層されているた
め、ピンホールその他工程上の汚れなどによつて
ゲート・ソース間、あるいはゲート・ドレイン間
が短絡してしまう恐れがある。とくにゲート・ソ
ース間の短絡はこれにつながる走査線と信号線上
のすべてのTFTの動作異常を招き、いわゆる線
欠陥という重大不良をもたらす。
本発明は上記問題点に鑑みてなされたもので、
いくつかのTFTにおいてソース・ドレイン間短
絡があつても線欠陥などの表示不良を発生させな
いような構成のTFTのアレイを提供することを
目的としている。
いくつかのTFTにおいてソース・ドレイン間短
絡があつても線欠陥などの表示不良を発生させな
いような構成のTFTのアレイを提供することを
目的としている。
問題点を解決するための手段
本発明は上記問題点を解決するため、１つの絵
素当り２つのTFTをそなえ、それらのゲート電
極を上記絵素をはさんで相隣る２本の走査線にそ
れぞれ接続するとともに、走査線をはさんで相隣
る絵素毎にその絵素にかかるTFTのソース電極
をその絵素をはさんで相隣る２本の信号線に交互
に接続することを特徴とするものでその意図は各
絵素に必ず同じ色に割当てられた近接絵素の信号
が供給されるべく構成することにある。なお各
TFTは、ゲートと走査線の接続部を切断し得る
構造にする。
素当り２つのTFTをそなえ、それらのゲート電
極を上記絵素をはさんで相隣る２本の走査線にそ
れぞれ接続するとともに、走査線をはさんで相隣
る絵素毎にその絵素にかかるTFTのソース電極
をその絵素をはさんで相隣る２本の信号線に交互
に接続することを特徴とするものでその意図は各
絵素に必ず同じ色に割当てられた近接絵素の信号
が供給されるべく構成することにある。なお各
TFTは、ゲートと走査線の接続部を切断し得る
構造にする。
作 用
本発明は上記した構成により、１つの絵素に接
続された２つのTFTのうち一方が不良であれば
それを走査線ないし絵素電極から切り離して他方
のTFTで絵素を駆動することが出来る。そして
この場合でもその絵素に供給される信号は近接し
た同色絵素のものであるから絵素欠陥とはならな
い。従つて本発明によればカラー表示用のTFT
アレイの歩留りを著しく向上させることが出来
る。従来例において単にTFTを全く並列に追加
する事も考えられる、これらはどちらのTFTが
不良であるかを判別することが困難である。また
１絵素当り２本の走査線を準備して２つのTFT
のゲートの電極を別々の走査線に接続する構成も
提案されているが、これは絵素の有効面積（開口
率）を大幅に低下させるという問題を有する。
続された２つのTFTのうち一方が不良であれば
それを走査線ないし絵素電極から切り離して他方
のTFTで絵素を駆動することが出来る。そして
この場合でもその絵素に供給される信号は近接し
た同色絵素のものであるから絵素欠陥とはならな
い。従つて本発明によればカラー表示用のTFT
アレイの歩留りを著しく向上させることが出来
る。従来例において単にTFTを全く並列に追加
する事も考えられる、これらはどちらのTFTが
不良であるかを判別することが困難である。また
１絵素当り２本の走査線を準備して２つのTFT
のゲートの電極を別々の走査線に接続する構成も
提案されているが、これは絵素の有効面積（開口
率）を大幅に低下させるという問題を有する。
実施例
第１図は、第３図ａの色配列に対して本発明を
適用した実施例である。走査線と信号線で囲まれ
た各領域に絵素C11，C12，……が配列され、各絵
素は、ドレインが共通に上記絵素に接続されゲー
トが上記絵電をはさんで相隣る２本の走査線にそ
れぞれ接続され、そのソースが上記絵素をはさん
で相隣る２本の信号線のいずれかに接続された２
個のTFTによつて駆動される構成になつている。
各TFTのソースと信号線との接続関係は、第１
図に示すように、走査線をはさんで相隣る絵素に
ついて互いに逆になつている。
適用した実施例である。走査線と信号線で囲まれ
た各領域に絵素C11，C12，……が配列され、各絵
素は、ドレインが共通に上記絵素に接続されゲー
トが上記絵電をはさんで相隣る２本の走査線にそ
れぞれ接続され、そのソースが上記絵素をはさん
で相隣る２本の信号線のいずれかに接続された２
個のTFTによつて駆動される構成になつている。
各TFTのソースと信号線との接続関係は、第１
図に示すように、走査線をはさんで相隣る絵素に
ついて互いに逆になつている。
絵素の縦方向の数をＭとすると走査線はＭ＋１
本ある。走査線X1及びX2には第５図P1の走査パ
ルスが加えられ、以下X3にはP2，X4にはP3し
い、XM+1にはPMが加えられる。正常な場合各絵
素は下側のTFT（添字Ｂのついたもの）によつて
実効的に駆動される。もしTFTの１つ例えば絵
素C22にかかるT22Bが短絡不良をおこし、そのゲ
ートを切りはなすと、絵素C22は上側のT22Aで駆
動されることになる。その時C22に印加される信
号電圧は、本来C13に印加されると同じ電圧であ
る。C22とC13は同一の色を受け持つ絵素なので、
C22は、TFT T22Bを切りはなしたあとも最近接
の同色絵素の信号で駆動されることになり表示欠
陥となるのを防ぐことが出来る訳である。
本ある。走査線X1及びX2には第５図P1の走査パ
ルスが加えられ、以下X3にはP2，X4にはP3し
い、XM+1にはPMが加えられる。正常な場合各絵
素は下側のTFT（添字Ｂのついたもの）によつて
実効的に駆動される。もしTFTの１つ例えば絵
素C22にかかるT22Bが短絡不良をおこし、そのゲ
ートを切りはなすと、絵素C22は上側のT22Aで駆
動されることになる。その時C22に印加される信
号電圧は、本来C13に印加されると同じ電圧であ
る。C22とC13は同一の色を受け持つ絵素なので、
C22は、TFT T22Bを切りはなしたあとも最近接
の同色絵素の信号で駆動されることになり表示欠
陥となるのを防ぐことが出来る訳である。
当然のことながら、第７図ｂのような絵素配列
の場合も、信号線Y1，Y2……を第２図のように
蛇行させて上記構造を適用すれば全く同じ効果を
得る。
の場合も、信号線Y1，Y2……を第２図のように
蛇行させて上記構造を適用すれば全く同じ効果を
得る。
発明の効果
以上詳述したように本発明は簡単な構成でカラ
ー表示用TFTアレイの歩留りを著しく向上する
手段を提供するもので実用価値の高いものであ
る。
ー表示用TFTアレイの歩留りを著しく向上する
手段を提供するもので実用価値の高いものであ
る。
第１図および第２図はそれぞれ本発明の一実施
例におけるTFTアレイの構成図および信号線の
配置図、第３図は一般的なカラー配置図、第４図
は従来のTFTアレイ構成図、第５図は走査線に
印加する電圧波形の図、第６図はTFTの断面図
である。 １４，C11，C12，C21，C22，……絵素、１１，
T11A，T11B，T21A，T21B，……薄膜トランジスタ
（TFT）、X1，X2，X3，……走査線、Y1，Y2，
Y3，……信号線、２１……ゲート、２２……ド
レイン、２３……ソース、２６……絵素電極。
例におけるTFTアレイの構成図および信号線の
配置図、第３図は一般的なカラー配置図、第４図
は従来のTFTアレイ構成図、第５図は走査線に
印加する電圧波形の図、第６図はTFTの断面図
である。 １４，C11，C12，C21，C22，……絵素、１１，
T11A，T11B，T21A，T21B，……薄膜トランジスタ
（TFT）、X1，X2，X3，……走査線、Y1，Y2，
Y3，……信号線、２１……ゲート、２２……ド
レイン、２３……ソース、２６……絵素電極。
Claims (1)
- 【特許請求の範囲】 １ 絶縁性基板の一方の面内にＮ＋１本の走査線
と、前記走査線と基本的に直交するＭ＋１本の信
号線と、これら走査線と信号線で囲まれたＭ×Ｎ
個の領域に各１個づつ配列されたＭ×Ｎ個の絵素
電極と、各絵素電極の１つにドレインが共通に接
続された２つの薄膜トランジスタが形成されてお
り、上記２つの薄膜トランジスタのゲート電極は
対応する絵素電極をはさんで相隣る２本の走査線
に接続されており、隣接する２本の走査線にはさ
まれた第１の絵素電極グループにおいては各絵素
電極に対応する２つの薄膜トランジスタのソース
が上記絵素電極をはさんで相隣る一方の信号線に
接続され、上記第１の絵素電極グループに走査線
をはさんで隣接する第２の絵素電極グループにお
いては各絵素電極に対応する２つの薄膜トランジ
スタのソースが上記絵素電極をはさんで相隣る他
方の信号線に接続されたことを特徴とする薄膜ト
ランジスタアレイ。 ２ 上記走査線とこれに接続された各薄膜トラン
ジスタのゲート電極の接続部を必要に応じて独立
に切断出来るように構成したことを特徴とする特
許請求の範囲第１項記載の薄膜トランジスタアレ
イ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59245053A JPS61122685A (ja) | 1984-11-20 | 1984-11-20 | 薄膜トランジスタアレイ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59245053A JPS61122685A (ja) | 1984-11-20 | 1984-11-20 | 薄膜トランジスタアレイ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61122685A JPS61122685A (ja) | 1986-06-10 |
| JPH0468607B2 true JPH0468607B2 (ja) | 1992-11-02 |
Family
ID=17127877
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59245053A Granted JPS61122685A (ja) | 1984-11-20 | 1984-11-20 | 薄膜トランジスタアレイ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61122685A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2695161B2 (ja) * | 1987-05-07 | 1997-12-24 | 松下電器産業株式会社 | 液晶表示装置用スイッチング素子アレイ |
| JPH01196244A (ja) * | 1988-01-29 | 1989-08-08 | Osamu Kawahira | ガイド環への糸通し装置付き釣竿と糸通し装置及び糸通し方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5677887A (en) * | 1979-11-30 | 1981-06-26 | Citizen Watch Co Ltd | Liquid crystal display unit |
| JPS57109994A (en) * | 1980-12-26 | 1982-07-08 | Citizen Watch Co Ltd | Display panel |
-
1984
- 1984-11-20 JP JP59245053A patent/JPS61122685A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5677887A (en) * | 1979-11-30 | 1981-06-26 | Citizen Watch Co Ltd | Liquid crystal display unit |
| JPS57109994A (en) * | 1980-12-26 | 1982-07-08 | Citizen Watch Co Ltd | Display panel |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61122685A (ja) | 1986-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4775861A (en) | Driving circuit of a liquid crystal display panel which equivalently reduces picture defects | |
| US4890097A (en) | Active matrix circuit for liquid crystal displays | |
| EP0259875B1 (en) | Active matrix display devices | |
| US4928095A (en) | Active matrix-addressed picture display device | |
| JPH05188395A (ja) | 液晶表示素子 | |
| WO2006070332A1 (en) | Color liquid crystal display device | |
| US4995703A (en) | Active matrix liquid crystal color display panel having split pixel electrodes | |
| JPH0514915B2 (ja) | ||
| JP3093739B2 (ja) | 液晶表示装置及びその製造方法並びに不良検査方法 | |
| JPH1048595A (ja) | 液晶表示装置 | |
| JPH0614154B2 (ja) | 液晶マトリクスパネル | |
| KR20010034373A (ko) | 능동 매트릭스 액정 디스플레이 장치 | |
| JPS61121034A (ja) | 薄膜トランジスタアレイ | |
| US6670936B1 (en) | Liquid crystal display | |
| JPH0468607B2 (ja) | ||
| JPH05333376A (ja) | 液晶表示装置及びその駆動方法 | |
| JPH0646345B2 (ja) | アクテイブマトリクス基板 | |
| JP2517842B2 (ja) | 表示装置 | |
| JPH0627982B2 (ja) | 表示装置 | |
| JPH11202369A (ja) | 液晶表示装置およびその製造方法 | |
| JPH02251930A (ja) | アクティブマトリックスアレイ | |
| JPH07114045A (ja) | 液晶表示装置 | |
| JPH0646347B2 (ja) | アクテイブマトリクス基板 | |
| JP2895656B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH0553149A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |