JP3093739B2 - 液晶表示装置及びその製造方法並びに不良検査方法 - Google Patents
液晶表示装置及びその製造方法並びに不良検査方法Info
- Publication number
- JP3093739B2 JP3093739B2 JP34684498A JP34684498A JP3093739B2 JP 3093739 B2 JP3093739 B2 JP 3093739B2 JP 34684498 A JP34684498 A JP 34684498A JP 34684498 A JP34684498 A JP 34684498A JP 3093739 B2 JP3093739 B2 JP 3093739B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- data
- applying
- pulse
- short bar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3614—Control of polarity reversal in general
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136204—Arrangements to prevent high voltage or static electricity failures
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136254—Checking; Testing
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は液晶表示装置及びそ
の製造方法並びに不良検査方法に関し、特にショートバ
ーを二つ以上有する液晶表示装置及びその製造方法並び
にこのショートバー構造を利用した画素不良検査方法に
関する。
の製造方法並びに不良検査方法に関し、特にショートバ
ーを二つ以上有する液晶表示装置及びその製造方法並び
にこのショートバー構造を利用した画素不良検査方法に
関する。
【０００２】
【従来の技術】液晶表示装置において、ショートバーは
液晶表示装置の製造工程過程で発生する静電気を放電さ
せる役割を果し、工程が完了した以降には薄膜トランジ
スタのアレイ検査を行うために利用されることもある。
液晶表示装置の製造工程過程で発生する静電気を放電さ
せる役割を果し、工程が完了した以降には薄膜トランジ
スタのアレイ検査を行うために利用されることもある。
【０００３】以下、従来の技術による液晶表示装置につ
いて添付した図面を参照して詳細に説明する。図１は従
来の技術によるショートバーを有する液晶表示装置用薄
膜トランジスタ基板を示した概略図であり、図２は図１
のＡ部分の拡大図であり、図３は図２のIII−III′線に
よる断面図である。
いて添付した図面を参照して詳細に説明する。図１は従
来の技術によるショートバーを有する液晶表示装置用薄
膜トランジスタ基板を示した概略図であり、図２は図１
のＡ部分の拡大図であり、図３は図２のIII−III′線に
よる断面図である。
【０００４】図１乃至図３に示したように、基板１上に
横方向にゲート線Ｇ１、Ｇ２、Ｇ３、…が形成されてい
る。それぞれのゲート線Ｇ１、Ｇ２、Ｇ３、…の端部に
は、ゲートパッド１０が形成されている。ゲートパッド
１０の外側では、ゲートショートバー２０がゲート線Ｇ
１、Ｇ２、Ｇ３、…を一つに結んでいる。また、ゲート
ショートバー２０の両端には検査用パッド２が形成され
ている。
横方向にゲート線Ｇ１、Ｇ２、Ｇ３、…が形成されてい
る。それぞれのゲート線Ｇ１、Ｇ２、Ｇ３、…の端部に
は、ゲートパッド１０が形成されている。ゲートパッド
１０の外側では、ゲートショートバー２０がゲート線Ｇ
１、Ｇ２、Ｇ３、…を一つに結んでいる。また、ゲート
ショートバー２０の両端には検査用パッド２が形成され
ている。
【０００５】ゲート線Ｇ１、Ｇ２、Ｇ３、…、ゲートパ
ッド１０及びゲートショートバー２０を含むゲート配線
５（図３）はゲート絶縁膜１５で覆われている。その上
には縦方向にデータ線Ｄ１、Ｄ２、Ｄ３、Ｄ４、…が形
成されており、それぞれのデータ線Ｄ１、Ｄ２、Ｄ３、
Ｄ４、…の端部にはデータパッド３０が形成されてい
る。データパッド３０の外側では、データショートバー
４０がデータ線Ｄ１、Ｄ２、Ｄ３、Ｄ４、…を一つに結
んでおり、データショートバー４０の両端には検査用パ
ッド３が形成されている。ここでゲートショートバー２
０とデータショートバー４０とは、ゲート絶縁膜１５に
形成されている開口部を通じて互いに連結されているこ
とも可能である。
ッド１０及びゲートショートバー２０を含むゲート配線
５（図３）はゲート絶縁膜１５で覆われている。その上
には縦方向にデータ線Ｄ１、Ｄ２、Ｄ３、Ｄ４、…が形
成されており、それぞれのデータ線Ｄ１、Ｄ２、Ｄ３、
Ｄ４、…の端部にはデータパッド３０が形成されてい
る。データパッド３０の外側では、データショートバー
４０がデータ線Ｄ１、Ｄ２、Ｄ３、Ｄ４、…を一つに結
んでおり、データショートバー４０の両端には検査用パ
ッド３が形成されている。ここでゲートショートバー２
０とデータショートバー４０とは、ゲート絶縁膜１５に
形成されている開口部を通じて互いに連結されているこ
とも可能である。
【０００６】データ線Ｄ１、Ｄ２、Ｄ３、Ｄ４、…、デ
ータパッド３０及びデータショートバー４０を含むデー
タ配線は、絶縁膜２５で覆われている。データパッド３
０及びゲートパッド１０付近の絶縁膜１５、２５は除去
されている。
ータパッド３０及びデータショートバー４０を含むデー
タ配線は、絶縁膜２５で覆われている。データパッド３
０及びゲートパッド１０付近の絶縁膜１５、２５は除去
されている。
【０００７】液晶表示装置の画面表示領域内にはデータ
線Ｄ１、Ｄ２、Ｄ３、Ｄ４、…とゲート線Ｇ１、Ｇ２、
Ｇ３、…とで取囲まれた画素領域ＰＸが形成され、それ
ぞれの画素領域ＰＸには薄膜トランジスタＴＦＴが一つ
ずつ形成されていて、ゲート線Ｇ１、Ｇ２、Ｇ３、…か
らの走査信号を受けてデータ線Ｄ１、Ｄ２、Ｄ３、Ｄ
４、…からの画像信号をスイッチングする役割を果す。
線Ｄ１、Ｄ２、Ｄ３、Ｄ４、…とゲート線Ｇ１、Ｇ２、
Ｇ３、…とで取囲まれた画素領域ＰＸが形成され、それ
ぞれの画素領域ＰＸには薄膜トランジスタＴＦＴが一つ
ずつ形成されていて、ゲート線Ｇ１、Ｇ２、Ｇ３、…か
らの走査信号を受けてデータ線Ｄ１、Ｄ２、Ｄ３、Ｄ
４、…からの画像信号をスイッチングする役割を果す。
【０００８】このような構造の液晶表示装置において
は、製造工程中に基板内に生じる静電気はゲートショー
トバー２０及びデータショートバー４０を通じて放電ま
たは分散される。
は、製造工程中に基板内に生じる静電気はゲートショー
トバー２０及びデータショートバー４０を通じて放電ま
たは分散される。
【０００９】一方、このような液晶表示装置の製造工程
が完了した以降に基板内の欠陥を検出するためのアレイ
検査を実施する。その後、ゲートショートバー２０及び
データショートバー４０を切断線Ｌを基準として切断し
て除去する。
が完了した以降に基板内の欠陥を検出するためのアレイ
検査を実施する。その後、ゲートショートバー２０及び
データショートバー４０を切断線Ｌを基準として切断し
て除去する。
【００１０】以下、図１及び図４を参照して従来の技術
によるアレイ検査の原理について説明する。図４は各画
素に印加されたアレイ検査信号の極性を示した図面であ
る。
によるアレイ検査の原理について説明する。図４は各画
素に印加されたアレイ検査信号の極性を示した図面であ
る。
【００１１】図１に示したように、ショートバー２０、
４０の検査用パッド２、３にアレイ検査のための電圧を
印加する。この時、ゲート線Ｇ１、Ｇ２、Ｇ３、….及
びデータ線Ｄ１、Ｄ２、Ｄ３、Ｄ４、….はそれぞれ一
つのショートバー２０、４０に連結されているため、画
素領域ＰＸ内の薄膜トランジスタＴＦＴが同時にそれぞ
れオンの状態となりつつ、図４に示したように同一の大
きさ及び同一の極性のデータ電圧が各Ｒ、Ｇ、Ｂ画素に
印加される。これにより、現在、主に用いられているノ
ーマリホワイト方式においては、データ線Ｄ１、Ｄ２、
Ｄ３、Ｄ４に印加された電圧によって画素領域ＰＸが暗
く現われる。
４０の検査用パッド２、３にアレイ検査のための電圧を
印加する。この時、ゲート線Ｇ１、Ｇ２、Ｇ３、….及
びデータ線Ｄ１、Ｄ２、Ｄ３、Ｄ４、….はそれぞれ一
つのショートバー２０、４０に連結されているため、画
素領域ＰＸ内の薄膜トランジスタＴＦＴが同時にそれぞ
れオンの状態となりつつ、図４に示したように同一の大
きさ及び同一の極性のデータ電圧が各Ｒ、Ｇ、Ｂ画素に
印加される。これにより、現在、主に用いられているノ
ーマリホワイト方式においては、データ線Ｄ１、Ｄ２、
Ｄ３、Ｄ４に印加された電圧によって画素領域ＰＸが暗
く現われる。
【００１２】一方、ゲート線Ｇ１、Ｇ２、Ｇ３、….ま
たはデータ線Ｄ１、Ｄ２、Ｄ３、Ｄ４、….に断線不良
があるか又は画素内の薄膜トランジスタに不良のある画
素領域ＰＸは明るく現れるので、画素領域ＰＸの不良を
検出することができる。
たはデータ線Ｄ１、Ｄ２、Ｄ３、Ｄ４、….に断線不良
があるか又は画素内の薄膜トランジスタに不良のある画
素領域ＰＸは明るく現れるので、画素領域ＰＸの不良を
検出することができる。
【００１３】
【発明が解決しようとする課題】しかしながら、図１で
のように、二つ以上のゲート線または二つ以上のデータ
線Ｄ２、Ｄ３が互いに短絡Ｓ１する場合にはこれを検出
することができない。これは二つのデータ線Ｄ２、Ｄ３
に同一の極性及び大きさの電圧が印加されるからであ
る。
のように、二つ以上のゲート線または二つ以上のデータ
線Ｄ２、Ｄ３が互いに短絡Ｓ１する場合にはこれを検出
することができない。これは二つのデータ線Ｄ２、Ｄ３
に同一の極性及び大きさの電圧が印加されるからであ
る。
【００１４】このような短所を補完するために、ショー
トバー４０を二つ以上に分けると検出力は増加するが、
工程進行中に静電気による基板の損傷をもたらすことが
ある。
トバー４０を二つ以上に分けると検出力は増加するが、
工程進行中に静電気による基板の損傷をもたらすことが
ある。
【００１５】本発明の目的は、ショート不良の検出が容
易で、静電気に対しても脆弱でないショートバーを有す
る薄膜トランジスタ基板を具現することにある。また、
本発明の他の目的は、隣接したデータ線またはゲート線
間の短絡及び画素欠陥などを容易に検出する検査方法を
提供することにある。
易で、静電気に対しても脆弱でないショートバーを有す
る薄膜トランジスタ基板を具現することにある。また、
本発明の他の目的は、隣接したデータ線またはゲート線
間の短絡及び画素欠陥などを容易に検出する検査方法を
提供することにある。
【００１６】さらに、本発明の他の目的は、高精密化さ
れた基板における不良を容易に検出することができる検
査方法を提供することにある。
れた基板における不良を容易に検出することができる検
査方法を提供することにある。
【００１７】
【課題を解決するための手段】前記課題を解決するため
に、本願第１発明は、透明な絶縁基板と、前記基板上に
横方向に形成されている複数のゲート線と、前記基板上
に互いに平行するように横方向に形成されている少なく
とも二つの補助ショートバーと、前記ゲート線及び前記
補助ショートバーを覆っていて前記補助ショートバーを
露出する第１開口部を有しているゲート絶縁膜と、前記
ゲート線と交差するように前記ゲート絶縁膜上に縦方向
に形成されている複数のデータ線と、前記データ線を覆
っていて、前記第１開口部を通じて前記補助ショートバ
ーを露出する第２開口部とそれぞれの前記データ線を露
出する第３開口部とを有する保護膜と、前記保護膜上に
形成され、前記第１及び第２開口部と前記第３開口部と
を通じて前記データ線と前記補助ショートバーとを前記
補助ショートバーの数を単位としてそれぞれ連結する第
１連結パターンと、を含む液晶表示基板を提供する。
に、本願第１発明は、透明な絶縁基板と、前記基板上に
横方向に形成されている複数のゲート線と、前記基板上
に互いに平行するように横方向に形成されている少なく
とも二つの補助ショートバーと、前記ゲート線及び前記
補助ショートバーを覆っていて前記補助ショートバーを
露出する第１開口部を有しているゲート絶縁膜と、前記
ゲート線と交差するように前記ゲート絶縁膜上に縦方向
に形成されている複数のデータ線と、前記データ線を覆
っていて、前記第１開口部を通じて前記補助ショートバ
ーを露出する第２開口部とそれぞれの前記データ線を露
出する第３開口部とを有する保護膜と、前記保護膜上に
形成され、前記第１及び第２開口部と前記第３開口部と
を通じて前記データ線と前記補助ショートバーとを前記
補助ショートバーの数を単位としてそれぞれ連結する第
１連結パターンと、を含む液晶表示基板を提供する。
【００１８】本願第２発明は、前記第１発明において、
前記基板上に形成され、複数の前記データ線を共通に連
結するデータショートバーをさらに含む液晶表示基板を
提供する。
前記基板上に形成され、複数の前記データ線を共通に連
結するデータショートバーをさらに含む液晶表示基板を
提供する。
【００１９】本願第３発明は、前記第２発明において、
前記ゲート絶縁膜上に形成され、複数の前記ゲート線を
共通に連結するゲートショートバーをさらに含む液晶表
示基板を提供する。
前記ゲート絶縁膜上に形成され、複数の前記ゲート線を
共通に連結するゲートショートバーをさらに含む液晶表
示基板を提供する。
【００２０】本願第４発明は、前記第３発明において、
前記データショートバーは、前記ゲートショートバーと
電気的に連結されている液晶表示基板を提供する。本願
第５発明は、前記第１発明において、前記ゲート絶縁膜
上部に互いに平行するように縦方向に形成されている少
なくとも二つの補助ゲートショートバーをさらに含み、
前記ゲート絶縁膜及び前記保護膜は、共通に前記ゲート
線をそれぞれ露出する第４開口部を有し、前記保護膜
は、前記補助ゲートショートバーを露出する第５開口部
を有し、前記保護膜上部に形成され、前記ゲート線と前
記補助ゲートショートバーとを、前記補助ゲートショー
トバーの数を単位としてそれぞれ連結する第２連結パタ
ーンをさらに含む液晶表示基板を提供する。
前記データショートバーは、前記ゲートショートバーと
電気的に連結されている液晶表示基板を提供する。本願
第５発明は、前記第１発明において、前記ゲート絶縁膜
上部に互いに平行するように縦方向に形成されている少
なくとも二つの補助ゲートショートバーをさらに含み、
前記ゲート絶縁膜及び前記保護膜は、共通に前記ゲート
線をそれぞれ露出する第４開口部を有し、前記保護膜
は、前記補助ゲートショートバーを露出する第５開口部
を有し、前記保護膜上部に形成され、前記ゲート線と前
記補助ゲートショートバーとを、前記補助ゲートショー
トバーの数を単位としてそれぞれ連結する第２連結パタ
ーンをさらに含む液晶表示基板を提供する。
【００２１】本願第６発明は、 Ａ；ゲート線と、データ線をテストするための第１、第
２、第３補助ショートバーとを、基板上に形成する段階
と、 Ｂ；ゲート絶縁膜を形成する段階と、 Ｃ；前記ゲート絶縁膜上に金属層を積層する段階と、 Ｄ；前記金属層をパターニングしてデータ線を形成する
段階と、 Ｅ；保護膜を積層する段階と、 Ｆ；前記保護膜及び前記ゲート絶縁膜をエッチングし、
前記データ線を露出する第１開口部を保護膜に形成し、
前記第１、第２及び第３補助ショートバーを露出する第
２、第３及び第４開口部を、保護膜及びゲート絶縁膜に
形成する段階と、 Ｇ；画素電極用導電層を蒸着する段階と、 Ｈ；前記画素電極用導電層をパターニングし、前記第１
開口部を通じて前記データ線に連結され、かつ前記第２
乃至第４開口部を通じて前記第１乃至第３ショートバー
にそれぞれ連結される連結パターン及び画素電極を形成
する段階と、を含む液晶表示基板の製造方法を提供す
る。
２、第３補助ショートバーとを、基板上に形成する段階
と、 Ｂ；ゲート絶縁膜を形成する段階と、 Ｃ；前記ゲート絶縁膜上に金属層を積層する段階と、 Ｄ；前記金属層をパターニングしてデータ線を形成する
段階と、 Ｅ；保護膜を積層する段階と、 Ｆ；前記保護膜及び前記ゲート絶縁膜をエッチングし、
前記データ線を露出する第１開口部を保護膜に形成し、
前記第１、第２及び第３補助ショートバーを露出する第
２、第３及び第４開口部を、保護膜及びゲート絶縁膜に
形成する段階と、 Ｇ；画素電極用導電層を蒸着する段階と、 Ｈ；前記画素電極用導電層をパターニングし、前記第１
開口部を通じて前記データ線に連結され、かつ前記第２
乃至第４開口部を通じて前記第１乃至第３ショートバー
にそれぞれ連結される連結パターン及び画素電極を形成
する段階と、を含む液晶表示基板の製造方法を提供す
る。
【００２２】このような液晶表示基板の製造方法におい
ては、ゲート補助ショートバーまたはデータ補助ショー
トバーをそれぞれ二つ以上形成し、工程が完了した以降
にゲートショートバー及びデータショートバーから分離
することにより、静電気に対して脆弱でないばかりか、
基板内のショート不良検出も容易である。
ては、ゲート補助ショートバーまたはデータ補助ショー
トバーをそれぞれ二つ以上形成し、工程が完了した以降
にゲートショートバー及びデータショートバーから分離
することにより、静電気に対して脆弱でないばかりか、
基板内のショート不良検出も容易である。
【００２３】本願第７発明は、前記第６発明において、
前記金属層をパターニングし、前記データ線と連結され
る静電気防止用データショートバーを形成する段階をさ
らに含む液晶表示基板の製造方法を提供する。
前記金属層をパターニングし、前記データ線と連結され
る静電気防止用データショートバーを形成する段階をさ
らに含む液晶表示基板の製造方法を提供する。
【００２４】本願第８発明は、前記第７発明において、
前記連結パターンを形成する段階後、前記静電気防止用
データショートバーを前記データ線から分離する段階を
さらに含む液晶表示基板の製造方法を提供する。
前記連結パターンを形成する段階後、前記静電気防止用
データショートバーを前記データ線から分離する段階を
さらに含む液晶表示基板の製造方法を提供する。
【００２５】本願第９発明は、前記第６発明において、
前記画素電極用導電層を透明導電物質で形成する液晶表
示基板の製造方法を提供する。本願第１０発明は、 Ａ；基板上に複数のゲート線と、データ線と、前記ゲー
ト線及びデータ線と連結されている静電気防止用主ショ
ートバーと、前記ゲート線とそれぞれ交互に連結されて
いるゲートテスト用第１及び第２補助ショートバーと、
前記データ線とそれぞれ交互に連結されているデータテ
スト用第３及び第４補助ショートバーとを含む配線を形
成する段階と、 Ｂ；前記主ショートバーを、前記ゲート及びデータ線か
ら分離する段階と、 Ｃ；前記第１及び第２補助ショートバーと前記第３及び
第４補助ショートバーとに電圧を印加し、前記データ線
と前記ゲート線との不良を検出する段階と、を含む液晶
表示基板の検査方法を提供する。
前記画素電極用導電層を透明導電物質で形成する液晶表
示基板の製造方法を提供する。本願第１０発明は、 Ａ；基板上に複数のゲート線と、データ線と、前記ゲー
ト線及びデータ線と連結されている静電気防止用主ショ
ートバーと、前記ゲート線とそれぞれ交互に連結されて
いるゲートテスト用第１及び第２補助ショートバーと、
前記データ線とそれぞれ交互に連結されているデータテ
スト用第３及び第４補助ショートバーとを含む配線を形
成する段階と、 Ｂ；前記主ショートバーを、前記ゲート及びデータ線か
ら分離する段階と、 Ｃ；前記第１及び第２補助ショートバーと前記第３及び
第４補助ショートバーとに電圧を印加し、前記データ線
と前記ゲート線との不良を検出する段階と、を含む液晶
表示基板の検査方法を提供する。
【００２６】本願第１１発明は、前記第１０発明におい
て、前記第１補助ショートバーと前記第２補助ショート
バーとにはそれぞれ異なる電圧を印加する液晶表示基板
の検査方法を提供する。
て、前記第１補助ショートバーと前記第２補助ショート
バーとにはそれぞれ異なる電圧を印加する液晶表示基板
の検査方法を提供する。
【００２７】本願第１２発明は、前記第１０発明におい
て、前記第３補助ショートバーと前記第４補助ショート
バーとにそれぞれ異なる電圧を印加する液晶表示基板の
検査方法を提供する。
て、前記第３補助ショートバーと前記第４補助ショート
バーとにそれぞれ異なる電圧を印加する液晶表示基板の
検査方法を提供する。
【００２８】本願第１３発明は、前記第１０発明におい
て、前記不良検出段階後、前記第１、第２、第３及び第
４補助ショートバーを除去する段階をさらに含む液晶表
示基板の検査方法を提供する。
て、前記不良検出段階後、前記第１、第２、第３及び第
４補助ショートバーを除去する段階をさらに含む液晶表
示基板の検査方法を提供する。
【００２９】本願第１４発明は、マトリックス形態に形
成されている複数の画素と、それぞれ偶数番目及び奇数
番目に分けられて前記画素行に連結されている少なくと
も第１及び第２ゲート線群を含むゲート線と、互いに異
なる前記画素列にそれぞれ分けられて連結されている少
なくとも第１乃至第３データ線群を含む複数のデータ線
とを有する液晶表示基板において、 Ａ；前記第１ゲート線群に第１パルスを印加する段階
と、 Ｂ；前記第１パルスと異なる時点で、前記第２ゲート線
群に第２パルスを印加する段階と、 Ｃ；前記第１パルスを印加する段階において、連続的に
配列された三つの前記データ線のうちの互いに隣接した
第１及び第２データ線に同一極性の第１及び第２信号を
印加し、前記三つのデータ線のうちの前記第１及び第２
データ線を除いた残りの第３データ線に前記第１及び第
２信号とは極性が異なる第３信号を印加する第１段階
と、 Ｄ；前記第２パルスを印加する段階において、前記第２
及び第３データ線に前記第１及び第２信号を印加し、前
記第１データ線には前記第３信号を印加する第２段階
と、を含む液晶表示装置の検査方法を提供する。
成されている複数の画素と、それぞれ偶数番目及び奇数
番目に分けられて前記画素行に連結されている少なくと
も第１及び第２ゲート線群を含むゲート線と、互いに異
なる前記画素列にそれぞれ分けられて連結されている少
なくとも第１乃至第３データ線群を含む複数のデータ線
とを有する液晶表示基板において、 Ａ；前記第１ゲート線群に第１パルスを印加する段階
と、 Ｂ；前記第１パルスと異なる時点で、前記第２ゲート線
群に第２パルスを印加する段階と、 Ｃ；前記第１パルスを印加する段階において、連続的に
配列された三つの前記データ線のうちの互いに隣接した
第１及び第２データ線に同一極性の第１及び第２信号を
印加し、前記三つのデータ線のうちの前記第１及び第２
データ線を除いた残りの第３データ線に前記第１及び第
２信号とは極性が異なる第３信号を印加する第１段階
と、 Ｄ；前記第２パルスを印加する段階において、前記第２
及び第３データ線に前記第１及び第２信号を印加し、前
記第１データ線には前記第３信号を印加する第２段階
と、を含む液晶表示装置の検査方法を提供する。
【００３０】本願第１５発明は、前記第１４発明におい
て、前記第１パルスと前記第２パルスとは周期的に印加
され、半周期の時間差を有して印加される液晶表示装置
の検査方法を提供する。
て、前記第１パルスと前記第２パルスとは周期的に印加
され、半周期の時間差を有して印加される液晶表示装置
の検査方法を提供する。
【００３１】本願第１６発明は、前記第１４発明におい
て、 Ｅ；前記第１ゲート線群に第３パルスを印加する段階
と、 Ｆ；前記第３パルスと異なる時点で、前記第２ゲート線
群に第４パルスを印加する段階と、 Ｇ；前記第３パルスを印加する段階において、前記第２
及び第３データ線に前記第１及び第２信号を印加し、前
記第１データ線には前記第３信号を印加する第３段階
と、 Ｈ；前記第４パルスを印加する段階において、前記第１
及び第３データ線に前記第１及び第２信号を印加し、前
記第２データ線には前記第３信号を印加する第４段階
と、をさらに含む液晶表示装置の検査方法を提供する。
て、 Ｅ；前記第１ゲート線群に第３パルスを印加する段階
と、 Ｆ；前記第３パルスと異なる時点で、前記第２ゲート線
群に第４パルスを印加する段階と、 Ｇ；前記第３パルスを印加する段階において、前記第２
及び第３データ線に前記第１及び第２信号を印加し、前
記第１データ線には前記第３信号を印加する第３段階
と、 Ｈ；前記第４パルスを印加する段階において、前記第１
及び第３データ線に前記第１及び第２信号を印加し、前
記第２データ線には前記第３信号を印加する第４段階
と、をさらに含む液晶表示装置の検査方法を提供する。
【００３２】本願第１７発明は、前記第１６発明におい
て、前記第３パルスと前記第４パルスとは周期的に印加
され、半周期の時間差を有して印加される液晶表示装置
の検査方法を提供する。
て、前記第３パルスと前記第４パルスとは周期的に印加
され、半周期の時間差を有して印加される液晶表示装置
の検査方法を提供する。
【００３３】本願第１８発明は、マトリックス形態に形
成されている複数の画素と、それぞれ偶数番目及び奇数
番目に分けられて前記画素行に連結されている少なくと
も第１及び第２ゲート線群を含むゲート線と、互いに異
なる前記画素列にそれぞれ分けられて連結されている少
なくとも第１乃至第２データ線群を含む複数のデータ線
を有する液晶表示基板において、 Ａ；前記第１ゲート線群に第１パルスを印加する段階
と、 Ｂ；前記第２ゲート線群に前記第１パルスとは異なる時
点で第２パルスを印加する段階と、 Ｃ；前記第１パルスを印加する段階において、連続的に
配列された三つの前記データ線のうち互いに隣接した第
１及び第２データ線に第１極性を有し、第１反転周期で
反転する第１信号を印加し、前記三つのデータ線のうち
前記第１及び第２データ線を除いた残りの第３データ線
に前記第１反転周期で反転して前記第１信号とは極性が
反対である第２信号を印加する第１段階と、 Ｄ；前記第２パルスを印加する段階において、前記第１
及び第２データ線に前記第２信号を印加し、前記第３デ
ータ線に前記第１信号を印加する第２段階と、を含む液
晶表示装置の検査方法を提供する。
成されている複数の画素と、それぞれ偶数番目及び奇数
番目に分けられて前記画素行に連結されている少なくと
も第１及び第２ゲート線群を含むゲート線と、互いに異
なる前記画素列にそれぞれ分けられて連結されている少
なくとも第１乃至第２データ線群を含む複数のデータ線
を有する液晶表示基板において、 Ａ；前記第１ゲート線群に第１パルスを印加する段階
と、 Ｂ；前記第２ゲート線群に前記第１パルスとは異なる時
点で第２パルスを印加する段階と、 Ｃ；前記第１パルスを印加する段階において、連続的に
配列された三つの前記データ線のうち互いに隣接した第
１及び第２データ線に第１極性を有し、第１反転周期で
反転する第１信号を印加し、前記三つのデータ線のうち
前記第１及び第２データ線を除いた残りの第３データ線
に前記第１反転周期で反転して前記第１信号とは極性が
反対である第２信号を印加する第１段階と、 Ｄ；前記第２パルスを印加する段階において、前記第１
及び第２データ線に前記第２信号を印加し、前記第３デ
ータ線に前記第１信号を印加する第２段階と、を含む液
晶表示装置の検査方法を提供する。
【００３４】本願第１９発明は、前記第１８発明におい
て、 Ｅ；前記第１ゲート線群に第３パルスを印加する段階
と、 Ｆ；前記第３パルスとは異なる時点で、前記第２ゲート
線群に第４パルスを印加する段階と、 Ｇ；前記第３パルスを印加する段階において、前記第１
及び第３データ線に前記第１信号を印加し、前記第２デ
ータ線に前記第２信号を印加する段階と、 Ｈ；前記第４パルスを印加する段階において、前記第２
データ線に前記第１信号を印加して前記第１及び第３デ
ータ線に前記第２信号を印加する段階と、をさらに含む
液晶表示装置の検査方法を提供する。
て、 Ｅ；前記第１ゲート線群に第３パルスを印加する段階
と、 Ｆ；前記第３パルスとは異なる時点で、前記第２ゲート
線群に第４パルスを印加する段階と、 Ｇ；前記第３パルスを印加する段階において、前記第１
及び第３データ線に前記第１信号を印加し、前記第２デ
ータ線に前記第２信号を印加する段階と、 Ｈ；前記第４パルスを印加する段階において、前記第２
データ線に前記第１信号を印加して前記第１及び第３デ
ータ線に前記第２信号を印加する段階と、をさらに含む
液晶表示装置の検査方法を提供する。
【００３５】本願第２０発明は、前記第１９発明におい
て、前記第１パルスと前記第２パルスまたは前記第３パ
ルスと前記第４パルスとは互いに半周期の時間差を有し
て印加される液晶表示装置の検査方法を提供する。
て、前記第１パルスと前記第２パルスまたは前記第３パ
ルスと前記第４パルスとは互いに半周期の時間差を有し
て印加される液晶表示装置の検査方法を提供する。
【００３６】本願第２１発明は、前記第１９発明におい
て、前記第１乃至第４パルスが印加される時点は前記第
１及び第２信号が反転する時点である液晶表示装置の検
査方法を提供する。
て、前記第１乃至第４パルスが印加される時点は前記第
１及び第２信号が反転する時点である液晶表示装置の検
査方法を提供する。
【００３７】例えば、二つのテスト用補助線と三つのテ
スト用補助線とを利用して隣接した二つのゲート線にそ
れぞれパルス信号を印加し、隣接した三つのデータ線の
うち、二つのデータ線には同一極性の信号を印加する。
残りの一つのデータ線には二つのデータ線に印加された
信号の極性と反対極性の信号を印加する。次に、前述と
は異なる組合せで選択された二つのデータ線に同一極性
の信号を印加し、残りの一つのデータ線にはこの信号と
は反対極性の信号を印加する。
スト用補助線とを利用して隣接した二つのゲート線にそ
れぞれパルス信号を印加し、隣接した三つのデータ線の
うち、二つのデータ線には同一極性の信号を印加する。
残りの一つのデータ線には二つのデータ線に印加された
信号の極性と反対極性の信号を印加する。次に、前述と
は異なる組合せで選択された二つのデータ線に同一極性
の信号を印加し、残りの一つのデータ線にはこの信号と
は反対極性の信号を印加する。
【００３８】検査の信頼性を向上させるために、各デー
タ線に印加された信号が隣接したデータ線に転移される
形態で信号の極性及び極性反転時期を転換させた他の検
査モードを適用することも可能である。
タ線に印加された信号が隣接したデータ線に転移される
形態で信号の極性及び極性反転時期を転換させた他の検
査モードを適用することも可能である。
【００３９】このような本発明による液晶表示装置の検
査方法においては、隣接した画素または隣接した配線間
の短絡を検出することができ、表示欠陥の検出力及び信
頼性が向上する。
査方法においては、隣接した画素または隣接した配線間
の短絡を検出することができ、表示欠陥の検出力及び信
頼性が向上する。
【００４０】
【発明の実施の形態】以下、本発明の実施例について図
面に基づいて詳細に説明する。最初に、図５を参照して
本発明の実施例による液晶表示基板及びその製造方法に
ついて概括的に説明する。
面に基づいて詳細に説明する。最初に、図５を参照して
本発明の実施例による液晶表示基板及びその製造方法に
ついて概括的に説明する。
【００４１】図５は本発明の実施例によるショートバー
を有する液晶表示装置用薄膜トランジスタ基板内の配線
を示した概略図であって、静電気防止配線及び基板不良
検査のための配線が除去されていない状態の液晶表示装
置の配線を示している。
を有する液晶表示装置用薄膜トランジスタ基板内の配線
を示した概略図であって、静電気防止配線及び基板不良
検査のための配線が除去されていない状態の液晶表示装
置の配線を示している。
【００４２】横方向にゲート線Ｇ１、Ｇ２、Ｇ３、Ｇ４
…がアルミニウムのような物質で形成されており、ゲー
ト線Ｇ１、Ｇ２、Ｇ３、Ｇ４…の端部にはそれぞれゲー
トパッド１１０、１２０、１３０、１４０…が形成され
ている。また、ゲート線Ｇ１、Ｇ２、Ｇ３、Ｇ４…と絶
縁膜（図示しない）とを間においたデータ線Ｄ１、Ｄ
２、Ｄ３、Ｄ４…がクロム、モリブデンのような物質で
縦方向に形成されており、データ線Ｄ１、Ｄ２、Ｄ３、
Ｄ４…の一側端部にはデータパッド５１０、５２０、５
３０、５４０…が形成されている。
…がアルミニウムのような物質で形成されており、ゲー
ト線Ｇ１、Ｇ２、Ｇ３、Ｇ４…の端部にはそれぞれゲー
トパッド１１０、１２０、１３０、１４０…が形成され
ている。また、ゲート線Ｇ１、Ｇ２、Ｇ３、Ｇ４…と絶
縁膜（図示しない）とを間においたデータ線Ｄ１、Ｄ
２、Ｄ３、Ｄ４…がクロム、モリブデンのような物質で
縦方向に形成されており、データ線Ｄ１、Ｄ２、Ｄ３、
Ｄ４…の一側端部にはデータパッド５１０、５２０、５
３０、５４０…が形成されている。
【００４３】ゲートパッド１１０、１２０、１３０、１
４０…とデータパッド５１０、５２０、５３０、５４０
…との内側の画面表示領域Ａ内には、データ線Ｄ１、Ｄ
２、Ｄ３、Ｄ４…とゲート線Ｇ１、Ｇ２、Ｇ３、Ｇ４…
とが交差して形成される画素領域ＰＸが形成されてい
る。それぞれの画素領域ＰＸには薄膜トランジスタＴＦ
Ｔが形成されている。ＴＦＴは、ゲート線Ｇ１、Ｇ２、
Ｇ３、Ｇ４…から走査信号を受けてデータ線Ｄ１、Ｄ
２、Ｄ３、Ｄ４…からの画像信号をスイッチングする役
割を果す。
４０…とデータパッド５１０、５２０、５３０、５４０
…との内側の画面表示領域Ａ内には、データ線Ｄ１、Ｄ
２、Ｄ３、Ｄ４…とゲート線Ｇ１、Ｇ２、Ｇ３、Ｇ４…
とが交差して形成される画素領域ＰＸが形成されてい
る。それぞれの画素領域ＰＸには薄膜トランジスタＴＦ
Ｔが形成されている。ＴＦＴは、ゲート線Ｇ１、Ｇ２、
Ｇ３、Ｇ４…から走査信号を受けてデータ線Ｄ１、Ｄ
２、Ｄ３、Ｄ４…からの画像信号をスイッチングする役
割を果す。
【００４４】このような配線形成過程において発生する
静電気は、画素領域ＰＸ内の薄膜トランジスタＴＦＴま
たは配線Ｇ１、Ｇ２…；Ｄ１、Ｄ２…）を不良化する
が、これを防止するためのゲート及びデータショートバ
ー２００、４００パターンが次のとおり形成されてい
る。
静電気は、画素領域ＰＸ内の薄膜トランジスタＴＦＴま
たは配線Ｇ１、Ｇ２…；Ｄ１、Ｄ２…）を不良化する
が、これを防止するためのゲート及びデータショートバ
ー２００、４００パターンが次のとおり形成されてい
る。
【００４５】ゲートパッド１１０、１２０、１３０、１
４０…の外側にゲート線と同一の金属で形成されている
縦方向のゲートショートバー２００は、ゲートパッド１
１０、１２０、１３０、１４０…から横方向に延長され
たゲート延長部１０１、１０２、１０３、１０４…と連
結されている。データパッド５１０、５２０、５３０、
５４０…の外側にはデータ線と同一の金属でデータショ
ートバー４００が横方向に形成されており、データパッ
ド５１０、５２０、５３０、５４０…から縦方向に延長
されたデータ延長部５０１、５０２、５０３、５０４…
と連結されている。このゲートショートバー２００とデ
ータショートバー４００とはこれらの間の絶縁膜に開い
た接触孔を通じて互いに連結されている。
４０…の外側にゲート線と同一の金属で形成されている
縦方向のゲートショートバー２００は、ゲートパッド１
１０、１２０、１３０、１４０…から横方向に延長され
たゲート延長部１０１、１０２、１０３、１０４…と連
結されている。データパッド５１０、５２０、５３０、
５４０…の外側にはデータ線と同一の金属でデータショ
ートバー４００が横方向に形成されており、データパッ
ド５１０、５２０、５３０、５４０…から縦方向に延長
されたデータ延長部５０１、５０２、５０３、５０４…
と連結されている。このゲートショートバー２００とデ
ータショートバー４００とはこれらの間の絶縁膜に開い
た接触孔を通じて互いに連結されている。
【００４６】このような構造のショートバー２００、４
００によって基板内に発生する静電気が分散、放電さ
れ、基板のすべての配線工程が完了した以降には切断線
Ｌ１に沿って基板を切断することにより、ゲート及びデ
ータショートバー２００、４００を除去する。
００によって基板内に発生する静電気が分散、放電さ
れ、基板のすべての配線工程が完了した以降には切断線
Ｌ１に沿って基板を切断することにより、ゲート及びデ
ータショートバー２００、４００を除去する。
【００４７】その後、基板の画素表示領域内のアレイ検
査を実施する。この時、ゲート及びデータショートバー
２００、４００内側に形成されている補助ショートバー
４１０、４２０；２１０、２２０、２３０を利用して検
査を行う。これらの補助ショートバー４１０、４２０；
２１０、２２０、２３０の構造は次のとおりである。
査を実施する。この時、ゲート及びデータショートバー
２００、４００内側に形成されている補助ショートバー
４１０、４２０；２１０、２２０、２３０を利用して検
査を行う。これらの補助ショートバー４１０、４２０；
２１０、２２０、２３０の構造は次のとおりである。
【００４８】第１及び第２補助ショートバー４１０、４
２０がゲートショートバー２００とゲートパッド１１
０、１２０、１３０、１４０…との間にデータ線と同一
の金属でゲートショートバー２００と平行に形成されて
おり、データショートバー４００とデータパッド５１
０、５２０、５３０、５４０…との間には第３乃至第５
補助ショートバー２１０、２２０、２３０がゲート線と
同一の金属でデータショートバー４００に平行に形成さ
れている。この時、第１及び第２補助ショートバー４１
０、４２０にはそれぞれ奇数番目ゲート線Ｇ１、Ｇ３…
及び偶数番目ゲート線Ｇ２、Ｇ４…が連結されており、
第３乃至第５補助ショートバー２１０、２２０、２３０
にはそれぞれ（３ｎ−２）番目データ線Ｄ１、Ｄ４…、
（３ｎ−１）番目データ線Ｄ２…及び３ｎ番目データ線
Ｄ３…が連結されている。
２０がゲートショートバー２００とゲートパッド１１
０、１２０、１３０、１４０…との間にデータ線と同一
の金属でゲートショートバー２００と平行に形成されて
おり、データショートバー４００とデータパッド５１
０、５２０、５３０、５４０…との間には第３乃至第５
補助ショートバー２１０、２２０、２３０がゲート線と
同一の金属でデータショートバー４００に平行に形成さ
れている。この時、第１及び第２補助ショートバー４１
０、４２０にはそれぞれ奇数番目ゲート線Ｇ１、Ｇ３…
及び偶数番目ゲート線Ｇ２、Ｇ４…が連結されており、
第３乃至第５補助ショートバー２１０、２２０、２３０
にはそれぞれ（３ｎ−２）番目データ線Ｄ１、Ｄ４…、
（３ｎ−１）番目データ線Ｄ２…及び３ｎ番目データ線
Ｄ３…が連結されている。
【００４９】従って、奇数番目ゲート線Ｇ１、Ｇ３…が
連結されている第１補助ショートバー４１０と偶数番目
ゲート線Ｇ２、Ｇ４…が連結されている第２補助ショー
トバー４２０とにそれぞれ異なる信号を印加し、データ
線Ｄ１、Ｄ２、Ｄ３、Ｄ４…に対しては第３、第４、第
５補助ショートバー２１０、２２０、２３０を利用して
三つのグループに分けてそれぞれＲ、Ｇ、Ｂ信号を印加
して基板内の不良を検査することができる。
連結されている第１補助ショートバー４１０と偶数番目
ゲート線Ｇ２、Ｇ４…が連結されている第２補助ショー
トバー４２０とにそれぞれ異なる信号を印加し、データ
線Ｄ１、Ｄ２、Ｄ３、Ｄ４…に対しては第３、第４、第
５補助ショートバー２１０、２２０、２３０を利用して
三つのグループに分けてそれぞれＲ、Ｇ、Ｂ信号を印加
して基板内の不良を検査することができる。
【００５０】以下、図６乃至図１０を参照してゲートシ
ョートバー２００と第１及び第２補助ショートバー４１
０、４２０、データショートバー４００と第３、第４、
第５補助ショートバー２１０、２２０、２３０の具体的
な構造についてより詳しく説明する。
ョートバー２００と第１及び第２補助ショートバー４１
０、４２０、データショートバー４００と第３、第４、
第５補助ショートバー２１０、２２０、２３０の具体的
な構造についてより詳しく説明する。
【００５１】図６及び図７は図５の鎖線で囲まれたＢ部
分、すなわちゲートショートバー部分の第１及び第２実
施例による拡大図である。図８は図７のVIII−VIII′線
による断面図であって、特にゲートショートバーと補助
ショートバーとの間の連結構造を示した図である。
分、すなわちゲートショートバー部分の第１及び第２実
施例による拡大図である。図８は図７のVIII−VIII′線
による断面図であって、特にゲートショートバーと補助
ショートバーとの間の連結構造を示した図である。
【００５２】基板１上に形成されているゲートパッド１
１０、１２０、１３０…から基板１上に縦方向に形成さ
れているゲートショートバー２００までゲート延長部１
０１、１０２、１０３…が延長されている。ゲート延長
部の上にはゲート絶縁膜１５０が形成されている。ゲー
ト絶縁膜１５０上には、第１及び第２補助ショートバー
４１０、４２０が、ゲートショートバー２００と平行
に、かつゲートパッド１１０、１２０、１３０…とゲー
トショートバー２００との間に形成されている。補助シ
ョートバーの上には保護膜２５０が形成されている。
１０、１２０、１３０…から基板１上に縦方向に形成さ
れているゲートショートバー２００までゲート延長部１
０１、１０２、１０３…が延長されている。ゲート延長
部の上にはゲート絶縁膜１５０が形成されている。ゲー
ト絶縁膜１５０上には、第１及び第２補助ショートバー
４１０、４２０が、ゲートショートバー２００と平行
に、かつゲートパッド１１０、１２０、１３０…とゲー
トショートバー２００との間に形成されている。補助シ
ョートバーの上には保護膜２５０が形成されている。
【００５３】ゲート延長部１０１、１０２、１０３…が
第１補助ショートバー４１０または第２補助ショートバ
ー４２０と重なる部分の上部には画素電極（図示しな
い）と同一の物質で形成された連結パターン３１０、３
２０が形成されている（図８）。この連結パターン３１
０、３２０は、第１補助ショートバー４１０上部の保護
膜２５０に開いた開口部ａとゲート延長部１０１上部の
ゲート絶縁膜１５０及び保護膜２５０に開いた開口部ｂ
とを通じてそれぞれ第１補助ショートバー４１０とゲー
ト延長部１０１とに接触している。また、連結パターン
３１０，３２０は、第２補助ショートバー４２０上部の
保護膜２５０に開いた開口部ｃとゲート延長部１０２上
部のゲート絶縁膜１５０及び保護膜２５０に開いた開口
部ｄとを通じてそれぞれ第２補助ショートバー４２０と
ゲート延長部１０２とに接触している。すなわち、それ
ぞれのゲート延長部１０１、１０２を第１及び第２補助
ショートバー４１０、４２０とそれぞれ電気的に連結さ
せている。
第１補助ショートバー４１０または第２補助ショートバ
ー４２０と重なる部分の上部には画素電極（図示しな
い）と同一の物質で形成された連結パターン３１０、３
２０が形成されている（図８）。この連結パターン３１
０、３２０は、第１補助ショートバー４１０上部の保護
膜２５０に開いた開口部ａとゲート延長部１０１上部の
ゲート絶縁膜１５０及び保護膜２５０に開いた開口部ｂ
とを通じてそれぞれ第１補助ショートバー４１０とゲー
ト延長部１０１とに接触している。また、連結パターン
３１０，３２０は、第２補助ショートバー４２０上部の
保護膜２５０に開いた開口部ｃとゲート延長部１０２上
部のゲート絶縁膜１５０及び保護膜２５０に開いた開口
部ｄとを通じてそれぞれ第２補助ショートバー４２０と
ゲート延長部１０２とに接触している。すなわち、それ
ぞれのゲート延長部１０１、１０２を第１及び第２補助
ショートバー４１０、４２０とそれぞれ電気的に連結さ
せている。
【００５４】前述したように、アレイ検査を実施する以
前に切断線Ｌ１に沿って基板１を切取ることによってゲ
ートショートバー２００を補助ショートバー４１０、４
２０から電気的に分離し、検査が終わった後にはゲート
パッド１１０、１２０、１３０外側に位置した切断線Ｌ
２に沿って基板１を切取ることにより、補助ショートバ
ー４１０、４２０を除去して基板の製造を仕上げる。
前に切断線Ｌ１に沿って基板１を切取ることによってゲ
ートショートバー２００を補助ショートバー４１０、４
２０から電気的に分離し、検査が終わった後にはゲート
パッド１１０、１２０、１３０外側に位置した切断線Ｌ
２に沿って基板１を切取ることにより、補助ショートバ
ー４１０、４２０を除去して基板の製造を仕上げる。
【００５５】図７に示した第２実施例は、アレイ検査以
前に別途にゲートショートバー２００を除去するために
基板を切断する必要がない構造である。第２実施例の場
合、第１及び第２補助ショートバー４１０、４２０とゲ
ート延長部１０１、１０２、１０３…との連結形態は第
１実施例と同様である。ただし、ゲートショートバー２
００と第１補助ショートバー４１０との間の一部ゲート
延長部１０１、１０２、１０３…、ゲート絶縁膜１５０
及び保護膜２５０が除去されることにより、それぞれの
ゲート延長部１０１、１０２、１０３…がゲートショー
トバー２００と互いに分離されている。この時、ゲート
延長部１０１、１０２、１０３…とゲートショートバー
２００とは基板の製造工程のうちの最後に分離される。
これについては後述する。
前に別途にゲートショートバー２００を除去するために
基板を切断する必要がない構造である。第２実施例の場
合、第１及び第２補助ショートバー４１０、４２０とゲ
ート延長部１０１、１０２、１０３…との連結形態は第
１実施例と同様である。ただし、ゲートショートバー２
００と第１補助ショートバー４１０との間の一部ゲート
延長部１０１、１０２、１０３…、ゲート絶縁膜１５０
及び保護膜２５０が除去されることにより、それぞれの
ゲート延長部１０１、１０２、１０３…がゲートショー
トバー２００と互いに分離されている。この時、ゲート
延長部１０１、１０２、１０３…とゲートショートバー
２００とは基板の製造工程のうちの最後に分離される。
これについては後述する。
【００５６】このように、第２実施例においてはゲート
ショートバー２００と補助ショートバー４１０、４２０
とが互いに分離されているので、アレイ検査以前に基板
１を切断する過程を要しない。
ショートバー２００と補助ショートバー４１０、４２０
とが互いに分離されているので、アレイ検査以前に基板
１を切断する過程を要しない。
【００５７】その代わりに、検査が終わると、前述した
実施例と同様に切断線Ｌ２に沿って基板１を切断するこ
とによってショートバー２００及び補助ショートバー４
１０、４２０を同時に除去する。
実施例と同様に切断線Ｌ２に沿って基板１を切断するこ
とによってショートバー２００及び補助ショートバー４
１０、４２０を同時に除去する。
【００５８】図９は図５の鎖線で囲まれたＣ部分、すな
わちデータショートバー部分の拡大図である。図１０は
図９のＸ−Ｘ′線による断面図であって、データショー
トバーと第３、第４、第５補助ショートバーとの連結形
態を示した図である。
わちデータショートバー部分の拡大図である。図１０は
図９のＸ−Ｘ′線による断面図であって、データショー
トバーと第３、第４、第５補助ショートバーとの連結形
態を示した図である。
【００５９】図９及び図１０に示したように、ゲート配
線と同一の金属で第３、第４、第５補助ショートバー２
１０、２２０、２３０が基板１上の図中横方向に形成さ
れている。補助ショートバーの上にゲート絶縁膜１５０
が積層されている。ゲート絶縁膜１５０上にデータ線Ｄ
１、Ｄ２、Ｄ３、Ｄ４…、データパッド５１０、５２
０、５３０、５４０…、データ延長部５０１、５０２、
５０３、５０４…及びデータ延長部と連結されているデ
ータショートバー４００などのデータ配線５５が形成さ
れている。その上には保護膜２５０が形成されている。
線と同一の金属で第３、第４、第５補助ショートバー２
１０、２２０、２３０が基板１上の図中横方向に形成さ
れている。補助ショートバーの上にゲート絶縁膜１５０
が積層されている。ゲート絶縁膜１５０上にデータ線Ｄ
１、Ｄ２、Ｄ３、Ｄ４…、データパッド５１０、５２
０、５３０、５４０…、データ延長部５０１、５０２、
５０３、５０４…及びデータ延長部と連結されているデ
ータショートバー４００などのデータ配線５５が形成さ
れている。その上には保護膜２５０が形成されている。
【００６０】図１０に示すように、開口部ｆ、ｈ、ｊ
は、データ延長部５０１、５０２、５０３…の上部の保
護膜２５０にそれぞれ形成されている。開口部ｇ、ｉ、
ｋは、第３、第４、第５補助ショートバー２１０、２２
０、２３０…の上部のゲート絶縁膜１５０及び保護膜２
５０にそれぞれ形成されている。保護膜２５０上に形成
されている連結パターン３０１、３０２、３０３は、開
口部ｆ、ｈ、ｊ及びｇ、ｉ、ｋを通じ、それぞれデータ
延長部５０１、５０２、５０３…及び第３、第４、第５
補助ショートバー２１０、２２０、２３０と連結されて
いる。
は、データ延長部５０１、５０２、５０３…の上部の保
護膜２５０にそれぞれ形成されている。開口部ｇ、ｉ、
ｋは、第３、第４、第５補助ショートバー２１０、２２
０、２３０…の上部のゲート絶縁膜１５０及び保護膜２
５０にそれぞれ形成されている。保護膜２５０上に形成
されている連結パターン３０１、３０２、３０３は、開
口部ｆ、ｈ、ｊ及びｇ、ｉ、ｋを通じ、それぞれデータ
延長部５０１、５０２、５０３…及び第３、第４、第５
補助ショートバー２１０、２２０、２３０と連結されて
いる。
【００６１】また、ゲートショートバー２００の場合と
同様に、データショートバー４００内側にデータ延長部
５０１、５０２、５０３…及び保護膜２５０の一部が開
いた開口部１が形成されていて、データ延長部５０１、
５０２、５０３、５０４…がデータショートバー４００
と分離され得るが、この場合にはアレイ検査のためのデ
ータショートバー４００を分離する基板切断工程を要し
ない。
同様に、データショートバー４００内側にデータ延長部
５０１、５０２、５０３…及び保護膜２５０の一部が開
いた開口部１が形成されていて、データ延長部５０１、
５０２、５０３、５０４…がデータショートバー４００
と分離され得るが、この場合にはアレイ検査のためのデ
ータショートバー４００を分離する基板切断工程を要し
ない。
【００６２】このように、三つの補助ショートバー２１
０、２２０、２３０にデータ線Ｄ１、Ｄ２、Ｄ３…と連
結されるデータ延長部５０１、５０２、５０３…がそれ
ぞれ交互に連結されているので、薄膜トランジスタ基板
の画素欠陥及び短絡不良を検査するために第３、第４、
第５補助ショートバー２１０、２２０、２３０にそれぞ
れ異なる信号を印加し得る。
０、２２０、２３０にデータ線Ｄ１、Ｄ２、Ｄ３…と連
結されるデータ延長部５０１、５０２、５０３…がそれ
ぞれ交互に連結されているので、薄膜トランジスタ基板
の画素欠陥及び短絡不良を検査するために第３、第４、
第５補助ショートバー２１０、２２０、２３０にそれぞ
れ異なる信号を印加し得る。
【００６３】二つ以上のデータ線、例えば図５に示すよ
うに二つのデータ線Ｄ３、Ｄ４が短絡した場合（Ｓ
３）、各データ線Ｄ３、Ｄ４にそれぞれ異なる電圧を印
加すると、二つのデータ線Ｄ３、Ｄ４に連結された画素
は他の画素と明るさが異なるため、短絡を容易に見出せ
る。
うに二つのデータ線Ｄ３、Ｄ４が短絡した場合（Ｓ
３）、各データ線Ｄ３、Ｄ４にそれぞれ異なる電圧を印
加すると、二つのデータ線Ｄ３、Ｄ４に連結された画素
は他の画素と明るさが異なるため、短絡を容易に見出せ
る。
【００６４】この実施例においては三つの分離された補
助ショートバー２１０、２２０、２３０を有している
が、二つに形成したり三つ以上の補助ショートバーを形
成することも可能である。
助ショートバー２１０、２２０、２３０を有している
が、二つに形成したり三つ以上の補助ショートバーを形
成することも可能である。
【００６５】以下、図５、図１１乃至図１６、図１７乃
至図２２を参照して本発明の実施例によるショートバー
構造を有する液晶表示装置の製造方法について説明す
る。図１１乃至図１６は図７のVIII−VIII′線による断
面図であって工程順に従って示されている。図１７乃至
図２２は図９のＸ−Ｘ′線による断面図であって工程順
に従って示されている。
至図２２を参照して本発明の実施例によるショートバー
構造を有する液晶表示装置の製造方法について説明す
る。図１１乃至図１６は図７のVIII−VIII′線による断
面図であって工程順に従って示されている。図１７乃至
図２２は図９のＸ−Ｘ′線による断面図であって工程順
に従って示されている。
【００６６】図１１及び図１７に示したように、透明な
絶縁基板１上にゲート配線のための金属層５０を形成
し、ゲート線Ｇ１、Ｇ２、Ｇ３、Ｇ４…、ゲートパッド
１１０、１２０、１３０…、ゲートショートバー２０
０、ゲート延長部１０１、１０２、１０３…及び補助シ
ョートバー２１０、２２０、２３０を含むゲート配線５
０をパターニングする。その後、ゲート絶縁膜１５０、
非晶質シリコン膜（図示しない）及びｎ+非晶質シリコ
ン膜（図示しない）を連続に積層して上部の二つの層を
写真エッチングし、画素ＰＸ内にパターンを形成する。
絶縁基板１上にゲート配線のための金属層５０を形成
し、ゲート線Ｇ１、Ｇ２、Ｇ３、Ｇ４…、ゲートパッド
１１０、１２０、１３０…、ゲートショートバー２０
０、ゲート延長部１０１、１０２、１０３…及び補助シ
ョートバー２１０、２２０、２３０を含むゲート配線５
０をパターニングする。その後、ゲート絶縁膜１５０、
非晶質シリコン膜（図示しない）及びｎ+非晶質シリコ
ン膜（図示しない）を連続に積層して上部の二つの層を
写真エッチングし、画素ＰＸ内にパターンを形成する。
【００６７】次に、図１２及び図１８に示したように、
データ配線のための金属層５５を形成してデータ線Ｄ
１、Ｄ２、Ｄ３、Ｄ４…及びソース−ドレイン電極（図
示しない）、データパッド５１０、５２０、５３０…、
データショートバー４００、データ延長部５０１、５０
２、５０３、５０４…及び補助ショートバー４１０、４
２０を含むデータ配線５５をパターニングする。次いで
データ配線５５をマスクにしてｎ+非晶質シリコン膜を
エッチングする。
データ配線のための金属層５５を形成してデータ線Ｄ
１、Ｄ２、Ｄ３、Ｄ４…及びソース−ドレイン電極（図
示しない）、データパッド５１０、５２０、５３０…、
データショートバー４００、データ延長部５０１、５０
２、５０３、５０４…及び補助ショートバー４１０、４
２０を含むデータ配線５５をパターニングする。次いで
データ配線５５をマスクにしてｎ+非晶質シリコン膜を
エッチングする。
【００６８】図１３及び図１４、図１９及び図２０で示
したように、その上に保護膜２５０を積層した後、ゲー
ト絶縁膜１５０と共にエッチングしてゲートパッド１１
０、１２０…、データパッド５１０、５２０、５３０…
を露出する開口部ｅ；ｌ並びに各補助ショートバー４１
０、４２０；２１０、２２０、２３０、ゲート及びデー
タ延長部１０１、１０２…；５０１、５０２、５０３…
を露出する開口部ａ、ｂ、ｃ、ｄ、ｅ、ｆ、ｇ、ｈ、
ｉ、ｊ、ｋを形成する。
したように、その上に保護膜２５０を積層した後、ゲー
ト絶縁膜１５０と共にエッチングしてゲートパッド１１
０、１２０…、データパッド５１０、５２０、５３０…
を露出する開口部ｅ；ｌ並びに各補助ショートバー４１
０、４２０；２１０、２２０、２３０、ゲート及びデー
タ延長部１０１、１０２…；５０１、５０２、５０３…
を露出する開口部ａ、ｂ、ｃ、ｄ、ｅ、ｆ、ｇ、ｈ、
ｉ、ｊ、ｋを形成する。
【００６９】その後、図１５及び図２１に示すように、
ＩＴＯ物質を積層してエッチングし、画素領域ＰＸ内に
画素電極（図示しない）を形成する。この過程で、ＩＴ
Ｏ連結パターン３１０、３２０、３０１、３０２、３０
３も形成する。ＩＴＯ連結パターン３１０、３２０は、
開口部ａ、ｂ、ｃ、ｄを通じ、補助ショートバー４１
０、４２０及びゲート延長部１０１、１０２…とそれぞ
れ連結される。他の連結パターン３０１、３０２、３０
３は、開口部ｆ、ｇ、ｈ、ｉ、ｊ、ｋを通じ、残りの補
助ショートバー２１０、２２０、２３０及び三つのデー
タ延長部５０１、５０４、５０２…と交互に連結される
ようにする。
ＩＴＯ物質を積層してエッチングし、画素領域ＰＸ内に
画素電極（図示しない）を形成する。この過程で、ＩＴ
Ｏ連結パターン３１０、３２０、３０１、３０２、３０
３も形成する。ＩＴＯ連結パターン３１０、３２０は、
開口部ａ、ｂ、ｃ、ｄを通じ、補助ショートバー４１
０、４２０及びゲート延長部１０１、１０２…とそれぞ
れ連結される。他の連結パターン３０１、３０２、３０
３は、開口部ｆ、ｇ、ｈ、ｉ、ｊ、ｋを通じ、残りの補
助ショートバー２１０、２２０、２３０及び三つのデー
タ延長部５０１、５０４、５０２…と交互に連結される
ようにする。
【００７０】最後に、図１６に示すように、ゲートショ
ートバー２００とゲート延長部１０１、１０２、１０３
…とを補助ショートバー４１０とゲートショートバー２
００との間で分離する。また図２２に示すように、デー
タショートバー４００とデータ延長部５０１、５０２、
５０３…とを補助ショートバー２１０とデータショート
バー４００との間で分離する。
ートバー２００とゲート延長部１０１、１０２、１０３
…とを補助ショートバー４１０とゲートショートバー２
００との間で分離する。また図２２に示すように、デー
タショートバー４００とデータ延長部５０１、５０２、
５０３…とを補助ショートバー２１０とデータショート
バー４００との間で分離する。
【００７１】このような分離過程は次のとおり行われ
る。保護膜２５０のエッチング段階で補助ショートバー
４１０とゲートショートバー２００との間に位置したゲ
ート延長部１０１、１０２、１０３…と、補助ショート
バー２１０とデータショートバー４００との間に位置し
たデータ延長部５０１、５０２、５０３…とを露出させ
る。次に、連結パターン３０１、３０２、３０３；３１
０、３２０を形成する段階以降に露出しているゲート延
長部１０１、１０２、１０３…とデータ延長部５０１、
５０２、５０３…とをエッチングして除去することによ
ってなされる。もちろん、連結パターン３０１、３０
２、３０３；３１０、３２０を形成した後、基板のアレ
イ検査を実施する前に、切断線Ｌ１に沿ってゲートショ
ートバー２００及びデータショートバー４００を切断し
て分離することも可能である。
る。保護膜２５０のエッチング段階で補助ショートバー
４１０とゲートショートバー２００との間に位置したゲ
ート延長部１０１、１０２、１０３…と、補助ショート
バー２１０とデータショートバー４００との間に位置し
たデータ延長部５０１、５０２、５０３…とを露出させ
る。次に、連結パターン３０１、３０２、３０３；３１
０、３２０を形成する段階以降に露出しているゲート延
長部１０１、１０２、１０３…とデータ延長部５０１、
５０２、５０３…とをエッチングして除去することによ
ってなされる。もちろん、連結パターン３０１、３０
２、３０３；３１０、３２０を形成した後、基板のアレ
イ検査を実施する前に、切断線Ｌ１に沿ってゲートショ
ートバー２００及びデータショートバー４００を切断し
て分離することも可能である。
【００７２】以上説明したように、隣接したゲート線が
それぞれ異なる二つの補助ショートバーに分けられて連
結されており、隣接した連続的な三つのデータ線がそれ
ぞれ異なる三つの補助ショートバーに分けられて連結さ
れている２Ｇ３Ｄ構造を利用して、液晶表示基板の表示
品質を検査することができる。
それぞれ異なる二つの補助ショートバーに分けられて連
結されており、隣接した連続的な三つのデータ線がそれ
ぞれ異なる三つの補助ショートバーに分けられて連結さ
れている２Ｇ３Ｄ構造を利用して、液晶表示基板の表示
品質を検査することができる。
【００７３】以下、図２３を参照して検査を実施するた
めのそれぞれの補助ショートバーとデータ線及びゲート
線の連結構造についてさらに説明する。図２３に示すよ
うに、複数のゲート線Ｇ１、Ｇ２、Ｇ３、Ｇ４、Ｇ５、
Ｇ６…と、複数のデータ線Ｄ１、Ｄ２、Ｄ３、Ｄ４、Ｄ
５、Ｄ６…とがそれぞれ交差して、行方向及び列方向に
配列される複数の画素ＰＸが形成されている。
めのそれぞれの補助ショートバーとデータ線及びゲート
線の連結構造についてさらに説明する。図２３に示すよ
うに、複数のゲート線Ｇ１、Ｇ２、Ｇ３、Ｇ４、Ｇ５、
Ｇ６…と、複数のデータ線Ｄ１、Ｄ２、Ｄ３、Ｄ４、Ｄ
５、Ｄ６…とがそれぞれ交差して、行方向及び列方向に
配列される複数の画素ＰＸが形成されている。
【００７４】奇数番目のゲート線Ｇ１、Ｇ３、Ｇ５…
と、偶数番目のゲート線Ｇ２、Ｇ４、Ｇ６…とが、それ
ぞれ別個の第１及び第２補助ショートバー４１０、４２
０に連結されていて、偶数番目及び奇数番目画素行にそ
れぞれ異なる信号を印加することが可能である。
と、偶数番目のゲート線Ｇ２、Ｇ４、Ｇ６…とが、それ
ぞれ別個の第１及び第２補助ショートバー４１０、４２
０に連結されていて、偶数番目及び奇数番目画素行にそ
れぞれ異なる信号を印加することが可能である。
【００７５】連続的に隣接した三つのデータ線、すなわ
ち（３ｎ−２）番目データ線Ｄ１、Ｄ４…と、（３ｎ−
１）番目データ線Ｄ２、Ｄ５…と、３ｎ番目データ線Ｄ
３、Ｄ６…とは、それぞれ連続的に配列されている三つ
のＲ、Ｇ、Ｂ画素列にそれぞれ連結されている。また、
第３乃至第５補助ショートバー２１０、２２０、２３０
にそれぞれ結ばれているため、これらの補助ショートバ
ー２１０、２２０、２３０を通じて隣接した三つの画素
列にそれぞれ異なる信号を印加し得る。
ち（３ｎ−２）番目データ線Ｄ１、Ｄ４…と、（３ｎ−
１）番目データ線Ｄ２、Ｄ５…と、３ｎ番目データ線Ｄ
３、Ｄ６…とは、それぞれ連続的に配列されている三つ
のＲ、Ｇ、Ｂ画素列にそれぞれ連結されている。また、
第３乃至第５補助ショートバー２１０、２２０、２３０
にそれぞれ結ばれているため、これらの補助ショートバ
ー２１０、２２０、２３０を通じて隣接した三つの画素
列にそれぞれ異なる信号を印加し得る。
【００７６】それぞれの補助ショートバー４１０、４２
０；２１０、２２０、２３０の端部には検査信号を印加
するための検査パッド４、５；６、７、８が形成されて
いる。
０；２１０、２２０、２３０の端部には検査信号を印加
するための検査パッド４、５；６、７、８が形成されて
いる。
【００７７】以下、図２３、図２４、図２５乃至図２７
を参照して第１実施例による表示検査方法について説明
する。図２４はそれぞれの補助ショートバーを通じてゲ
ート線とデータ線とに印加される信号の波形図である。
図２５乃至図２７は、異なる信号が印加されたそれぞれ
のモードｍｏｄｅ１、ｍｏｄｅ２、ｍｏｄｅ３における
Ｒ、Ｇ、Ｂ画素の信号極性を示した図である。
を参照して第１実施例による表示検査方法について説明
する。図２４はそれぞれの補助ショートバーを通じてゲ
ート線とデータ線とに印加される信号の波形図である。
図２５乃至図２７は、異なる信号が印加されたそれぞれ
のモードｍｏｄｅ１、ｍｏｄｅ２、ｍｏｄｅ３における
Ｒ、Ｇ、Ｂ画素の信号極性を示した図である。
【００７８】すなわち、第１乃至第５補助ショートバー
４１０、４２０；２１０、２２０、２３０を通じて奇数
番目ゲート線とＧ１、Ｇ３…、偶数番目ゲート線Ｇ２、
Ｇ４…、（３ｎ−２）番目データ線Ｄ１、Ｄ４…、（３
ｎ−１）番目データ線Ｄ２、Ｄ５…及び３ｎ番目データ
線Ｄ３、Ｄ６…にそれぞれＧodd、Ｇeven、ＤR、ＤG、
ＤB信号電圧を印加する。
４１０、４２０；２１０、２２０、２３０を通じて奇数
番目ゲート線とＧ１、Ｇ３…、偶数番目ゲート線Ｇ２、
Ｇ４…、（３ｎ−２）番目データ線Ｄ１、Ｄ４…、（３
ｎ−１）番目データ線Ｄ２、Ｄ５…及び３ｎ番目データ
線Ｄ３、Ｄ６…にそれぞれＧodd、Ｇeven、ＤR、ＤG、
ＤB信号電圧を印加する。
【００７９】以下、各信号電圧についてより詳しく説明
する。第１及び第２補助ショートバー４１０、４２０を
通じて奇数番目ゲート線及び偶数番目ゲート線に図２４
に示す信号電圧Ｇodd、Ｇevenをそれぞれ印加する。そ
れぞれの信号電圧Ｇodd、Ｇevenは奇数行及び偶数行画
素の薄膜トランジスタをオンするためのパルスを含んで
いる。パルスが一回印加された以降に次のパルスが印加
されるまでを一周期とする時、偶数番目ゲート線に印加
される信号電圧Ｇevenは奇数番目ゲート線に印加される
信号電圧Ｇoddと半周期程度の時間差を有する。これに
より、奇数番目画素行の画素の薄膜トランジスタは奇数
番目画素行とは半周期の時間差をもって導通する。
する。第１及び第２補助ショートバー４１０、４２０を
通じて奇数番目ゲート線及び偶数番目ゲート線に図２４
に示す信号電圧Ｇodd、Ｇevenをそれぞれ印加する。そ
れぞれの信号電圧Ｇodd、Ｇevenは奇数行及び偶数行画
素の薄膜トランジスタをオンするためのパルスを含んで
いる。パルスが一回印加された以降に次のパルスが印加
されるまでを一周期とする時、偶数番目ゲート線に印加
される信号電圧Ｇevenは奇数番目ゲート線に印加される
信号電圧Ｇoddと半周期程度の時間差を有する。これに
より、奇数番目画素行の画素の薄膜トランジスタは奇数
番目画素行とは半周期の時間差をもって導通する。
【００８０】一方、Ｒ、Ｇ、Ｂ画素列に印加される信号
電圧ＤR、ＤG、ＤBは、一周期毎に一回ずつ極性が反転
し、反転時期は奇数番目または偶数番目ゲート線に印加
されるパルスが立ち上がる時点である。さらに説明する
と、Ｒ、Ｇ、Ｂ画素列のうちの二つの画素列に印加され
る信号電圧は反転時期が同一であり、極性は互いに反対
である。例えば、図２４には、二つの画素列に印加され
る信号電圧は偶数番目ゲート線にパルスが印加される時
点で信号の極性が反転し、その極性は互いに反対であ
る。また、残りの一つの画素列に印加される検査信号
は、奇数番目ゲート線にパルスが印加される時点で信号
の極性が反転する。
電圧ＤR、ＤG、ＤBは、一周期毎に一回ずつ極性が反転
し、反転時期は奇数番目または偶数番目ゲート線に印加
されるパルスが立ち上がる時点である。さらに説明する
と、Ｒ、Ｇ、Ｂ画素列のうちの二つの画素列に印加され
る信号電圧は反転時期が同一であり、極性は互いに反対
である。例えば、図２４には、二つの画素列に印加され
る信号電圧は偶数番目ゲート線にパルスが印加される時
点で信号の極性が反転し、その極性は互いに反対であ
る。また、残りの一つの画素列に印加される検査信号
は、奇数番目ゲート線にパルスが印加される時点で信号
の極性が反転する。
【００８１】図２４にこのような条件を満足する三つの
モードの信号をそれぞれ示した。まず、第１モードｍｏ
ｄｅ１においては、Ｒ画素列に印加される検査信号ＤR
及びＧ画素列に印加される検査信号ＤGが互いに反対極
性を有しており、偶数番目ゲート線にパルスが印加され
る際に反転する。Ｂ画素列に印加される検査信号Ｄ
Bは、奇数番目ゲート線にパルスが印加される際に反転
する。第１周期１Ｆを始める時の検査信号ＤR、ＤG及び
ＤBの極性はそれぞれ（＋）、（−）及び（−）であ
る。
モードの信号をそれぞれ示した。まず、第１モードｍｏ
ｄｅ１においては、Ｒ画素列に印加される検査信号ＤR
及びＧ画素列に印加される検査信号ＤGが互いに反対極
性を有しており、偶数番目ゲート線にパルスが印加され
る際に反転する。Ｂ画素列に印加される検査信号Ｄ
Bは、奇数番目ゲート線にパルスが印加される際に反転
する。第１周期１Ｆを始める時の検査信号ＤR、ＤG及び
ＤBの極性はそれぞれ（＋）、（−）及び（−）であ
る。
【００８２】次に、第２モードｍｏｄｅ２において、
Ｒ、Ｇ、Ｂ画素列に印加される検査信号ＤR、ＤG、ＤB
は、それぞれ第１モードｍｏｄｅ１におけるＢ、Ｒ、Ｇ
画素に印加される検査信号ＤB、ＤR、ＤGと同一であ
る。
Ｒ、Ｇ、Ｂ画素列に印加される検査信号ＤR、ＤG、ＤB
は、それぞれ第１モードｍｏｄｅ１におけるＢ、Ｒ、Ｇ
画素に印加される検査信号ＤB、ＤR、ＤGと同一であ
る。
【００８３】また、第３モードｍｏｄｅ３において、
Ｒ、Ｇ、Ｂ画素列に印加される検査信号ＤR、ＤG、ＤB
は、それぞれ第１モードｍｏｄｅ１におけるＧ、Ｂ、Ｒ
画素に印加される検査信号と同一である。
Ｒ、Ｇ、Ｂ画素列に印加される検査信号ＤR、ＤG、ＤB
は、それぞれ第１モードｍｏｄｅ１におけるＧ、Ｂ、Ｒ
画素に印加される検査信号と同一である。
【００８４】以下、このような信号が各画素に印加され
る時、各画素の極性について説明する。まず、奇数番目
ゲート線にパルスが印加されると、図中奇数番目行の画
素の薄膜トランジスタがオンになり、各データ線に沿っ
て流れる検査信号が薄膜トランジスタを通じて前記の画
素に印加される。次に、前記の薄膜トランジスタがオフ
になり、図中偶数番目ゲート線にパルスが印加される
と、同様の過程を経て検査信号が図中偶数番目行の画素
に印加される。
る時、各画素の極性について説明する。まず、奇数番目
ゲート線にパルスが印加されると、図中奇数番目行の画
素の薄膜トランジスタがオンになり、各データ線に沿っ
て流れる検査信号が薄膜トランジスタを通じて前記の画
素に印加される。次に、前記の薄膜トランジスタがオフ
になり、図中偶数番目ゲート線にパルスが印加される
と、同様の過程を経て検査信号が図中偶数番目行の画素
に印加される。
【００８５】従って、第１乃至第３モードにおける一番
目周期１Ｆの間の各画素の極性は、図２５乃至図２７に
示したとおりであり、二番目周期２Ｆの間は極性がこれ
とは反対になる。
目周期１Ｆの間の各画素の極性は、図２５乃至図２７に
示したとおりであり、二番目周期２Ｆの間は極性がこれ
とは反対になる。
【００８６】まず、図２５に示したように、第１モード
ｍｏｄｅ１において、Ｒ及びＧ画素列の画素はそれぞれ
（＋）、（−）極性の信号が列に沿って交互に現われる
が、Ｂ画素列のすべての画素は（−）極性を現す。ま
た、行に沿ってみる時、奇数番目行のＧ及びＢ画素は同
一極性を現し、Ｒ画素はこれとは反対極性であるが、偶
数番目行においてはＢとＲ画素が同一極性でありＧ画素
はこれと反対極性である。
ｍｏｄｅ１において、Ｒ及びＧ画素列の画素はそれぞれ
（＋）、（−）極性の信号が列に沿って交互に現われる
が、Ｂ画素列のすべての画素は（−）極性を現す。ま
た、行に沿ってみる時、奇数番目行のＧ及びＢ画素は同
一極性を現し、Ｒ画素はこれとは反対極性であるが、偶
数番目行においてはＢとＲ画素が同一極性でありＧ画素
はこれと反対極性である。
【００８７】次に、図２６に示したように、第２モード
ｍｏｄｅ２においては、Ｇ及びＢ画素列の画素はそれぞ
れ（＋）、（−）極性の信号が列に沿って交互に現れる
が、Ｒ画素列のすべての画素は（−）極性を現す。ま
た、行に沿ってみる時、奇数番目行のＢ及びＲ画素は同
一極性を現し、Ｇ画素はこれとは反対極性であるが、偶
数番目行においてはＲとＧ画素が同一極性でありＢ画素
はこれと反対極性である。
ｍｏｄｅ２においては、Ｇ及びＢ画素列の画素はそれぞ
れ（＋）、（−）極性の信号が列に沿って交互に現れる
が、Ｒ画素列のすべての画素は（−）極性を現す。ま
た、行に沿ってみる時、奇数番目行のＢ及びＲ画素は同
一極性を現し、Ｇ画素はこれとは反対極性であるが、偶
数番目行においてはＲとＧ画素が同一極性でありＢ画素
はこれと反対極性である。
【００８８】また、図２７に示したように、第３モード
ｍｏｄｅ３においては、Ｒ及びＢ画素列の画素はそれぞ
れ（＋）、（−）極性の信号が列に沿って交互に現れる
が、Ｇ画素列のすべての画素は（−）極性を現す。ま
た、行に沿ってみる時、奇数番目行のＲ及びＧ画素は同
一極性を現し、Ｂ画素はこれとは反対極性であるが、偶
数番目行においてはＧとＢ画素が同一極性でありＲ画素
はこれと反対極性である。
ｍｏｄｅ３においては、Ｒ及びＢ画素列の画素はそれぞ
れ（＋）、（−）極性の信号が列に沿って交互に現れる
が、Ｇ画素列のすべての画素は（−）極性を現す。ま
た、行に沿ってみる時、奇数番目行のＲ及びＧ画素は同
一極性を現し、Ｂ画素はこれとは反対極性であるが、偶
数番目行においてはＧとＢ画素が同一極性でありＲ画素
はこれと反対極性である。
【００８９】まず、三つのモードのうちの一つだけを適
用しても隣接した二つのゲート線またはデータ線の短絡
を検出することが可能である。互いに異なる極性の信号
が印加される隣接した画素間に短絡が発生する場合、二
つの画素に印加される電圧の平均値に該当する同一電圧
が二つの画素に印加される。その結果、短絡が発生した
隣接画素で同一階調の表示が行われるため、短絡欠陥を
判別することができる。また、隣接した配線間の短絡が
発生した場合、配線が連結された行または列のすべての
画素に同一信号が印加されるので、配線間の短絡が発生
したことがわかる。
用しても隣接した二つのゲート線またはデータ線の短絡
を検出することが可能である。互いに異なる極性の信号
が印加される隣接した画素間に短絡が発生する場合、二
つの画素に印加される電圧の平均値に該当する同一電圧
が二つの画素に印加される。その結果、短絡が発生した
隣接画素で同一階調の表示が行われるため、短絡欠陥を
判別することができる。また、隣接した配線間の短絡が
発生した場合、配線が連結された行または列のすべての
画素に同一信号が印加されるので、配線間の短絡が発生
したことがわかる。
【００９０】しかし、同一の検査信号が印加される隣接
画素間における短絡は検出できず、正確な短絡の位置を
検出するのが難しい。このような問題点を解決するため
に、三つのモードのいずれかの二つのモードを適用して
検査すると、行方向または列方向に隣接した画素間に少
なくとも一回は異なる極性の信号が印加されるので、隣
接した画素間の短絡のような画素欠陥を容易に検出する
ことができ、欠陥が発生した位置をより容易に検出する
ことができる。
画素間における短絡は検出できず、正確な短絡の位置を
検出するのが難しい。このような問題点を解決するため
に、三つのモードのいずれかの二つのモードを適用して
検査すると、行方向または列方向に隣接した画素間に少
なくとも一回は異なる極性の信号が印加されるので、隣
接した画素間の短絡のような画素欠陥を容易に検出する
ことができ、欠陥が発生した位置をより容易に検出する
ことができる。
【００９１】また、このような第１実施例による不良検
査のための信号の印加方法においては、それぞれの補助
ショートバー２１０、２２０、２３０に印加される信
号、ＤR、ＤG、ＤBの極性が一周期の間維持されるの
で、比較的に画素の揺らぎが少なくて画面の均一性検査
に効果的である。
査のための信号の印加方法においては、それぞれの補助
ショートバー２１０、２２０、２３０に印加される信
号、ＤR、ＤG、ＤBの極性が一周期の間維持されるの
で、比較的に画素の揺らぎが少なくて画面の均一性検査
に効果的である。
【００９２】以下、第２実施例による表示検査方法につ
いて図２８、図２９及び図３０を参照して説明する。図
２８はゲート及びデータ線に印加される検査信号の波形
図である。図２９及び図３０は、データ線に適用された
それぞれの信号モードによるＲ、Ｇ、Ｂ画素の極性を示
した図である。
いて図２８、図２９及び図３０を参照して説明する。図
２８はゲート及びデータ線に印加される検査信号の波形
図である。図２９及び図３０は、データ線に適用された
それぞれの信号モードによるＲ、Ｇ、Ｂ画素の極性を示
した図である。
【００９３】第１及び第２補助ショートバー４１０、４
２０と第３乃至第５補助ショートバー２１０、２２０、
２３０を通じ、奇数番目及び偶数番目ゲート線及び（３
ｎ−２）、（３ｎ−１）及び３ｎ番目データ線に対し、
図２８に示す信号電圧Ｇodd、Ｇeven、ＤR、ＤG、ＤBを
それぞれ印加する。
２０と第３乃至第５補助ショートバー２１０、２２０、
２３０を通じ、奇数番目及び偶数番目ゲート線及び（３
ｎ−２）、（３ｎ−１）及び３ｎ番目データ線に対し、
図２８に示す信号電圧Ｇodd、Ｇeven、ＤR、ＤG、ＤBを
それぞれ印加する。
【００９４】前述した第１実施例と同様に、パルスが一
回印加された以降に次のパルスが印加されるまでを一周
期と定義すると、偶数番目ゲート線に印加される電圧Ｇ
evenは、奇数番目ゲート線に印加される信号電圧Ｇodd
と約半周期の位相差を有する。ゆえに、奇数番目行の画
素の薄膜トランジスタは、偶数番目行の画素の薄膜トラ
ンジスタと約半周期の位相差で導通する。
回印加された以降に次のパルスが印加されるまでを一周
期と定義すると、偶数番目ゲート線に印加される電圧Ｇ
evenは、奇数番目ゲート線に印加される信号電圧Ｇodd
と約半周期の位相差を有する。ゆえに、奇数番目行の画
素の薄膜トランジスタは、偶数番目行の画素の薄膜トラ
ンジスタと約半周期の位相差で導通する。
【００９５】一方、Ｒ、Ｇ、Ｂ画素列に印加されるそれ
ぞれの検査信号電圧ＤR、ＤG、ＤBは、一周期内でパル
ス幅と同一の周期で極性が多数回反転するが、奇数番目
ゲート線にパルスが印加される時点及び偶数番目ゲート
線にパルスが印加される時点で検査信号もそれぞれ一回
反転し、奇数番目ゲート線にパルスが印加される時点に
おける検査信号の極性は偶数番目ゲート線にパルスが印
加される時点における検査信号の極性と反対である。
Ｒ、Ｇ、Ｂ画素列のうちの二つの画素列には同一信号が
印加され、残りの一つの画素列には二つの画素列に印加
される信号とは反対極性の信号が印加される。
ぞれの検査信号電圧ＤR、ＤG、ＤBは、一周期内でパル
ス幅と同一の周期で極性が多数回反転するが、奇数番目
ゲート線にパルスが印加される時点及び偶数番目ゲート
線にパルスが印加される時点で検査信号もそれぞれ一回
反転し、奇数番目ゲート線にパルスが印加される時点に
おける検査信号の極性は偶数番目ゲート線にパルスが印
加される時点における検査信号の極性と反対である。
Ｒ、Ｇ、Ｂ画素列のうちの二つの画素列には同一信号が
印加され、残りの一つの画素列には二つの画素列に印加
される信号とは反対極性の信号が印加される。
【００９６】このような条件を満足する二つのモードの
信号を図２８に示した。まず、第４モードｍｏｄｅ４に
おいてはＲ画素列とＢ画素列には同一極性及び同一反転
周期を有する同一検査信号ＤR、ＤBを印加し、残りのＧ
画素列には同一反転周期を有して極性は反対である検査
信号ＤGを印加する。
信号を図２８に示した。まず、第４モードｍｏｄｅ４に
おいてはＲ画素列とＢ画素列には同一極性及び同一反転
周期を有する同一検査信号ＤR、ＤBを印加し、残りのＧ
画素列には同一反転周期を有して極性は反対である検査
信号ＤGを印加する。
【００９７】次に、第５モードｍｏｄｅ５においてはＲ
画素列とＧ画素列に同一検査信号を印加し、残りのＢ画
素列には反対極性の検査信号を印加する。このような第
４及び第５モードの信号が画素に印加される際の各画素
の極性を図２９及び図３０に示した。
画素列とＧ画素列に同一検査信号を印加し、残りのＢ画
素列には反対極性の検査信号を印加する。このような第
４及び第５モードの信号が画素に印加される際の各画素
の極性を図２９及び図３０に示した。
【００９８】図２９に示した第４モードにおいては、列
方向に見る時、隣接した画素は互いに異なる極性を現
す。行方向に見る時には、隣接したＢ画素とＲ画素とを
除いたすべての隣接した画素は異なる極性を現す。
方向に見る時、隣接した画素は互いに異なる極性を現
す。行方向に見る時には、隣接したＢ画素とＲ画素とを
除いたすべての隣接した画素は異なる極性を現す。
【００９９】図３０に示した第５モードにおいては、列
方向に隣接した画素は互いに異なる極性を現し、行方向
には隣接したＲ画素とＧ画素とを除いた残りの画素は互
いに異なる極性を現す。
方向に隣接した画素は互いに異なる極性を現し、行方向
には隣接したＲ画素とＧ画素とを除いた残りの画素は互
いに異なる極性を現す。
【０１００】前述した第１実施例と同様に、第２実施例
の二つのモードのうち、一つのモードだけで短絡欠陥を
検出することができるが、第４モード及び第５モードを
すべて適用する場合に検出力が高くなるので、同一極性
を現す隣接画素間の短絡のような画素欠陥を発見するこ
とができる。
の二つのモードのうち、一つのモードだけで短絡欠陥を
検出することができるが、第４モード及び第５モードを
すべて適用する場合に検出力が高くなるので、同一極性
を現す隣接画素間の短絡のような画素欠陥を発見するこ
とができる。
【０１０１】本発明の第２実施例による欠陥検出方法
は、ゲートパルス幅と同一の周期でＲ、Ｇ、Ｂに印加さ
れる検査信号の極性が反転するので、短い時間内にＲ、
Ｇ、Ｂ信号が替わって画素内に信号が十分に充電されな
くてフリッカーが現れることがある。また、偶数番目及
び奇数番目ゲート線に対する分離現象が著しく現れるた
め、主に目で確認する画面の均一性検査においては不適
切なことがあり得る。また、ハイやオフ状態の画素欠陥
を検出するのが難しい。
は、ゲートパルス幅と同一の周期でＲ、Ｇ、Ｂに印加さ
れる検査信号の極性が反転するので、短い時間内にＲ、
Ｇ、Ｂ信号が替わって画素内に信号が十分に充電されな
くてフリッカーが現れることがある。また、偶数番目及
び奇数番目ゲート線に対する分離現象が著しく現れるた
め、主に目で確認する画面の均一性検査においては不適
切なことがあり得る。また、ハイやオフ状態の画素欠陥
を検出するのが難しい。
【０１０２】これを改善するための第３実施例による検
査波形を図３１に示した。図３１においては、奇数番目
及び偶数番目ゲート線に印加される信号Ｇodd、Ｇeven
及びＲ、Ｇ、Ｂ画素列に印加される信号ＤR、ＤG、ＤB
は前述した第２実施例とほぼ同一である。ただし、Ｒ、
Ｇ、Ｂ画素列に印加される信号は、ゲートパルス幅の２
倍に該当する周期で反転する。
査波形を図３１に示した。図３１においては、奇数番目
及び偶数番目ゲート線に印加される信号Ｇodd、Ｇeven
及びＲ、Ｇ、Ｂ画素列に印加される信号ＤR、ＤG、ＤB
は前述した第２実施例とほぼ同一である。ただし、Ｒ、
Ｇ、Ｂ画素列に印加される信号は、ゲートパルス幅の２
倍に該当する周期で反転する。
【０１０３】従って、画素内にＲ、Ｇ、Ｂ信号が充電さ
れるのに困難がなく、ゲートパルスとデータ信号間の同
期が容易であり、フリッカーも縮少するなど、全般に安
定して駆動される。つまり、均一性検査に適当でありハ
イ及びオフ状態の欠陥も第２実施例においてよりは容易
に検出されるなど検出力が向上する。
れるのに困難がなく、ゲートパルスとデータ信号間の同
期が容易であり、フリッカーも縮少するなど、全般に安
定して駆動される。つまり、均一性検査に適当でありハ
イ及びオフ状態の欠陥も第２実施例においてよりは容易
に検出されるなど検出力が向上する。
【０１０４】図３２は本発明の第４実施例による検査信
号波形図である。前述した実施例と同様に、奇数番目及
び偶数番目ゲート線に、それぞれ半周期の差を有してパ
ルスが同期するように信号を印加し、データ線にはゲー
トパルス幅の二倍に該当する時間を周期として極性が反
転する検査信号を印加する。
号波形図である。前述した実施例と同様に、奇数番目及
び偶数番目ゲート線に、それぞれ半周期の差を有してパ
ルスが同期するように信号を印加し、データ線にはゲー
トパルス幅の二倍に該当する時間を周期として極性が反
転する検査信号を印加する。
【０１０５】但し、ゲートのパルスをそれぞれのＲ、
Ｇ、Ｂ画素列に印加される信号ＤR、ＤG、ＤBが反転す
る時点ｔ１、ｔ２より後に印加し、ゲートが開く瞬間
Ｒ、Ｇ、Ｂ画素内に検査信号が大きな初期値を有して充
電されるようにする。従って、充電されるのにかかる時
間が縮少して同一のゲートパルスが印加される間に十分
に充電されることができる。従って、高精密化された基
板の場合においても容易に検査することができる。
Ｇ、Ｂ画素列に印加される信号ＤR、ＤG、ＤBが反転す
る時点ｔ１、ｔ２より後に印加し、ゲートが開く瞬間
Ｒ、Ｇ、Ｂ画素内に検査信号が大きな初期値を有して充
電されるようにする。従って、充電されるのにかかる時
間が縮少して同一のゲートパルスが印加される間に十分
に充電されることができる。従って、高精密化された基
板の場合においても容易に検査することができる。
【０１０６】
【発明の効果】以上説明したように、本発明による液晶
表示装置においては、ゲート補助ショートバーまたはデ
ータ補助ショートバーがそれぞれ二つ以上形成されてい
る。工程が完了した以降、ゲートショートバー及びデー
タショートバーから液晶表示基板を分離するため、基板
の静電気に対して脆弱でない。また、このような二つの
ゲート補助ショートバー及びデータ補助ショートバーに
それぞれ別途の検査信号を印加することができるため、
基板内の不良検出力が向上する。これにより、不良が発
生した基板が次の段階に進行せずに検査段階で廃棄され
ることによって製造コストを低めることができる。ま
た、ゲート線に印加されるパルスがオンになる時点より
データ線信号が予め印加されるようにしてデータ線信号
が十分に印加されるようにすることにより、高精密化さ
れた基板を容易に検査することができる。
表示装置においては、ゲート補助ショートバーまたはデ
ータ補助ショートバーがそれぞれ二つ以上形成されてい
る。工程が完了した以降、ゲートショートバー及びデー
タショートバーから液晶表示基板を分離するため、基板
の静電気に対して脆弱でない。また、このような二つの
ゲート補助ショートバー及びデータ補助ショートバーに
それぞれ別途の検査信号を印加することができるため、
基板内の不良検出力が向上する。これにより、不良が発
生した基板が次の段階に進行せずに検査段階で廃棄され
ることによって製造コストを低めることができる。ま
た、ゲート線に印加されるパルスがオンになる時点より
データ線信号が予め印加されるようにしてデータ線信号
が十分に印加されるようにすることにより、高精密化さ
れた基板を容易に検査することができる。
【図１】従来の技術によるショートバー構造を有する液
晶表示装置用薄膜トランジスタ基板を示した図である。
晶表示装置用薄膜トランジスタ基板を示した図である。
【図２】図１のＡ部分を拡大した平面図である。
【図３】図２のIII−III′線による断面図である。
【図４】アレイ検査信号がマトリックス形態の画素に印
加された状態を示した図である。
加された状態を示した図である。
【図５】本発明によるショートバーを有する液晶表示装
置用薄膜トランジスタ基板を示した図である。
置用薄膜トランジスタ基板を示した図である。
【図６】図５のＢ部分を拡大して示した平面図である。
【図７】図５のＢ部分を拡大して示した他の平面図であ
る。
る。
【図８】図７のVIII−VIII′線による断面図である。
【図９】図５のＣ部分を拡大して示した平面図である。
【図１０】図９のＸ−Ｘ′線による断面図である。
【図１１】本発明による液晶表示装置の製造方法をゲー
トショートバーを中心としてその工程順序に従って示し
た断面図である。
トショートバーを中心としてその工程順序に従って示し
た断面図である。
【図１２】本発明による液晶表示装置の製造方法をゲー
トショートバーを中心としてその工程順序に従って示し
た断面図である。
トショートバーを中心としてその工程順序に従って示し
た断面図である。
【図１３】本発明による液晶表示装置の製造方法をゲー
トショートバーを中心としてその工程順序に従って示し
た断面図である。
トショートバーを中心としてその工程順序に従って示し
た断面図である。
【図１４】本発明による液晶表示装置の製造方法をゲー
トショートバーを中心としてその工程順序に従って示し
た断面図である。
トショートバーを中心としてその工程順序に従って示し
た断面図である。
【図１５】本発明による液晶表示装置の製造方法をゲー
トショートバーを中心としてその工程順序に従って示し
た断面図である。
トショートバーを中心としてその工程順序に従って示し
た断面図である。
【図１６】本発明による液晶表示装置の製造方法をゲー
トショートバーを中心としてその工程順序に従って示し
た断面図である。
トショートバーを中心としてその工程順序に従って示し
た断面図である。
【図１７】本発明による液晶表示装置の製造方法をデー
タショートバーを中心としてその工程順序に従って示し
た断面図である。
タショートバーを中心としてその工程順序に従って示し
た断面図である。
【図１８】本発明による液晶表示装置の製造方法をデー
タショートバーを中心としてその工程順序に従って示し
た断面図である。
タショートバーを中心としてその工程順序に従って示し
た断面図である。
【図１９】本発明による液晶表示装置の製造方法をデー
タショートバーを中心としてその工程順序に従って示し
た断面図である。
タショートバーを中心としてその工程順序に従って示し
た断面図である。
【図２０】本発明による液晶表示装置の製造方法をデー
タショートバーを中心としてその工程順序に従って示し
た断面図である。
タショートバーを中心としてその工程順序に従って示し
た断面図である。
【図２１】本発明による液晶表示装置の製造方法をデー
タショートバーを中心としてその工程順序に従って示し
た断面図である。
タショートバーを中心としてその工程順序に従って示し
た断面図である。
【図２２】本発明による液晶表示装置の製造方法をデー
タショートバーを中心としてその工程順序に従って示し
た断面図である。
タショートバーを中心としてその工程順序に従って示し
た断面図である。
【図２３】ゲート線及びデータ線及びそれぞれの補助シ
ョートバーの連結形態を示した概略図である。
ョートバーの連結形態を示した概略図である。
【図２４】ゲート及びデータ線に印加される第１実施例
によるアレイ検査信号の波形図である。
によるアレイ検査信号の波形図である。
【図２５】第１実施例によって印加された信号の極性を
Ｒ、Ｇ、Ｂ画素別に示した図面である。
Ｒ、Ｇ、Ｂ画素別に示した図面である。
【図２６】第１実施例によって印加された信号の極性を
Ｒ、Ｇ、Ｂ画素別に示した図面である。
Ｒ、Ｇ、Ｂ画素別に示した図面である。
【図２７】第１実施例によって印加された信号の極性を
Ｒ、Ｇ、Ｂ画素別に示した図面である。
Ｒ、Ｇ、Ｂ画素別に示した図面である。
【図２８】ゲート及びデータ線に印加される第２実施例
によるアレイ検査信号の波形図である。
によるアレイ検査信号の波形図である。
【図２９】第２実施例によって印加された信号の極性を
Ｒ、Ｇ、Ｂ画素別に示した図である。
Ｒ、Ｇ、Ｂ画素別に示した図である。
【図３０】第２実施例によって印加された信号の極性を
Ｒ、Ｇ、Ｂ画素別に示した図である。
Ｒ、Ｇ、Ｂ画素別に示した図である。
【図３１】ゲート及びデータ線に印加される第３実施例
によるアレイ検査信号を示した波形図である。
によるアレイ検査信号を示した波形図である。
【図３２】ゲート及びデータ線に印加される第４実施例
によるアレイ検査信号を示した波形図である。
によるアレイ検査信号を示した波形図である。
４１０、４２０、２１０、２２０、２３０ 補助ショ
ートバー ４，５，６，７，８ 検査パッド Ｇ１、Ｇ２、Ｇ３、Ｇ４、Ｇ５、Ｇ６ ゲート線 Ｄ１、Ｄ２、Ｄ３、Ｄ４、Ｄ５、Ｄ６ データ線 １１０、１２０、１３０ ゲートパッド ５１０、５２０、５３０ データパッド ５０１、５０２、５０３、５０４ データ延長部 １０１、１０２、１０３ ゲート延長部 ３０１、３０２、３０３、３１０、３２０ 連結パタ
ーン
ートバー ４，５，６，７，８ 検査パッド Ｇ１、Ｇ２、Ｇ３、Ｇ４、Ｇ５、Ｇ６ ゲート線 Ｄ１、Ｄ２、Ｄ３、Ｄ４、Ｄ５、Ｄ６ データ線 １１０、１２０、１３０ ゲートパッド ５１０、５２０、５３０ データパッド ５０１、５０２、５０３、５０４ データ延長部 １０１、１０２、１０３ ゲート延長部 ３０１、３０２、３０３、３１０、３２０ 連結パタ
ーン
フロントページの続き (56)参考文献 特開 平１−233425（ＪＰ，Ａ) 特開 平２−135490（ＪＰ，Ａ) 特開 平３−134628（ＪＰ，Ａ) 特開 平６−82836（ＪＰ，Ａ) 特開 平８−15733（ＪＰ，Ａ) 特開 平９−127552（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G02F 1/1343 G02F 1/1368
Claims (21)
- 【請求項１】透明な絶縁基板と、 前記基板上に横方向に形成されている複数のゲート線
と、 前記基板上に互いに平行するように横方向に形成されて
いる少なくとも二つの補助ショートバーと、 前記ゲート線及び前記補助ショートバーを覆っていて前
記補助ショートバーを露出する第１開口部を有している
ゲート絶縁膜と、 前記ゲート線と交差するように前記ゲート絶縁膜上に縦
方向に形成されている複数のデータ線と、 前記データ線を覆っていて、前記第１開口部を通じて前
記補助ショートバーを露出する第２開口部と、それぞれ
の前記データ線を露出する第３開口部とを有する保護膜
と、 前記保護膜上に形成され、前記第１及び第２開口部と前
記第３開口部とを通じて前記データ線と前記補助ショー
トバーとを前記補助ショートバーの数を単位としてそれ
ぞれ連結する第１連結パターンと、 を含む液晶表示基板。 - 【請求項２】前記基板上に形成され、複数の前記データ
線を共通に連結するデータショートバーをさらに含む、
請求項１に記載の液晶表示基板。 - 【請求項３】前記ゲート絶縁膜上に形成され、複数の前
記ゲート線を共通に連結するゲートショートバーをさら
に含む請求項２に記載の液晶表示基板。 - 【請求項４】前記データショートバーは、前記ゲートシ
ョートバーと電気的に連結されている請求項３に記載の
液晶表示基板。 - 【請求項５】前記ゲート絶縁膜上部に互いに平行するよ
うに縦方向に形成されている少なくとも二つの補助ゲー
トショートバーをさらに含み、 前記ゲート絶縁膜及び前記保護膜は、共通に前記ゲート
線をそれぞれ露出する第４開口部を有し、 前記保護膜は、前記補助ゲートショートバーを露出する
第５開口部を有し、 前記保護膜上部に形成され、前記ゲート線と前記補助ゲ
ートショートバーとを、前記補助ゲートショートバーの
数を単位としてそれぞれ連結する第２連結パターンをさ
らに含む、請求項１に記載の液晶表示基板。 - 【請求項６】ゲート線と、データ線をテストするための
第１、第２、第３補助ショートバーとを、基板上に形成
する段階と、 ゲート絶縁膜を形成する段階と、 前記ゲート絶縁膜上に金属層を積層する段階と、 前記金属層をパターニングしてデータ線を形成する段階
と、 保護膜を積層する段階と、 前記保護膜及び前記ゲート絶縁膜をエッチングし、前記
データ線を露出する第１開口部を保護膜に形成し、前記
第１、第２及び第３補助ショートバーを露出する第２、
第３及び第４開口部を、保護膜及びゲート絶縁膜に形成
する段階と、 画素電極用導電層を蒸着する段階と、 前記画素電極用導電層をパターニングし、前記第１開口
部を通じて前記データ線に連結され、かつ前記第２乃至
第４開口部を通じて前記第１乃至第３ショートバーにそ
れぞれ連結される連結パターン及び画素電極を形成する
段階と、 を含む液晶表示基板の製造方法。 - 【請求項７】前記金属層をパターニングし、前記データ
線と連結される静電気防止用データショートバーを形成
する段階をさらに含む請求項６に記載の液晶表示基板の
製造方法。 - 【請求項８】前記連結パターンを形成する段階後、前記
静電気防止用データショートバーを前記データ線から分
離する段階をさらに含む、請求項７に記載の液晶表示基
板の製造方法。 - 【請求項９】前記画素電極用導電層を透明導電物質で形
成する、請求項６に記載の液晶表示基板の製造方法。 - 【請求項１０】基板上に複数のゲート線と、データ線
と、前記ゲート線及びデータ線と連結されている静電気
防止用主ショートバーと、前記ゲート線とそれぞれ交互
に連結されているゲートテスト用第１及び第２補助ショ
ートバーと、前記データ線とそれぞれ交互に連結されて
いるデータテスト用第３及び第４補助ショートバーとを
含む配線を形成する段階と、 前記主ショートバーを、前記ゲート及びデータ線から分
離する段階と、 前記第１及び第２補助ショートバーと前記第３及び第４
補助ショートバーとに電圧を印加し、前記データ線と前
記ゲート線との不良を検出する段階と、 を含む液晶表示基板の検査方法。 - 【請求項１１】前記第１補助ショートバーと前記第２補
助ショートバーとにはそれぞれ異なる電圧を印加する、
請求項１０に記載の液晶表示基板の検査方法。 - 【請求項１２】前記第３補助ショートバーと前記第４補
助ショートバーとにそれぞれ異なる電圧を印加する、請
求項１０に記載の液晶表示基板の検査方法。 - 【請求項１３】前記不良検出段階後、前記第１、第２、
第３及び第４補助ショートバーを除去する段階をさらに
含む、請求項１０に記載の液晶表示基板の検査方法。 - 【請求項１４】マトリックス形態に形成されている複数
の画素と、それぞれ偶数番目及び奇数番目に分けられて
前記画素行に連結されている少なくとも第１及び第２ゲ
ート線群を含むゲート線と、互いに異なる前記画素列に
それぞれ分けられて連結されている少なくとも第１乃至
第３データ線群を含む複数のデータ線とを有する液晶表
示基板において、 前記第１ゲート線群に第１パルスを印加する段階と、 前記第１パルスと異なる時点で、前記第２ゲート線群に
第２パルスを印加する段階と、 前記第１パルスを印加する段階において、連続的に配列
された三つの前記データ線のうちの互いに隣接した第１
及び第２データ線に同一極性の第１及び第２信号を印加
し、前記三つのデータ線のうちの前記第１及び第２デー
タ線を除いた残りの第３データ線に前記第１及び第２信
号とは極性が異なる第３信号を印加する第１段階と、 前記第２パルスを印加する段階において、前記第２及び
第３データ線に前記第１及び第２信号を印加し、前記第
１データ線には前記第３信号を印加する第２段階と、を
含む液晶表示装置の検査方法。 - 【請求項１５】前記第１パルスと前記第２パルスとは周
期的に印加され、半周期の時間差を有して印加される、
請求項１４に記載の液晶表示装置の検査方法。 - 【請求項１６】前記第１ゲート線群に第３パルスを印加
する段階と、 前記第３パルスと異なる時点で、前記第２ゲート線群に
第４パルスを印加する段階と、 前記第３パルスを印加する段階において、前記第２及び
第３データ線に前記第１及び第２信号を印加し、前記第
１データ線には前記第３信号を印加する第３段階と、 前記第４パルスを印加する段階において、前記第１及び
第３データ線に前記第１及び第２信号を印加し、前記第
２データ線には前記第３信号を印加する第４段階と、 をさらに含む請求項１４に記載の液晶表示装置の検査方
法。 - 【請求項１７】前記第３パルスと前記第４パルスとは周
期的に印加され、半周期の時間差を有して印加される請
求項１６に記載の液晶表示装置の検査方法。 - 【請求項１８】マトリックス形態に形成されている複数
の画素と、それぞれ偶数番目及び奇数番目に分けられて
前記画素行に連結されている少なくとも第１及び第２ゲ
ート線群を含むゲート線と、互いに異なる前記画素列に
それぞれ分けられて連結されている少なくとも第１乃至
第２データ線群を含む複数のデータ線を有する液晶表示
基板において、 前記第１ゲート線群に第１パルスを印加する段階と、 前記第２ゲート線群に前記第１パルスとは異なる時点で
第２パルスを印加する段階と、 前記第１パルスを印加する段階において、連続的に配列
された三つの前記データ線のうち互いに隣接した第１及
び第２データ線に第１極性を有し、第１反転周期で反転
する第１信号を印加し、前記三つのデータ線のうち前記
第１及び第２データ線を除いた残りの第３データ線に前
記第１反転周期で反転して前記第１信号とは極性が反対
である第２信号を印加する第１段階と、 前記第２パルスを印加する段階において、前記第１及び
第２データ線に前記第２信号を印加し、前記第３データ
線に前記第１信号を印加する第２段階と、 を含む液晶表示装置の検査方法。 - 【請求項１９】前記第１ゲート線群に第３パルスを印加
する段階と、 前記第３パルスとは異なる時点で、前記第２ゲート線群
に第４パルスを印加する段階と、 前記第３パルスを印加する段階において、前記第１及び
第３データ線に前記第１信号を印加し、前記第２データ
線に前記第２信号を印加する段階と、 前記第４パルスを印加する段階において、前記第２デー
タ線に前記第１信号を印加して前記第１及び第３データ
線に前記第２信号を印加する段階と、 をさらに含む請求項１８に記載の液晶表示装置の検査方
法。 - 【請求項２０】前記第１パルスと前記第２パルスまたは
前記第３パルスと前記第４パルスとは互いに半周期の時
間差を有して周期的に印加される請求項１９に記載の液
晶表示装置の検査方法。 - 【請求項２１】前記第１乃至第４パルスが印加される時
点は前記第１及び第２信号が反転する時点である請求項
１９に記載の液晶表示装置の検査方法。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970066154A KR100490040B1 (ko) | 1997-12-05 | 1997-12-05 | 두개이상의쇼팅바를갖는액정표시장치및그제조방법 |
| KR1019980049389A KR100296551B1 (ko) | 1998-11-18 | 1998-11-18 | 액정표시장치의불량검사방법 |
| KR1997P66154 | 1998-11-18 | ||
| KR1998P49389 | 1998-11-18 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11237641A JPH11237641A (ja) | 1999-08-31 |
| JP3093739B2 true JP3093739B2 (ja) | 2000-10-03 |
Family
ID=26633230
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34684498A Expired - Lifetime JP3093739B2 (ja) | 1997-12-05 | 1998-12-07 | 液晶表示装置及びその製造方法並びに不良検査方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP3093739B2 (ja) |
| TW (1) | TW396370B (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4202571B2 (ja) * | 1999-12-21 | 2008-12-24 | 東芝松下ディスプレイテクノロジー株式会社 | 液晶表示装置およびその製造方法 |
| KR100391156B1 (ko) * | 2001-09-07 | 2003-07-12 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이 패널 및 그 제조방법 |
| KR100391155B1 (ko) * | 2001-10-30 | 2003-07-12 | 엘지.필립스 엘시디 주식회사 | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 |
| CN100390551C (zh) * | 2003-09-27 | 2008-05-28 | 统宝光电股份有限公司 | 平面显示器的测试装置及其操作方法 |
| JP4546723B2 (ja) * | 2003-12-10 | 2010-09-15 | シャープ株式会社 | 表示装置用基板及びそれを用いた液晶表示装置 |
| CN100346205C (zh) * | 2004-06-10 | 2007-10-31 | 友达光电股份有限公司 | 具有一液晶盒测试结构的液晶显示面板及其制作方法 |
| KR101100883B1 (ko) * | 2004-11-08 | 2012-01-02 | 삼성전자주식회사 | 박막 트랜지스터 표시판 |
| JP2007140315A (ja) * | 2005-11-22 | 2007-06-07 | Sony Corp | 発光装置 |
| CN100388108C (zh) * | 2006-04-14 | 2008-05-14 | 友达光电股份有限公司 | 液晶显示器组件与薄膜晶体管基板及测试方法 |
| JP5339273B2 (ja) * | 2008-07-11 | 2013-11-13 | 株式会社ジャパンディスプレイ | 表示装置 |
| TWI471643B (zh) | 2011-07-12 | 2015-02-01 | Innolux Corp | 影像顯示系統及其製造方法 |
| CN107393455B (zh) * | 2017-09-20 | 2020-08-28 | 京东方科技集团股份有限公司 | 显示器的芯片测试装置以及具有其的显示器 |
| CN115167021B (zh) * | 2022-08-05 | 2023-07-25 | 苏州华星光电技术有限公司 | 显示面板的检测方法及检测装置 |
-
1998
- 1998-12-07 JP JP34684498A patent/JP3093739B2/ja not_active Expired - Lifetime
- 1998-12-07 TW TW087120268A patent/TW396370B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| TW396370B (en) | 2000-07-01 |
| JPH11237641A (ja) | 1999-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7446556B2 (en) | Multiple testing bars for testing liquid crystal display and method thereof | |
| US6111621A (en) | Flat panel display devices having improved signal line repair capability | |
| EP0321073B1 (en) | Liquid crystal display device | |
| US6256076B1 (en) | Liquid crystal displays having switching elements and storage capacitors and a manufacturing method thereof | |
| JP3093739B2 (ja) | 液晶表示装置及びその製造方法並びに不良検査方法 | |
| JP2010108000A (ja) | 液晶表示装置及びその製造方法 | |
| KR19980067741A (ko) | 박막 트랜지스터 검사용 단락 배선을 갖는 액정 표시 장치와 그 제조 방법 | |
| KR100841613B1 (ko) | 박막 트랜지스터 검사용 단락 배선을 갖는 액정 표시장치 | |
| JP2002098999A (ja) | 液晶表示装置 | |
| JPH0614154B2 (ja) | 液晶マトリクスパネル | |
| US8310262B2 (en) | Multiple testing bars for testing liquid crystal display and method thereof | |
| KR100296551B1 (ko) | 액정표시장치의불량검사방법 | |
| JP2741886B2 (ja) | 液晶表示装置 | |
| JP4298819B2 (ja) | 液晶表示装置およびその製造方法 | |
| USRE41873E1 (en) | Multiple testing bars for testing liquid crystal display and method thereof | |
| JPH079521B2 (ja) | 点欠陥の検出及び補修の可能なアクティブマトリクス基板の製造方法 | |
| JPH03100626A (ja) | アクティブマトリクス型液晶表示素子 | |
| JPH06222389A (ja) | アクティブマトリクス型液晶表示素子の製造方法 | |
| JP3179319B2 (ja) | マトリクス型表示装置の欠陥検出方法 | |
| JP3182024B2 (ja) | 液晶画像表示装置の検査方法 | |
| JP2000206573A (ja) | アクティブマトリクス型液晶表示装置および画素欠陥修正方法 | |
| JP3418663B2 (ja) | 液晶表示装置の製造方法及びその検査方法 | |
| JPH0468607B2 (ja) | ||
| JP2527175B2 (ja) | 表示装置 | |
| JPH04291321A (ja) | アクティブマトリックス液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070728 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080728 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080728 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090728 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090728 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100728 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110728 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110728 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120728 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120728 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130728 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130728 Year of fee payment: 13 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130728 Year of fee payment: 13 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |