JP4298819B2 - 液晶表示装置およびその製造方法 - Google Patents
液晶表示装置およびその製造方法 Download PDFInfo
- Publication number
- JP4298819B2 JP4298819B2 JP23817898A JP23817898A JP4298819B2 JP 4298819 B2 JP4298819 B2 JP 4298819B2 JP 23817898 A JP23817898 A JP 23817898A JP 23817898 A JP23817898 A JP 23817898A JP 4298819 B2 JP4298819 B2 JP 4298819B2
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- liquid crystal
- electrode
- terminal
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は液晶表示装置およびその製造方法に係り、特にスイッチング素子と保持蓄電器を有している液晶表示装置に関する。
【０００２】
【従来の技術】
一般に、液晶表示装置は互いに向い合っている二つの基板とその間の液晶層とからなる。
二つの基板のうち、一つまたは二つ種類の電極を有しており、この電極は液晶層と共に液晶蓄電器をなす。
現在、広く用いられている能動行列型液晶表示装置(active matrix liquid crystal display：ＡＭＬＣＤ)用基板はその他にも走査信号と画像信号を伝達するゲート線とデータ線などの配線を有しており、また、走査信号に応答して画像信号を制御して液晶蓄電器に伝達する薄膜トランジスタなどのスイッチング素子を有している。
さらに、この基板は画素電圧、すなわち液晶蓄電器の電圧を保持するに役に立つ保持蓄電器を有している。
【０００３】
保持蓄電器は大きく二つに分けられるが、そのうち、一つは保持蓄電器の基準電極が隣接ゲート線と連結されている前段ゲート方式であり、他の一つは独立配線方式であって保持蓄電器の基準電極を別途の保持電極線に連結することである。
以下、添付図面を参照して従来の技術に従う薄膜トランジスタ液晶表示装置について説明する。
【０００４】
図１は従来の独立配線方式の薄膜トランジスタ液晶表示装置の単位画素の等価回路図である。
図１に示すように、走査信号を伝達するゲート線ＧＬと画像信号を伝達するデータ線ＤＬとが互いに交差しており、ゲート線ＧＬとデータ線ＤＬにより定義される画素は薄膜トランジスタＴＦＴ、液晶蓄電器ＣＬＣおよび保持蓄電器ＣＳＴを含んでいる。
薄膜トランジスタＴＦＴのゲート電極はゲート線ＧＬに連結されており、ソース電極はデータ線ＤＬにそれぞれ連結されており、薄膜トランジスタＴＦＴのドレイン電極は液晶蓄電器ＣＬＣと保持蓄電器ＣＳＴの第１端子と連結されている。
液晶蓄電器ＣＬＣと保持蓄電器ＣＳＴは互いに並列に連結されている。
液晶蓄電器ＣＬＣの第２端子または基準端子には共通電圧で表示される一定電圧Ｖｃｏｍが印加され、保持蓄電器ＣＳＴの第２端子または基準端子にはゲート線ＧＬと別途に形成されている保持電極線ＳＬに連結されている。
しかしながら、かかる方法は別途の保持電極線を形成するので、配線の数が増加し、開口率が減少するという問題がある。
【０００５】
図２は従来の前段ゲート方式の薄膜トランジスタ液晶表示装置の単位画素の等価回路図である。
従来の前段ゲート方式の液晶表示装置は図２からみるように、保持線を有していない。
その代わりに、１画素の前端ゲート線ＧＬ、すなわちその画素に隣接しその画素の薄膜トランジスタＴＦＴに直接連結されていないゲート線が保持蓄電器ＣＳＴの基準電極に連結されている。
他の構造は図１に示す独立配線方式の場合と同様である。
この方法は、ゲート線以外に別途の保持電極線を形成しないので、開口率を高めることができるという長所はあるが、ゲート線の寄生容量が増加するという問題がある。
【０００６】
また、従来の独立配線方式または前段ゲート方式の薄膜トランジスタ液晶表示装置の保持蓄電器ＣＳＴの二つの端子に印加される電圧はほぼ６ボルトないし１２ボルト程度と高い。
このとき、この電圧により保持蓄電器ＣＳＴの両電極の間の絶縁膜を漏洩電流が流れることになり、保持蓄電器ＣＳＴ自体に放電が起こるか絶縁膜内に欠陥がある場合には絶縁破壊も起こる可能性があり歩留りの減少が生じる。
【０００７】
【発明の目的】
本発明の目的は、薄膜トランジスタ液晶表示装置において開口率の減少や配線の増加のない保持蓄電器を形成することにある。
さらに、本発明の目的は、液晶表示装置の画質を向上させることにある。
【０００８】
【課題を解決するための手段】
前記目的を達成するため、本願第１発明においては、
基板と、前記基板上に形成されており外部から走査信号を伝達するゲート線と、前記ゲート線と連結されている複数のゲート電極と、前記基板上に前記ゲート線およびゲート電極と分離形成されている複数の線形共通電極と、前記基板上に前記ゲート線、前記ゲート電極および前記共通電極と分離形成されている複数の保持容量電極と、前記ゲート線、ゲート電極、共通電極および保持容量電極を覆っており、前記保持容量電極の一部を露出させる複数の接触口を有しているゲート絶縁膜と、前記ゲート電極上の前記ゲート絶縁膜上に形成されているチャンネル層と、前記チャンネル層上に形成されており、互いに分離した第１および第２部分をそれぞれ有する複数の接触層と、前記接触層の第１部分上にそれぞれ形成されている複数のソース電極と、前記接触層の第２部分上に形成されている第１部分と、前記ゲート絶縁膜上に前記第１部分と連結されるようにそれぞれ形成されており、前記保持容量電極のうちの一つとそれぞれ重畳されて保持蓄電器をなし、前記ゲート絶縁膜に形成されている前記接触口のうちの一つを通じて他の保持容量電極と連結されている第２部分をそれぞれ含む複数のドレイン電極と、前記ゲート絶縁膜上に前記共通電極と平行に交互に形成されており、前記ドレイン電極と連結されている複数の線形画素電極と、前記ソース電極と連結されており、外部から画像信号を伝達するデータ線とを含む液晶表示装置を提供する。
【０００９】
本願第２発明は、前記各ドレイン電極が二つ以上の隣り合う保持容量電極と連結されている、液晶表示装置を提供する。
【００１０】
本願第３発明は、前記基板上に前記共通電極と連結形成されており、外部からの共通信号を伝達する共通信号線と、前記ゲート絶縁膜上に前記画素電極と連結形成されており、前記ゲート絶縁膜を間にもって前記共通電極線と重畳されている画素電極線とをさらに含む、薄膜トランジスタ液晶表示装置を提供する。
【００１１】
本願第４発明は、下記Ａ〜Ｆ段階を含む薄膜トランジスタ液晶表示装置の製造方法を提供する。
Ａ；基板上にゲート線と、前記ゲート線に連結されているゲート電極と、前記ゲート線および前記ゲート電極と分離されている複数の共通電極と、前記ゲート線、ゲート電極および共通電極と分離されている保持容量電極とを基板上に形成する段階、
Ｂ；前記ゲート線、ゲート電極、共通電極及び保持容量電極上にゲート絶縁膜を形成する段階、
Ｃ；前記ゲート電極上の前記ゲート絶縁膜上に非晶質シリコン層を形成する段階、
Ｄ；前記非晶質シリコン層上にドーピングされた非晶質シリコン層を形成する段階、
Ｅ；前記ゲート絶縁膜に前記保持容量電極の一部を露出させる接触口を形成する段階、
Ｆ；データ線、前記データ線および前記ドーピングされた非晶質シリコン層に連結されているソース電極と、前記ドーピングされた非晶質シリコン層に連結されているドレイン電極と、前記ドレイン電極と連結されており、前記保持容量電極のうちの一つと重畳されており、前記接触口を通じて他の保持容量電極と連結されている画素電極とを形成する段階。
【００１２】
本願第５発明は、行列形態に配置されている複数の画素を含む液晶表示装置において、各画素は液晶蓄電器と、スイッチング素子と、第１および第２端子を有している保持蓄電器とを含み、各画素の保持蓄電器の第１端子は対応する画素のスイッチング素子に連結されており、前記複数の画素において両端の列に配置された画素うち、一端の列に配置された画素を第１画素とし、他端の列に配置された画素を第２画素とし、前記第１画素を除いた各画素の保持蓄電器の第２端子は他の画素のスイッチング素子に連結されていて、前記第２画素を除いた各画素のスイッチング素子は少なくとも二つの保持蓄電器と連結されており、前記第１および第２画素のうち、少なくとも一つは画像を表示するのに用いない液晶表示装置を提供する。
【００１３】
本願第６発明は、隣り合う画素のスイッチング素子が、前記保持蓄電器のうちの一つを通じて互いに連結されている液晶表示装置を提供する。
本願第７発明は、前記第１画素の保持蓄電器の第２端子は孤立している、液晶表示装置を提供する。
【００１４】
本願第８発明は、行列形態に配置されている複数の画素を含む液晶表示装置において、前記複数の画素は、第１画素群と、前記第１画素群を間にはさんで互いに両端に配置される第２画素及び第３画素と、からなる。前記第１画素群は、前記第２画素及び第３画素の間に配置されており、液晶蓄電器、スイッチング素子および前記スイッチング素子に連結されている第１端子と第２端子とを含む第１保持蓄電器をそれぞれ有している複数の第１画素を含み、前記第２画素は、液晶蓄電器、スイッチング素子及び前記スイッチング素子に連結されている第１端子と第２端子とを有している第２保持蓄電器を含み、前記第３画素は、液晶蓄電器とスイッチング素子とを含む。前記各第１画素の第１保持蓄電器の第２端子は他の第１画素のスイッチング素子または第３画素のスイッチング素子に連結されており、前記第２保持蓄電器の第２端子は前記第１画素および他の第２画素のうちの少なくとも一つに連結されており、前記第１画素のスイッチング素子は第１保持蓄電器および第２保持蓄電器のうち、少なくとも一つと連結されており、前記第３画素のスイッチング素子は前記第１保持蓄電器に連結されており、前記第３画素は画像を表示するに用いない液晶表示装置を提供する。
【００１５】
本願第９発明は、前記第１ないし第３画素のうち互いに隣り合う二つのスイッチング素子が、前記第１および第２保持蓄電器のうちの一つを通じて互いに連結されている液晶表示装置を提供する。
【００１６】
本願第１０発明は、前記第２画素のスイッチング素子に一端子が連結されており、他の一端子は孤立している第３保持蓄電器をさらに含む、液晶表示装置を提供する。
【００１７】
本願第１１発明は、複数の画素と、複数のゲート線と、複数のデータ線と、複数の第１保持蓄電器と、複数の第２保持蓄電器とを含み、前記第１列の各画素のドレイン端子は、一つの第１保持蓄電器の第１および第２端子のうち、いずれかの一つおよび一つの第２保持蓄電器の第２端子と連結されており、前記第１列の反対側端部に位置する第２列の画素のドレイン端子は、一つの第１保持蓄電器の第１および第２端子のうちいずれかの一つにのみ連結されており、第１列および第２列を除いた残りの列の画素のドレイン端子は、二つの第１保持蓄電器と連結されており、前記第１列および第２列のうち、一列の画素は画像表示に用いない液晶表示装置を提供する。
【００１８】
複数の画素は、第１端子および第２端子を有する液晶蓄電器と、ゲート端子、ソース端子及び前記液晶蓄電器の第１端子に連結されているドレイン端子を有する薄膜トランジスタとを含み、行列形態に配列されている。
複数のゲート線は、一行に属する画素のゲート端子にそれぞれ連結されている。
複数のデータ線は、一列に属する画素のソース端子にそれぞれ連結されている。
複数の第１保持蓄電器は、一行に属する画素のうち、隣り合う二つのドレイン端子にそれぞれ連結されている第１および第２端子をそれぞれ有する。
複数の第２保持蓄電器は、第１端子と行列の第１端部に位置する第１列に属する画素のうちの一つのドレインに連結されている第２端子とを有する。
【００１９】
本願第１２発明は、前記第２保持蓄電器の第１端子は孤立している、液晶表示装置を提供する。
本願第１３発明は、第１行の画素のドレインに連結されている前記第２保持蓄電器の第１端子は、前記第１行に隣り合う行の画素のゲート端子と連結されたゲート線と連結されている液晶表示装置を提供する。
【００２０】
本願第１４発明は、前記第１列および第２列の画素はいずれも画像表示に用いない液晶表示装置を提供する。
本願第１５発明は、前記第２保持蓄電器の第１端子は孤立している液晶表示装置を提供する。
本願第１６発明は、第１行の画素のドレインに連結されている前記第２保持蓄電器の第１端子は、前記第１行に隣り合う行の画素のゲート端子と連結されたゲート線と連結されている液晶表示装置を提供する。
【００２１】
【発明の実施の形態】
以下、本発明の好ましい実施形態例を添付図面に基づいて詳細に説明する。
本明細書において本発明の好ましい実施形態例を記載し、特殊な用語を用いているがこれに限定されるものではなく、むしろかかる実施例によって本明細書の開示内容が一層明らかになり、本技術分野において本発明の範囲を十分に伝えることができるであろう。
図面において、層および領域の厚さはこれらを明確に区分することができるように拡大図示している。
【００２２】
図３は本発明の実施例１に従う薄膜トランジスタ液晶表示装置の等価回路図であり、図４は図３に示す薄膜トランジスタ液晶表示装置のスイッチング素子に欠陥があるときの修理方法を示すものである。
図３に示すように、横にゲート線ＧＬが配列されており、縦にデータ線ＤＬが配列されており、ゲート線ＧＬとデータ線ＤＬは行列形態に配列されている画素を定義する。
すなわち、各画素は液晶蓄電器ＣＬＣおよび薄膜トランジスタＱなどのスイッチング素子を有しており、薄膜トランジスタＱのゲート端子はゲート線ＧＬに、ソース端子はデータ線ＤＬに連結されており、ドレイン端子は液晶蓄電器ＣＬＣの第１端子に連結されている。
液晶蓄電器の第２端子には共通電圧に表示される一定電圧Ｖｃｏｍが印加される。
【００２３】
一行に属する隣接した二つの画素の薄膜トランジスタＱのドレイン端子にそれぞれ一端子ずつ連結されている保持蓄電器ＣＳＴが形成されており、ここで、一行に属する画素とは、同一のゲート線に連結された画素を意味する。
このとき、図中左側端に位置する画素の薄膜トランジスタのドレイン端子には二つの保持蓄電器ＣＳＴが連結されており、右側端に位置する画素には一つの保持蓄電器ＣＳＴにのみ連結されている。
左側端に位置する画素の薄膜トランジスタに連結されている二つの保持蓄電器ＣＳＴのうち、一端子（ＣＳＴＬ）は孤立している。
結果的に、最右側の画素を除いた残りの各画素は二つの保持蓄電器ＣＳＴを有することになり、最右側の画素のみが一つの保持蓄電器を有することになる。
【００２４】
図３に示した液晶表示装置の修理方法について図４を参照して説明する。
図４に示すように、一画素の薄膜トランジスタＱ０に欠陥があると、欠陥がある薄膜トランジスタＱ０のドレイン端子をレーザなどを用いて切断しこの薄膜トランジスタＱ０に連結されている液晶蓄電器ＣＬＣ０および保持蓄電器ＣＳＴ０、ＣＳＴ１と分離する。
そうすると、薄膜トランジスタＱ０はデータ信号を該当画素の液晶蓄電器ＣＬＣ０に供給せず、電荷保存法則によりその画素の液晶蓄電器ＣＬＣ０の画素電圧ＶＰは、次の式により決められる。
【００２５】
Ｖｐ＝（ＶＬ＋ＶＲ＋ＶｃｏｍＣｌＣ／Ｃｓｔ）／（２＋ＣｌＣ／Ｃｓｔ）
ここで、ＶＬは保持蓄電器ＣＳＴ１に連結されている隣り合う液晶蓄電器ＣＬＣ１の画素電圧であり、ＶＲは保持蓄電器ＣＳＴ０に連結されている隣り合う液晶蓄電器ＣＬＣ２の画素電圧であり、Ｃｌｃはこの画素の液晶蓄電器ＣＬＣ０の静電容量であり、Ｃｓｔはこの画素の保持蓄電器ＣＳＴ０の静電容量である。
このとき、Ｃｌｃ／Ｃｓｔは１より小さい値でＣｓｔが大きいほどＣｌｃ／Ｃｓｔは減少することになるが、このようになると、画素電圧は隣り合う液晶蓄電器ＣＬＣ１、ＣＬＣ２の画素電圧ＶＬ、ＶＲの算術平均に接近する。
従って、この画素の明るさは左右の画素の中間明るさに近接するので、自動的に補償され得る。
これは、欠陥により薄膜トランジスタの端子が電気的に切断された場合にも同一である。
画面の明るさは画面上の物体の境界を除くと漸次変化するため、かかる構造は特に単色液晶表示装置において非常に有利である。
３色相のカラーフィルタからなるカラーパネルの場合、このような自動補償の目的を達成するためには、その傍の三番目の隣接した画素、すなわち同一色を現す画素同士保持蓄電器ＣＳＴを連結することが好ましい。
しかしながら、このように自動補償を目標にしない場合にはカラーパネルであってもその左右の隣接した画素に連結してもよい。
【００２６】
図５は上下の画素、すなわち同一列の隣り合う画素の薄膜トランジスタのドレイン端子が保持蓄電器ＣＳＴの二つの端子にそれぞれ連結されるようにした構造であって、本発明の実施例２に従う薄膜トランジスタ液晶表示装置の等価回路図である。
図５に示すように、多数のゲート線ＧＬ、データ線ＤＬ、液晶蓄電器ＣＬＣおよび薄膜トランジスタＱが配列されている。
【００２７】
保持蓄電器ＣＳＴの二つの端子は１行に属する隣り合う二つの画素の薄膜トランジスタＱのドレイン端子にそれぞれ連結されている。
結局、１画素の薄膜トランジスタのドレイン端子には二つの保持蓄電器が連結されており、各画素は二つの保持蓄電器を有することになる。
図５に示した液晶表示装置の修理方法について図６を参照して説明する。
【００２８】
１画素の薄膜トランジスタＱ０に欠陥が生じると、図６に示すように、不良である薄膜トランジスタＱ０のドレイン端子を切断し不良である薄膜トランジスタＱ０をこれと連結されている液晶蓄電器ＣＬＣ０および保持蓄電器ＣＳＴ０、ＣＳＴ１から分離する。
そうすると、実施例１でのように、不良薄膜トランジスタＱ０のある画素の明るさは上下の画素の明るさの算術平均に近接した値に与えられるので、自動的に補償されることができる。
この場合、白黒パネルばかりでなく、カラーパネルにも上下の画素が同一色を表示すると適用可能である。
【００２９】
隣接した二つの画素であればどちらでも保持蓄電器ＣＳＴを通じて連結することができる。
例えば、１画素はその画素の左右および上下の四方全てに連結することができる。
具体的には、保持蓄電器ＣＳＴの一端子を、左側または右側および上方または下方の隣接画素と保持蓄電器ＣＳＴを通じて連結することができ、これを本発明の実施例３に従う液晶表示装置の等価回路図である図７に示す。
【００３０】
図７に示すように、すべての二つの隣接画素のドレイン電極は保持蓄電器ＣＳＴを通じて互いに連結されており、これに従い各画素は四つの保持蓄電器ＣＳＴを有する。
前述した方法で形成した保持蓄電器ＣＳＴを有する液晶表示装置の基板構造について詳細に説明する。
【００３１】
図８は本発明の実施例４に従う薄膜トランジスタ液晶表示装置の配置図であり、図９は図８のIX−IX'線に沿い切断して示す断面図である。
図８および図９に示すように、透明な絶縁基板１００上に横方向に走査信号を伝達するゲート線１０が形成されており、ゲート線の分枝であるゲート電極１１が形成されている。
基板１００上にはさらに縦方向に保持容量電極２１、２２がゲート線１０と分離形成されており、横方向分枝２１１、２２１を有している。
ゲート線１０およびゲート電極１１を含むゲート配線と保持容量電極２１、２２とその分枝２１１、２２１を含む保持配線は互いに分離されている。
【００３２】
ゲート配線１０、１１および保持配線２１、２２、２１１、２２１上が窒化シリコンなどの絶縁体からなるゲート絶縁膜３０で覆われている。
ゲート電極１１上のゲート絶縁膜３０上には非晶質シリコンなどからなる薄膜トランジスタのチャンネル層４０が形成されており、その上にはドーピングされた非晶質シリコンなどからなる抵抗接触層５１、５２が形成されている。
抵抗接触層５１、５２は、ゲート電極１１を中心にして互いに反対側に位置する二つの部分５１、５２に分けられており、チャンネル層４０とその上の配線との間の接触抵抗を小さくすることができる物質であればよい。
【００３３】
画像信号を伝達する多数のデータ線６０、６５がゲート絶縁層３０上に縦方向に形成されており、ゲート線１０および保持容量電極２１、２２の分枝２１１、２２１と交差する。
従って、各分枝２１１、２２１の端部およびこれと連結された保持容量電極２１、２２はデータ線６０、６５に対し互いに反対側に位置する。
【００３４】
ドーピングされた非晶質シリコン層５１、５２上にはデータ線６０、６５と連結されたソース電極６１とドレイン電極６２がそれぞれ形成されている。
ここで、ゲート電極１０、ゲート絶縁膜３０、チャンネル層４０、抵抗性接触層５１、５２、ソースおよびドレイン電極６１、６２は薄膜トランジスタをなす。
【００３５】
データ線６０、６５、ソース電極６１およびドレイン電極６２を含むデータ配線とチャンネル層４０上には保護膜７０が覆われており、保護膜７０にはドレイン電極６２の一部を露出させる接触口７１が形成されており、保護膜７０とゲート絶縁膜３０には保持容量電極２１、２２の分枝２１１、２２１の端部を露出させる接触口７２、７３が形成されている。
保護膜７０上のゲート線１０とデータ線６０とで取り囲まれた画素領域には画素電極８１、８２、８３が形成されている。
画素電極８２は保護膜７０に形成された接触口７１を通じてドレイン電極６２と連結されており、保持容量電極２２と重畳され保持蓄電器を形成し、隣接した画素領域の保持容量電極２１とは接触口７２および分枝２１１を通じて連結されている。
ここで、画素電極８１、８２、８３は反対側基板（図示省略）に形成されている基準電極（図示省略）と共に液晶蓄電器をなす。
【００３６】
以下、このような薄膜トランジスタ液晶表示装置の動作について説明する。
まず、表示しようとする画素のゲート電極１１にゲート線１０を通じてゲートオン電圧を印加し薄膜トランジスタを導通させた後、画像信号を現すデータ電圧をデータ線６０を通じてソース電極６１に印加しこのデータ電圧が薄膜トランジスタのチャンネルを通じてドレイン電極６２に伝達されるようにする。
そうすると、ドレイン電極６２に伝達された電圧が画素電極８２に伝達され、画素電極８２と、反対側基板に形成されている共通電極（図示省略）の電位差により二つの基板の間に電界が形成される。
この電界の強さはデータ電圧の大きさにより調節され、電界が形成されると二つの基板の間の液晶分子が電界方向に沿い動くことになり、これによって基板に透過される光量が調節される。
【００３７】
しかしながら、この場合、画素電極と反対側基板の共通電極の間にある液晶物質に電界が続けて同方向に印加されると液晶が劣化されるため、電界方向を続けて変更しなければならない。
すなわち、共通電極電圧に対する画素電極電圧（データ電圧）値を陽、陰交互にしなければならない。
このような駆動方式を反転駆動方式といい、反転駆動方式としてはフレーム反転、ライン反転、ドット反転およびカラム反転駆動方式などがある。
【００３８】
フレーム反転は共通電極電圧に対する画素電極電圧の極性がフレーム単位に変わる方式であり、ライン反転は一つの行を単位に共通電極電圧に対する画素電極電圧の極性が変わる方式であり、ドット反転は一つの画素を単位に共通電極電圧に対する画素電極電圧の極性が変わる方式である。
一方、一つのゲート線が選択され、そのゲート線に走査信号が伝達されると、そのゲート線に連結された行の画素などは印加されたデータ電圧によりそれぞれ信号が伝達される。
この画素電圧は次の画像信号が入力されるまで液晶蓄電器ＣＬＣと保持蓄電器ＣＳＴにより保持しなければならない。
本発明の実施例においては各画素の電圧は隣接した保持蓄電器ＣＳＴの基準電圧になる。
【００３９】
しかしながら、フレーム反転の場合、全体的に白色または黒色を表示するときには隣接した画素はすべて同電圧を有することになる。
従って、保持蓄電器ＣＳＴをなす二つの電極の間に電圧差が殆ど生じないことになり、これによって保持蓄電器ＣＳＴの電極間の誘電体を通じて非常に小さい漏洩電流のみが流れることになり、保持蓄電器ＣＳＴの間の誘電体の信頼度を向上させるばかりでなく、液晶表示装置の寿命を延長させることができる。
【００４０】
本発明の実施例４に従う保持蓄電器を有する液晶表示装置に対し保持蓄電器ＣＳＴが画素の漏洩電流に対応し保持できる電圧保持率をシミュレーションした結果を図１０ないし図１２に示す。
３＊９の画素配列を有するセルについてシミュレーションし、液晶物質の抵抗ＲＬＣは場合によって変化させた。
共通電極に印加される電圧は５Ｖに保持し、データ電圧は１Ｖと１０Ｖに印加した。
【００４１】
図１０は、ライン反転方式において、二番目の行の五番目の列の画素に対しシミュレーションした、時間に対する画素の電圧変化を示す。
ここで、すべてのデータ電圧は１行に対する書き込み時間の間に１０Ｖに保持し、液晶物質の抵抗ＲＬＣが１＊１０11Ωである。
図１０において（ａ）と（ｃ）は同一の曲線で示しており、それぞれ実施例４に従う液晶表示装置と保持畜電器ＣＳＴのない従来の液晶表示装置の画素電圧を示し、点線で示す曲線（ｂ）は通常の独立配線方式の液晶表示装置の画素電圧を示している。
【００４２】
図１０に示すように、本発明および保持畜電器ＣＳＴのない従来の液晶表示装置の画素電圧（ａ）と（ｃ）においては、漏洩電流が大きいため、従来の独立配線方式の画素電圧（ｂ）に比べて画素電極電圧が低下する。
本発明の実施例に従う液晶表示装置の場合、は同一の程度の漏洩電流により隣接画素の電圧が同時に急激に減少することによっても影響を受ける。
【００４３】
ある一つの画素の漏洩電流が他の画素に比べて大きい場合には異なる結果が現われるが、この結果を図１１に示す。
この場合、液晶物質の抵抗ＲＬＣは５＊１０10Ωである。
図１１をみると、本発明の実施例に従う液晶表示装置の画素電圧（ａ）が通常の独立配線方式の液晶表示装置の場合（ｂ）に比べて急激に減少するが、保持蓄電器のない液晶表示装置の場合（ｃ）に比べては徐々に減少することがわかる。
【００４４】
図１２はドット反転方式の場合である。
このシミュレーションにおいて奇数番目のデータ線の電圧は１０Ｖであり、偶数番目のデータ線の電圧は１Ｖである。
そして、液晶物質の抵抗ＲＬＣは１＊１０11Ωである。
図１２に示すように、本発明の実施例に従う液晶表示装置の画素電圧の変化（ａ）が、従来の独立配線方式の液晶表示装置の場合（ｂ）や保持蓄電器のない液晶表示装置の場合（ｃ）に比べて緩やかであることがわかる。
【００４５】
図１３はドット反転方式の場合、画素を充電する間と充電直後の画素電圧の変化を示している。
本発明の実施例に従う液晶表示装置は、充電時間（ａ）は従来の独立配線方式や保持容量のない液晶表示装置の場合（ｂ）または（ｃ）に比べてもっと長い。
これは保持畜電器ＣＳＴの二つの端子間の電圧差が大きいためである。
【００４６】
さらに、本発明に従う液晶表示装置は、キックバック電圧Ｖｋｂは従来の独立配線方式の液晶表示装置の場合に比べて大きく、保持容量電極のない場合と同一である。
キックバック電圧が大きくなるのは、ゲート電圧が降下するときにカップリングによる隣接画素の電圧降下が同時に起こるためである。
図４に示す修理画素の電圧は前述したように、隣接画素電極の電圧により決まり、これを図１４に示す。
上側曲線が修理画素の左右にある画素の画素電圧を示し、下側曲線が修理画素の画素電圧を示す。
すなわち、不良画素の電圧は左右の隣接した画素の電圧により決められる。
【００４７】
本発明による液晶表示装置を中間調表示が可能な５対８の大きさと２３４＊４００(＊３)の解像度を有するパネルに製作して実験した結果、クロストークとフリッカは発生せず、通常の液晶表示装置と同一の程度の表示性能を示すことが確認された。
図１５は本発明の実施例５に従う液晶表示装置の平面図であり、図１６は図１５のXVI−XVI'線に沿い示す断面図である。
【００４８】
本発明の実施例５に従う液晶表示装置は互いに平行し１つの基板にすべて形成されている線形画素電極と線形共通電極とを有している。
図１５および図１６に示すように、透明な絶縁基板１００上に横方向に走査信号を伝達するゲート線２０が形成されており、ゲート線２０の一部はゲート電極になる。
ゲート線２０と平行に外部からの共通信号を伝達する共通電極線９０が基板上に形成されており、共通電極線９０は縦方向に平行に距離をもって基板上に形成されている多数の線形共通電極９１と連結されている。
基板１００上にはさらにゲート線２０と平行に保持容量電極１１、１２がゲート線２０を含むゲート配線および共通電極線９０および共通電極９１を含む共通信号配線と分離形成されている。
【００４９】
ゲート配線２０、共通信号配線９０、９１、保持容量電極１１、１２上が窒化シリコンなどからなるゲート絶縁膜３０で覆われているが、ゲート絶縁膜３０には保持容量電極１１、１２の一部を露出させる接触口３１、３２が形成されている。
ゲート線２０の一部であるゲート電極上のゲート絶縁膜３０上には非晶質シリコンなどからなる薄膜トランジスタのチャンネル層４０が形成されており、その上にはドーピングされた非晶質シリコンなどからなる抵抗接触層５１、５２がゲート線２０を中心にして両側に二つの部分に分離形成されている。
【００５０】
画像信号を伝達する多数のデータ線６０がゲート絶縁層３０上に縦方向に形成されており、ゲート線１０および保持容量電極１１、１２と交差する。
従って、各保持容量電極１１の両端はデータ線６０に対し互いに反対側に位置する。
ドーピングされた非晶質シリコン層５１、５２上にはデータ線６０と連結されたソース電極６１とドレイン電極６２がそれぞれ形成されている。
【００５１】
ここで、ゲート電極１０、ゲート絶縁膜３０、チャンネル層４０、抵抗性接触層５１、５２、ソースおよびドレイン電極６１、６２は薄膜トランジスタをなす。
ドレイン電極６２は横方向に長く延長されゲート絶縁膜３０を間にもって保持容量電極１１と重畳されており、隣接した画素の保持容量電極１２とゲート絶縁膜３０に形成されている接触口３２を通じて連結されている。
すなわち、ドレイン電極６２が保持蓄電器の一端子になり、ドレイン電極６２とゲート絶縁膜３０とを間にもって重畳されている保持容量電極１１が保持蓄電器の他端子になる。
【００５２】
一方、ドレイン電極６２は縦方向に共通電極９１と交互に平行に形成されている画素電極６３と連結されている。
ソース電極６１、ドレイン電極６２および画素電極６３上には窒化シリコンなどからなる保護膜７０が形成されている。
本発明の実施例５においては保護膜７０が基板の全面を覆っているが、画素領域において液晶物質を駆動するための十分な電気場を確保するなどの他の必要に従っては一部を除去することもできる。
【００５３】
以下、本発明の実施例５に従う薄膜トランジスタ液晶表示装置の基板を製造する方法について詳細に説明する。
図１７ないし図２０は本発明の実施例に従う薄膜トランジスタ液晶表示装置の基板を製造する過程を示す断面図である。
このような薄膜トランジスタ液晶表示装置の基板を製造するためには５枚のマスクを必要とする。
【００５４】
まず、図１７に示すように、基板上にアルミニウムなどの金属を蒸着し第１マスクを用いてパターニングしゲート線２０、共通電極線９０（図示せず）、共通電極９１（図示せず）および保持容量電極１１、１２を形成する。
次に、図１８に示すように、窒化シリコンや有機絶縁膜などを蒸着してゲート絶縁膜３０を形成し、水素化非晶質シリコン層４０とドーピングされた水素化非晶質シリコン層５０とを順に蒸着し、第２マスクを用いて上記二つの層を島状にパターニングする。
【００５５】
図１９に示すように、第３マスクを用いてゲート絶縁膜３０をパターニングし、保持容量電極１１、１２の一部を露出させる接触口３１、３２を形成する。
図２０に示すように、クロムなどの金属を蒸着し、第４マスクを用いてパターニングし、データ線６０、ソース電極６１、ドレイン電極６２および画素電極６３などのデータ配線をする。
ドーピングされた非晶質シリコン層５０をエッチングして抵抗接触層５１、５２を完成し、抵抗接触層５１、５２の間の非晶質シリコン層５０を露出させる。
【００５６】
最終に、基板の全面に窒化シリコンや有機絶縁膜などを蒸着し図１５および図１６に示すように、保護膜７０を形成する。
本発明の実施例６においては十分な保持容量を確保するために画素電極を連結する連結部を形成し、この連結部が共通電極線と重畳されるようにする。
図２１は本発明の実施例６に従う薄膜トランジスタ液晶表示装置の配置図である。
【００５７】
図２１に示すように、画素領域に縦方向に形成されている画素電極６３を互いに連結する画素電極線６４が形成されゲート絶縁膜３０を間にもって共通電極線９０と重畳されている。
このようになると、画素電極線６４と共通電極線９０との間で保持容量が形成されるので、本発明の実施例５に比べもっと大きい保持容量を得ることができる。
その他の構造は図１５および図１６に示す実施例５と同様である。
【００５８】
一方、前述したような隣接画素の画素電極に一端子が連結される保持蓄電器を有する液晶表示装置において各保持蓄電器ＣＳＴの基準電圧は隣接画素の電圧になるが、図３に示す実施例からみられるように、最初に始める画素の一方の保持蓄電器は基準電圧なしに切られて孤立(floating)し、最終端の画素は該当画素のスイッチング素子に二つずつの保持蓄電器が連結されている他の画素とは異なり、一つの保持蓄電器のみが連結されることになる。
かかる問題点を解決するために図２２ないし図２４を参照して本発明の実施例７ないし９について説明する。
【００５９】
図２２ないし図２４は実施例７ないし９に従う薄膜トランジスタ液晶表示装置の等価回路図である。
図２２に示すように、まず、画像を表示するに用いられる画素Ｐ１１、Ｐ１２、Ｐ２１、Ｐ２２からなる画素列の両端に１列ずつの画素Ｐ１０、Ｐ２０、Ｐ１ｆ、Ｐ２ｆをさらに形成する。
すなわち、画素Ｐ１１、Ｐ１２、Ｐ２１、Ｐ２２には二つの保持蓄電器が連結されているようにし、左側画素Ｐ１０、Ｐ２０に連結されている二つの保持蓄電器のうち、一つの１電極は孤立しており、最右側の画素Ｐ１ｆ、Ｐ２ｆには一つの保持蓄電器のみが連結されており、この画素等Ｐ１０、Ｐ２０、Ｐ１ｆ、Ｐ２ｆは画像を表示するに用いない補助画素になるようにする。
【００６０】
他の方法としては、図２３に示すように、左側画素Ｐ１１、Ｐ２１の保持蓄電器の孤立した基準端子を前段ゲート線と連結し、右側画素Ｐ１２、Ｐ２２の右側にはスイッチング素子に保持蓄電器が一つだけしか連結されていない補助画素Ｐ１ｆ、Ｐ２ｆを１列以上置くことである。
また、他の方法としては、図２４からみられるように、最初列および最終列の両側にそれぞれ補助画素Ｐ１０、Ｐ２０、Ｐ１ｆ、Ｐ２ｆを１列以上形成し、最左側に形成されている補助画素Ｐ１０、Ｐ２０の孤立した端子を前段ゲート線に連結することである。
【００６１】
図５には図示していないが、上記のような問題点が実施例２においても発生し得るが、同様の方法で解決することができる。
すなわち、全画素の上下に孤立した保持蓄電器や一つの保持蓄電器を有する補助画素行を付加し、これらを画像を表示するに用いないことである。
また、実施例３においては、補助画素列と行とを画素列の上下左右に加えることができる。
【００６２】
【発明の効果】
本発明の実施例でのように、１画素の保持蓄電器の一電極は該当画素のスイッチング素子に連結し、他電極は隣接画素のスイッチング素子に連結して保持蓄電器を形成することにより、寄生容量を減少することができ、スイッチング素子に不良があるときにも欠陥を容易に修理することができる。
【図面の簡単な説明】
【図１】 従来の独立配線方式の薄膜トランジスタ液晶表示装置の単位画素の等価回路図である。
【図２】 従来の前段ゲート方式の薄膜トランジスタ液晶表示装置の単位画素の等価回路図である。
【図３】 本発明の実施例１に従う薄膜トランジスタ液晶表示装置の等価回路図である。
【図４】 図３に示す液晶表示装置において不良画素の修理方法を示す回路図である。
【図５】 本発明の実施例２に従う薄膜トランジスタ液晶表示装置の等価回路図である。
【図６】 図５に示す液晶表示装置において不良画素の修理方法を示す回路図である。
【図７】 本発明の実施例３に従う薄膜トランジスタ液晶表示装置の等価回路図である。
【図８】 本発明の実施例４に従う薄膜トランジスタ液晶表示装置の平面図である。
【図９】 図８のIX−IX'線に沿い示す断面図である。
【図１０】 本発明の実施例４に従う液晶表示装置の電圧保持率をシミュレーションしたグラフである。
【図１１】 本発明の実施例４に従う液晶表示装置の電圧保持率をシミュレーションしたグラフである。
【図１２】 本発明の実施例４に従う液晶表示装置の電圧保持率をシミュレーションしたグラフである。
【図１３】 本発明の実施例４に従う液晶表示装置のキックバック電圧を示すグラフである。
【図１４】 本発明の実施例４に従う液晶表示装置において不良画素の画素電極電圧を示すグラフである。
【図１５】 本発明の実施例５に従う薄膜トランジスタ液晶表示装置の平面図である。
【図１６】 図１５のXVI−XVI'線に沿い示す断面図である。
【図１７】 本発明の実施例５に従う薄膜トランジスタ液晶表示装置の製造過程を示す断面図である。
【図１８】 本発明の実施例５に従う薄膜トランジスタ液晶表示装置の製造過程を示す断面図である。
【図１９】 本発明の実施例５に従う薄膜トランジスタ液晶表示装置の製造過程を示す断面図である。
【図２０】 本発明の実施例５に従う薄膜トランジスタ液晶表示装置の製造過程を示す断面図である。
【図２１】 本発明の実施例６に従う薄膜トランジスタ液晶表示装置の平面図である。
【図２２】 それぞれ本発明の実施例７ないし９に従う薄膜トランジスタ液晶表示装置の等価回路図である。
【図２３】 それぞれ本発明の実施例７ないし９に従う薄膜トランジスタ液晶表示装置の等価回路図である。
【図２４】 それぞれ本発明の実施例７ないし９に従う薄膜トランジスタ液晶表示装置の等価回路図である。
【符号の説明】
１０ ゲート線
１１ ゲート電極
２０ ゲート線
２１、２２ 保持容量電極
３０ ゲート絶縁膜
４０ チャンネル層
５１、５２ 抵抗接触層
６０、６５ データ線
６１ ソース電極
６２ ドレイン電極
６３ 画素電極
６４ 画素電極線
７０ 保護膜
７１、７２、７３ 接触口
８０ 画素電極
８１、８２、８３ 画素電極
９０ 共通電極線
１００ 基板
【発明の属する技術分野】
本発明は液晶表示装置およびその製造方法に係り、特にスイッチング素子と保持蓄電器を有している液晶表示装置に関する。
【０００２】
【従来の技術】
一般に、液晶表示装置は互いに向い合っている二つの基板とその間の液晶層とからなる。
二つの基板のうち、一つまたは二つ種類の電極を有しており、この電極は液晶層と共に液晶蓄電器をなす。
現在、広く用いられている能動行列型液晶表示装置(active matrix liquid crystal display：ＡＭＬＣＤ)用基板はその他にも走査信号と画像信号を伝達するゲート線とデータ線などの配線を有しており、また、走査信号に応答して画像信号を制御して液晶蓄電器に伝達する薄膜トランジスタなどのスイッチング素子を有している。
さらに、この基板は画素電圧、すなわち液晶蓄電器の電圧を保持するに役に立つ保持蓄電器を有している。
【０００３】
保持蓄電器は大きく二つに分けられるが、そのうち、一つは保持蓄電器の基準電極が隣接ゲート線と連結されている前段ゲート方式であり、他の一つは独立配線方式であって保持蓄電器の基準電極を別途の保持電極線に連結することである。
以下、添付図面を参照して従来の技術に従う薄膜トランジスタ液晶表示装置について説明する。
【０００４】
図１は従来の独立配線方式の薄膜トランジスタ液晶表示装置の単位画素の等価回路図である。
図１に示すように、走査信号を伝達するゲート線ＧＬと画像信号を伝達するデータ線ＤＬとが互いに交差しており、ゲート線ＧＬとデータ線ＤＬにより定義される画素は薄膜トランジスタＴＦＴ、液晶蓄電器ＣＬＣおよび保持蓄電器ＣＳＴを含んでいる。
薄膜トランジスタＴＦＴのゲート電極はゲート線ＧＬに連結されており、ソース電極はデータ線ＤＬにそれぞれ連結されており、薄膜トランジスタＴＦＴのドレイン電極は液晶蓄電器ＣＬＣと保持蓄電器ＣＳＴの第１端子と連結されている。
液晶蓄電器ＣＬＣと保持蓄電器ＣＳＴは互いに並列に連結されている。
液晶蓄電器ＣＬＣの第２端子または基準端子には共通電圧で表示される一定電圧Ｖｃｏｍが印加され、保持蓄電器ＣＳＴの第２端子または基準端子にはゲート線ＧＬと別途に形成されている保持電極線ＳＬに連結されている。
しかしながら、かかる方法は別途の保持電極線を形成するので、配線の数が増加し、開口率が減少するという問題がある。
【０００５】
図２は従来の前段ゲート方式の薄膜トランジスタ液晶表示装置の単位画素の等価回路図である。
従来の前段ゲート方式の液晶表示装置は図２からみるように、保持線を有していない。
その代わりに、１画素の前端ゲート線ＧＬ、すなわちその画素に隣接しその画素の薄膜トランジスタＴＦＴに直接連結されていないゲート線が保持蓄電器ＣＳＴの基準電極に連結されている。
他の構造は図１に示す独立配線方式の場合と同様である。
この方法は、ゲート線以外に別途の保持電極線を形成しないので、開口率を高めることができるという長所はあるが、ゲート線の寄生容量が増加するという問題がある。
【０００６】
また、従来の独立配線方式または前段ゲート方式の薄膜トランジスタ液晶表示装置の保持蓄電器ＣＳＴの二つの端子に印加される電圧はほぼ６ボルトないし１２ボルト程度と高い。
このとき、この電圧により保持蓄電器ＣＳＴの両電極の間の絶縁膜を漏洩電流が流れることになり、保持蓄電器ＣＳＴ自体に放電が起こるか絶縁膜内に欠陥がある場合には絶縁破壊も起こる可能性があり歩留りの減少が生じる。
【０００７】
【発明の目的】
本発明の目的は、薄膜トランジスタ液晶表示装置において開口率の減少や配線の増加のない保持蓄電器を形成することにある。
さらに、本発明の目的は、液晶表示装置の画質を向上させることにある。
【０００８】
【課題を解決するための手段】
前記目的を達成するため、本願第１発明においては、
基板と、前記基板上に形成されており外部から走査信号を伝達するゲート線と、前記ゲート線と連結されている複数のゲート電極と、前記基板上に前記ゲート線およびゲート電極と分離形成されている複数の線形共通電極と、前記基板上に前記ゲート線、前記ゲート電極および前記共通電極と分離形成されている複数の保持容量電極と、前記ゲート線、ゲート電極、共通電極および保持容量電極を覆っており、前記保持容量電極の一部を露出させる複数の接触口を有しているゲート絶縁膜と、前記ゲート電極上の前記ゲート絶縁膜上に形成されているチャンネル層と、前記チャンネル層上に形成されており、互いに分離した第１および第２部分をそれぞれ有する複数の接触層と、前記接触層の第１部分上にそれぞれ形成されている複数のソース電極と、前記接触層の第２部分上に形成されている第１部分と、前記ゲート絶縁膜上に前記第１部分と連結されるようにそれぞれ形成されており、前記保持容量電極のうちの一つとそれぞれ重畳されて保持蓄電器をなし、前記ゲート絶縁膜に形成されている前記接触口のうちの一つを通じて他の保持容量電極と連結されている第２部分をそれぞれ含む複数のドレイン電極と、前記ゲート絶縁膜上に前記共通電極と平行に交互に形成されており、前記ドレイン電極と連結されている複数の線形画素電極と、前記ソース電極と連結されており、外部から画像信号を伝達するデータ線とを含む液晶表示装置を提供する。
【０００９】
本願第２発明は、前記各ドレイン電極が二つ以上の隣り合う保持容量電極と連結されている、液晶表示装置を提供する。
【００１０】
本願第３発明は、前記基板上に前記共通電極と連結形成されており、外部からの共通信号を伝達する共通信号線と、前記ゲート絶縁膜上に前記画素電極と連結形成されており、前記ゲート絶縁膜を間にもって前記共通電極線と重畳されている画素電極線とをさらに含む、薄膜トランジスタ液晶表示装置を提供する。
【００１１】
本願第４発明は、下記Ａ〜Ｆ段階を含む薄膜トランジスタ液晶表示装置の製造方法を提供する。
Ａ；基板上にゲート線と、前記ゲート線に連結されているゲート電極と、前記ゲート線および前記ゲート電極と分離されている複数の共通電極と、前記ゲート線、ゲート電極および共通電極と分離されている保持容量電極とを基板上に形成する段階、
Ｂ；前記ゲート線、ゲート電極、共通電極及び保持容量電極上にゲート絶縁膜を形成する段階、
Ｃ；前記ゲート電極上の前記ゲート絶縁膜上に非晶質シリコン層を形成する段階、
Ｄ；前記非晶質シリコン層上にドーピングされた非晶質シリコン層を形成する段階、
Ｅ；前記ゲート絶縁膜に前記保持容量電極の一部を露出させる接触口を形成する段階、
Ｆ；データ線、前記データ線および前記ドーピングされた非晶質シリコン層に連結されているソース電極と、前記ドーピングされた非晶質シリコン層に連結されているドレイン電極と、前記ドレイン電極と連結されており、前記保持容量電極のうちの一つと重畳されており、前記接触口を通じて他の保持容量電極と連結されている画素電極とを形成する段階。
【００１２】
本願第５発明は、行列形態に配置されている複数の画素を含む液晶表示装置において、各画素は液晶蓄電器と、スイッチング素子と、第１および第２端子を有している保持蓄電器とを含み、各画素の保持蓄電器の第１端子は対応する画素のスイッチング素子に連結されており、前記複数の画素において両端の列に配置された画素うち、一端の列に配置された画素を第１画素とし、他端の列に配置された画素を第２画素とし、前記第１画素を除いた各画素の保持蓄電器の第２端子は他の画素のスイッチング素子に連結されていて、前記第２画素を除いた各画素のスイッチング素子は少なくとも二つの保持蓄電器と連結されており、前記第１および第２画素のうち、少なくとも一つは画像を表示するのに用いない液晶表示装置を提供する。
【００１３】
本願第６発明は、隣り合う画素のスイッチング素子が、前記保持蓄電器のうちの一つを通じて互いに連結されている液晶表示装置を提供する。
本願第７発明は、前記第１画素の保持蓄電器の第２端子は孤立している、液晶表示装置を提供する。
【００１４】
本願第８発明は、行列形態に配置されている複数の画素を含む液晶表示装置において、前記複数の画素は、第１画素群と、前記第１画素群を間にはさんで互いに両端に配置される第２画素及び第３画素と、からなる。前記第１画素群は、前記第２画素及び第３画素の間に配置されており、液晶蓄電器、スイッチング素子および前記スイッチング素子に連結されている第１端子と第２端子とを含む第１保持蓄電器をそれぞれ有している複数の第１画素を含み、前記第２画素は、液晶蓄電器、スイッチング素子及び前記スイッチング素子に連結されている第１端子と第２端子とを有している第２保持蓄電器を含み、前記第３画素は、液晶蓄電器とスイッチング素子とを含む。前記各第１画素の第１保持蓄電器の第２端子は他の第１画素のスイッチング素子または第３画素のスイッチング素子に連結されており、前記第２保持蓄電器の第２端子は前記第１画素および他の第２画素のうちの少なくとも一つに連結されており、前記第１画素のスイッチング素子は第１保持蓄電器および第２保持蓄電器のうち、少なくとも一つと連結されており、前記第３画素のスイッチング素子は前記第１保持蓄電器に連結されており、前記第３画素は画像を表示するに用いない液晶表示装置を提供する。
【００１５】
本願第９発明は、前記第１ないし第３画素のうち互いに隣り合う二つのスイッチング素子が、前記第１および第２保持蓄電器のうちの一つを通じて互いに連結されている液晶表示装置を提供する。
【００１６】
本願第１０発明は、前記第２画素のスイッチング素子に一端子が連結されており、他の一端子は孤立している第３保持蓄電器をさらに含む、液晶表示装置を提供する。
【００１７】
本願第１１発明は、複数の画素と、複数のゲート線と、複数のデータ線と、複数の第１保持蓄電器と、複数の第２保持蓄電器とを含み、前記第１列の各画素のドレイン端子は、一つの第１保持蓄電器の第１および第２端子のうち、いずれかの一つおよび一つの第２保持蓄電器の第２端子と連結されており、前記第１列の反対側端部に位置する第２列の画素のドレイン端子は、一つの第１保持蓄電器の第１および第２端子のうちいずれかの一つにのみ連結されており、第１列および第２列を除いた残りの列の画素のドレイン端子は、二つの第１保持蓄電器と連結されており、前記第１列および第２列のうち、一列の画素は画像表示に用いない液晶表示装置を提供する。
【００１８】
複数の画素は、第１端子および第２端子を有する液晶蓄電器と、ゲート端子、ソース端子及び前記液晶蓄電器の第１端子に連結されているドレイン端子を有する薄膜トランジスタとを含み、行列形態に配列されている。
複数のゲート線は、一行に属する画素のゲート端子にそれぞれ連結されている。
複数のデータ線は、一列に属する画素のソース端子にそれぞれ連結されている。
複数の第１保持蓄電器は、一行に属する画素のうち、隣り合う二つのドレイン端子にそれぞれ連結されている第１および第２端子をそれぞれ有する。
複数の第２保持蓄電器は、第１端子と行列の第１端部に位置する第１列に属する画素のうちの一つのドレインに連結されている第２端子とを有する。
【００１９】
本願第１２発明は、前記第２保持蓄電器の第１端子は孤立している、液晶表示装置を提供する。
本願第１３発明は、第１行の画素のドレインに連結されている前記第２保持蓄電器の第１端子は、前記第１行に隣り合う行の画素のゲート端子と連結されたゲート線と連結されている液晶表示装置を提供する。
【００２０】
本願第１４発明は、前記第１列および第２列の画素はいずれも画像表示に用いない液晶表示装置を提供する。
本願第１５発明は、前記第２保持蓄電器の第１端子は孤立している液晶表示装置を提供する。
本願第１６発明は、第１行の画素のドレインに連結されている前記第２保持蓄電器の第１端子は、前記第１行に隣り合う行の画素のゲート端子と連結されたゲート線と連結されている液晶表示装置を提供する。
【００２１】
【発明の実施の形態】
以下、本発明の好ましい実施形態例を添付図面に基づいて詳細に説明する。
本明細書において本発明の好ましい実施形態例を記載し、特殊な用語を用いているがこれに限定されるものではなく、むしろかかる実施例によって本明細書の開示内容が一層明らかになり、本技術分野において本発明の範囲を十分に伝えることができるであろう。
図面において、層および領域の厚さはこれらを明確に区分することができるように拡大図示している。
【００２２】
図３は本発明の実施例１に従う薄膜トランジスタ液晶表示装置の等価回路図であり、図４は図３に示す薄膜トランジスタ液晶表示装置のスイッチング素子に欠陥があるときの修理方法を示すものである。
図３に示すように、横にゲート線ＧＬが配列されており、縦にデータ線ＤＬが配列されており、ゲート線ＧＬとデータ線ＤＬは行列形態に配列されている画素を定義する。
すなわち、各画素は液晶蓄電器ＣＬＣおよび薄膜トランジスタＱなどのスイッチング素子を有しており、薄膜トランジスタＱのゲート端子はゲート線ＧＬに、ソース端子はデータ線ＤＬに連結されており、ドレイン端子は液晶蓄電器ＣＬＣの第１端子に連結されている。
液晶蓄電器の第２端子には共通電圧に表示される一定電圧Ｖｃｏｍが印加される。
【００２３】
一行に属する隣接した二つの画素の薄膜トランジスタＱのドレイン端子にそれぞれ一端子ずつ連結されている保持蓄電器ＣＳＴが形成されており、ここで、一行に属する画素とは、同一のゲート線に連結された画素を意味する。
このとき、図中左側端に位置する画素の薄膜トランジスタのドレイン端子には二つの保持蓄電器ＣＳＴが連結されており、右側端に位置する画素には一つの保持蓄電器ＣＳＴにのみ連結されている。
左側端に位置する画素の薄膜トランジスタに連結されている二つの保持蓄電器ＣＳＴのうち、一端子（ＣＳＴＬ）は孤立している。
結果的に、最右側の画素を除いた残りの各画素は二つの保持蓄電器ＣＳＴを有することになり、最右側の画素のみが一つの保持蓄電器を有することになる。
【００２４】
図３に示した液晶表示装置の修理方法について図４を参照して説明する。
図４に示すように、一画素の薄膜トランジスタＱ０に欠陥があると、欠陥がある薄膜トランジスタＱ０のドレイン端子をレーザなどを用いて切断しこの薄膜トランジスタＱ０に連結されている液晶蓄電器ＣＬＣ０および保持蓄電器ＣＳＴ０、ＣＳＴ１と分離する。
そうすると、薄膜トランジスタＱ０はデータ信号を該当画素の液晶蓄電器ＣＬＣ０に供給せず、電荷保存法則によりその画素の液晶蓄電器ＣＬＣ０の画素電圧ＶＰは、次の式により決められる。
【００２５】
Ｖｐ＝（ＶＬ＋ＶＲ＋ＶｃｏｍＣｌＣ／Ｃｓｔ）／（２＋ＣｌＣ／Ｃｓｔ）
ここで、ＶＬは保持蓄電器ＣＳＴ１に連結されている隣り合う液晶蓄電器ＣＬＣ１の画素電圧であり、ＶＲは保持蓄電器ＣＳＴ０に連結されている隣り合う液晶蓄電器ＣＬＣ２の画素電圧であり、Ｃｌｃはこの画素の液晶蓄電器ＣＬＣ０の静電容量であり、Ｃｓｔはこの画素の保持蓄電器ＣＳＴ０の静電容量である。
このとき、Ｃｌｃ／Ｃｓｔは１より小さい値でＣｓｔが大きいほどＣｌｃ／Ｃｓｔは減少することになるが、このようになると、画素電圧は隣り合う液晶蓄電器ＣＬＣ１、ＣＬＣ２の画素電圧ＶＬ、ＶＲの算術平均に接近する。
従って、この画素の明るさは左右の画素の中間明るさに近接するので、自動的に補償され得る。
これは、欠陥により薄膜トランジスタの端子が電気的に切断された場合にも同一である。
画面の明るさは画面上の物体の境界を除くと漸次変化するため、かかる構造は特に単色液晶表示装置において非常に有利である。
３色相のカラーフィルタからなるカラーパネルの場合、このような自動補償の目的を達成するためには、その傍の三番目の隣接した画素、すなわち同一色を現す画素同士保持蓄電器ＣＳＴを連結することが好ましい。
しかしながら、このように自動補償を目標にしない場合にはカラーパネルであってもその左右の隣接した画素に連結してもよい。
【００２６】
図５は上下の画素、すなわち同一列の隣り合う画素の薄膜トランジスタのドレイン端子が保持蓄電器ＣＳＴの二つの端子にそれぞれ連結されるようにした構造であって、本発明の実施例２に従う薄膜トランジスタ液晶表示装置の等価回路図である。
図５に示すように、多数のゲート線ＧＬ、データ線ＤＬ、液晶蓄電器ＣＬＣおよび薄膜トランジスタＱが配列されている。
【００２７】
保持蓄電器ＣＳＴの二つの端子は１行に属する隣り合う二つの画素の薄膜トランジスタＱのドレイン端子にそれぞれ連結されている。
結局、１画素の薄膜トランジスタのドレイン端子には二つの保持蓄電器が連結されており、各画素は二つの保持蓄電器を有することになる。
図５に示した液晶表示装置の修理方法について図６を参照して説明する。
【００２８】
１画素の薄膜トランジスタＱ０に欠陥が生じると、図６に示すように、不良である薄膜トランジスタＱ０のドレイン端子を切断し不良である薄膜トランジスタＱ０をこれと連結されている液晶蓄電器ＣＬＣ０および保持蓄電器ＣＳＴ０、ＣＳＴ１から分離する。
そうすると、実施例１でのように、不良薄膜トランジスタＱ０のある画素の明るさは上下の画素の明るさの算術平均に近接した値に与えられるので、自動的に補償されることができる。
この場合、白黒パネルばかりでなく、カラーパネルにも上下の画素が同一色を表示すると適用可能である。
【００２９】
隣接した二つの画素であればどちらでも保持蓄電器ＣＳＴを通じて連結することができる。
例えば、１画素はその画素の左右および上下の四方全てに連結することができる。
具体的には、保持蓄電器ＣＳＴの一端子を、左側または右側および上方または下方の隣接画素と保持蓄電器ＣＳＴを通じて連結することができ、これを本発明の実施例３に従う液晶表示装置の等価回路図である図７に示す。
【００３０】
図７に示すように、すべての二つの隣接画素のドレイン電極は保持蓄電器ＣＳＴを通じて互いに連結されており、これに従い各画素は四つの保持蓄電器ＣＳＴを有する。
前述した方法で形成した保持蓄電器ＣＳＴを有する液晶表示装置の基板構造について詳細に説明する。
【００３１】
図８は本発明の実施例４に従う薄膜トランジスタ液晶表示装置の配置図であり、図９は図８のIX−IX'線に沿い切断して示す断面図である。
図８および図９に示すように、透明な絶縁基板１００上に横方向に走査信号を伝達するゲート線１０が形成されており、ゲート線の分枝であるゲート電極１１が形成されている。
基板１００上にはさらに縦方向に保持容量電極２１、２２がゲート線１０と分離形成されており、横方向分枝２１１、２２１を有している。
ゲート線１０およびゲート電極１１を含むゲート配線と保持容量電極２１、２２とその分枝２１１、２２１を含む保持配線は互いに分離されている。
【００３２】
ゲート配線１０、１１および保持配線２１、２２、２１１、２２１上が窒化シリコンなどの絶縁体からなるゲート絶縁膜３０で覆われている。
ゲート電極１１上のゲート絶縁膜３０上には非晶質シリコンなどからなる薄膜トランジスタのチャンネル層４０が形成されており、その上にはドーピングされた非晶質シリコンなどからなる抵抗接触層５１、５２が形成されている。
抵抗接触層５１、５２は、ゲート電極１１を中心にして互いに反対側に位置する二つの部分５１、５２に分けられており、チャンネル層４０とその上の配線との間の接触抵抗を小さくすることができる物質であればよい。
【００３３】
画像信号を伝達する多数のデータ線６０、６５がゲート絶縁層３０上に縦方向に形成されており、ゲート線１０および保持容量電極２１、２２の分枝２１１、２２１と交差する。
従って、各分枝２１１、２２１の端部およびこれと連結された保持容量電極２１、２２はデータ線６０、６５に対し互いに反対側に位置する。
【００３４】
ドーピングされた非晶質シリコン層５１、５２上にはデータ線６０、６５と連結されたソース電極６１とドレイン電極６２がそれぞれ形成されている。
ここで、ゲート電極１０、ゲート絶縁膜３０、チャンネル層４０、抵抗性接触層５１、５２、ソースおよびドレイン電極６１、６２は薄膜トランジスタをなす。
【００３５】
データ線６０、６５、ソース電極６１およびドレイン電極６２を含むデータ配線とチャンネル層４０上には保護膜７０が覆われており、保護膜７０にはドレイン電極６２の一部を露出させる接触口７１が形成されており、保護膜７０とゲート絶縁膜３０には保持容量電極２１、２２の分枝２１１、２２１の端部を露出させる接触口７２、７３が形成されている。
保護膜７０上のゲート線１０とデータ線６０とで取り囲まれた画素領域には画素電極８１、８２、８３が形成されている。
画素電極８２は保護膜７０に形成された接触口７１を通じてドレイン電極６２と連結されており、保持容量電極２２と重畳され保持蓄電器を形成し、隣接した画素領域の保持容量電極２１とは接触口７２および分枝２１１を通じて連結されている。
ここで、画素電極８１、８２、８３は反対側基板（図示省略）に形成されている基準電極（図示省略）と共に液晶蓄電器をなす。
【００３６】
以下、このような薄膜トランジスタ液晶表示装置の動作について説明する。
まず、表示しようとする画素のゲート電極１１にゲート線１０を通じてゲートオン電圧を印加し薄膜トランジスタを導通させた後、画像信号を現すデータ電圧をデータ線６０を通じてソース電極６１に印加しこのデータ電圧が薄膜トランジスタのチャンネルを通じてドレイン電極６２に伝達されるようにする。
そうすると、ドレイン電極６２に伝達された電圧が画素電極８２に伝達され、画素電極８２と、反対側基板に形成されている共通電極（図示省略）の電位差により二つの基板の間に電界が形成される。
この電界の強さはデータ電圧の大きさにより調節され、電界が形成されると二つの基板の間の液晶分子が電界方向に沿い動くことになり、これによって基板に透過される光量が調節される。
【００３７】
しかしながら、この場合、画素電極と反対側基板の共通電極の間にある液晶物質に電界が続けて同方向に印加されると液晶が劣化されるため、電界方向を続けて変更しなければならない。
すなわち、共通電極電圧に対する画素電極電圧（データ電圧）値を陽、陰交互にしなければならない。
このような駆動方式を反転駆動方式といい、反転駆動方式としてはフレーム反転、ライン反転、ドット反転およびカラム反転駆動方式などがある。
【００３８】
フレーム反転は共通電極電圧に対する画素電極電圧の極性がフレーム単位に変わる方式であり、ライン反転は一つの行を単位に共通電極電圧に対する画素電極電圧の極性が変わる方式であり、ドット反転は一つの画素を単位に共通電極電圧に対する画素電極電圧の極性が変わる方式である。
一方、一つのゲート線が選択され、そのゲート線に走査信号が伝達されると、そのゲート線に連結された行の画素などは印加されたデータ電圧によりそれぞれ信号が伝達される。
この画素電圧は次の画像信号が入力されるまで液晶蓄電器ＣＬＣと保持蓄電器ＣＳＴにより保持しなければならない。
本発明の実施例においては各画素の電圧は隣接した保持蓄電器ＣＳＴの基準電圧になる。
【００３９】
しかしながら、フレーム反転の場合、全体的に白色または黒色を表示するときには隣接した画素はすべて同電圧を有することになる。
従って、保持蓄電器ＣＳＴをなす二つの電極の間に電圧差が殆ど生じないことになり、これによって保持蓄電器ＣＳＴの電極間の誘電体を通じて非常に小さい漏洩電流のみが流れることになり、保持蓄電器ＣＳＴの間の誘電体の信頼度を向上させるばかりでなく、液晶表示装置の寿命を延長させることができる。
【００４０】
本発明の実施例４に従う保持蓄電器を有する液晶表示装置に対し保持蓄電器ＣＳＴが画素の漏洩電流に対応し保持できる電圧保持率をシミュレーションした結果を図１０ないし図１２に示す。
３＊９の画素配列を有するセルについてシミュレーションし、液晶物質の抵抗ＲＬＣは場合によって変化させた。
共通電極に印加される電圧は５Ｖに保持し、データ電圧は１Ｖと１０Ｖに印加した。
【００４１】
図１０は、ライン反転方式において、二番目の行の五番目の列の画素に対しシミュレーションした、時間に対する画素の電圧変化を示す。
ここで、すべてのデータ電圧は１行に対する書き込み時間の間に１０Ｖに保持し、液晶物質の抵抗ＲＬＣが１＊１０11Ωである。
図１０において（ａ）と（ｃ）は同一の曲線で示しており、それぞれ実施例４に従う液晶表示装置と保持畜電器ＣＳＴのない従来の液晶表示装置の画素電圧を示し、点線で示す曲線（ｂ）は通常の独立配線方式の液晶表示装置の画素電圧を示している。
【００４２】
図１０に示すように、本発明および保持畜電器ＣＳＴのない従来の液晶表示装置の画素電圧（ａ）と（ｃ）においては、漏洩電流が大きいため、従来の独立配線方式の画素電圧（ｂ）に比べて画素電極電圧が低下する。
本発明の実施例に従う液晶表示装置の場合、は同一の程度の漏洩電流により隣接画素の電圧が同時に急激に減少することによっても影響を受ける。
【００４３】
ある一つの画素の漏洩電流が他の画素に比べて大きい場合には異なる結果が現われるが、この結果を図１１に示す。
この場合、液晶物質の抵抗ＲＬＣは５＊１０10Ωである。
図１１をみると、本発明の実施例に従う液晶表示装置の画素電圧（ａ）が通常の独立配線方式の液晶表示装置の場合（ｂ）に比べて急激に減少するが、保持蓄電器のない液晶表示装置の場合（ｃ）に比べては徐々に減少することがわかる。
【００４４】
図１２はドット反転方式の場合である。
このシミュレーションにおいて奇数番目のデータ線の電圧は１０Ｖであり、偶数番目のデータ線の電圧は１Ｖである。
そして、液晶物質の抵抗ＲＬＣは１＊１０11Ωである。
図１２に示すように、本発明の実施例に従う液晶表示装置の画素電圧の変化（ａ）が、従来の独立配線方式の液晶表示装置の場合（ｂ）や保持蓄電器のない液晶表示装置の場合（ｃ）に比べて緩やかであることがわかる。
【００４５】
図１３はドット反転方式の場合、画素を充電する間と充電直後の画素電圧の変化を示している。
本発明の実施例に従う液晶表示装置は、充電時間（ａ）は従来の独立配線方式や保持容量のない液晶表示装置の場合（ｂ）または（ｃ）に比べてもっと長い。
これは保持畜電器ＣＳＴの二つの端子間の電圧差が大きいためである。
【００４６】
さらに、本発明に従う液晶表示装置は、キックバック電圧Ｖｋｂは従来の独立配線方式の液晶表示装置の場合に比べて大きく、保持容量電極のない場合と同一である。
キックバック電圧が大きくなるのは、ゲート電圧が降下するときにカップリングによる隣接画素の電圧降下が同時に起こるためである。
図４に示す修理画素の電圧は前述したように、隣接画素電極の電圧により決まり、これを図１４に示す。
上側曲線が修理画素の左右にある画素の画素電圧を示し、下側曲線が修理画素の画素電圧を示す。
すなわち、不良画素の電圧は左右の隣接した画素の電圧により決められる。
【００４７】
本発明による液晶表示装置を中間調表示が可能な５対８の大きさと２３４＊４００(＊３)の解像度を有するパネルに製作して実験した結果、クロストークとフリッカは発生せず、通常の液晶表示装置と同一の程度の表示性能を示すことが確認された。
図１５は本発明の実施例５に従う液晶表示装置の平面図であり、図１６は図１５のXVI−XVI'線に沿い示す断面図である。
【００４８】
本発明の実施例５に従う液晶表示装置は互いに平行し１つの基板にすべて形成されている線形画素電極と線形共通電極とを有している。
図１５および図１６に示すように、透明な絶縁基板１００上に横方向に走査信号を伝達するゲート線２０が形成されており、ゲート線２０の一部はゲート電極になる。
ゲート線２０と平行に外部からの共通信号を伝達する共通電極線９０が基板上に形成されており、共通電極線９０は縦方向に平行に距離をもって基板上に形成されている多数の線形共通電極９１と連結されている。
基板１００上にはさらにゲート線２０と平行に保持容量電極１１、１２がゲート線２０を含むゲート配線および共通電極線９０および共通電極９１を含む共通信号配線と分離形成されている。
【００４９】
ゲート配線２０、共通信号配線９０、９１、保持容量電極１１、１２上が窒化シリコンなどからなるゲート絶縁膜３０で覆われているが、ゲート絶縁膜３０には保持容量電極１１、１２の一部を露出させる接触口３１、３２が形成されている。
ゲート線２０の一部であるゲート電極上のゲート絶縁膜３０上には非晶質シリコンなどからなる薄膜トランジスタのチャンネル層４０が形成されており、その上にはドーピングされた非晶質シリコンなどからなる抵抗接触層５１、５２がゲート線２０を中心にして両側に二つの部分に分離形成されている。
【００５０】
画像信号を伝達する多数のデータ線６０がゲート絶縁層３０上に縦方向に形成されており、ゲート線１０および保持容量電極１１、１２と交差する。
従って、各保持容量電極１１の両端はデータ線６０に対し互いに反対側に位置する。
ドーピングされた非晶質シリコン層５１、５２上にはデータ線６０と連結されたソース電極６１とドレイン電極６２がそれぞれ形成されている。
【００５１】
ここで、ゲート電極１０、ゲート絶縁膜３０、チャンネル層４０、抵抗性接触層５１、５２、ソースおよびドレイン電極６１、６２は薄膜トランジスタをなす。
ドレイン電極６２は横方向に長く延長されゲート絶縁膜３０を間にもって保持容量電極１１と重畳されており、隣接した画素の保持容量電極１２とゲート絶縁膜３０に形成されている接触口３２を通じて連結されている。
すなわち、ドレイン電極６２が保持蓄電器の一端子になり、ドレイン電極６２とゲート絶縁膜３０とを間にもって重畳されている保持容量電極１１が保持蓄電器の他端子になる。
【００５２】
一方、ドレイン電極６２は縦方向に共通電極９１と交互に平行に形成されている画素電極６３と連結されている。
ソース電極６１、ドレイン電極６２および画素電極６３上には窒化シリコンなどからなる保護膜７０が形成されている。
本発明の実施例５においては保護膜７０が基板の全面を覆っているが、画素領域において液晶物質を駆動するための十分な電気場を確保するなどの他の必要に従っては一部を除去することもできる。
【００５３】
以下、本発明の実施例５に従う薄膜トランジスタ液晶表示装置の基板を製造する方法について詳細に説明する。
図１７ないし図２０は本発明の実施例に従う薄膜トランジスタ液晶表示装置の基板を製造する過程を示す断面図である。
このような薄膜トランジスタ液晶表示装置の基板を製造するためには５枚のマスクを必要とする。
【００５４】
まず、図１７に示すように、基板上にアルミニウムなどの金属を蒸着し第１マスクを用いてパターニングしゲート線２０、共通電極線９０（図示せず）、共通電極９１（図示せず）および保持容量電極１１、１２を形成する。
次に、図１８に示すように、窒化シリコンや有機絶縁膜などを蒸着してゲート絶縁膜３０を形成し、水素化非晶質シリコン層４０とドーピングされた水素化非晶質シリコン層５０とを順に蒸着し、第２マスクを用いて上記二つの層を島状にパターニングする。
【００５５】
図１９に示すように、第３マスクを用いてゲート絶縁膜３０をパターニングし、保持容量電極１１、１２の一部を露出させる接触口３１、３２を形成する。
図２０に示すように、クロムなどの金属を蒸着し、第４マスクを用いてパターニングし、データ線６０、ソース電極６１、ドレイン電極６２および画素電極６３などのデータ配線をする。
ドーピングされた非晶質シリコン層５０をエッチングして抵抗接触層５１、５２を完成し、抵抗接触層５１、５２の間の非晶質シリコン層５０を露出させる。
【００５６】
最終に、基板の全面に窒化シリコンや有機絶縁膜などを蒸着し図１５および図１６に示すように、保護膜７０を形成する。
本発明の実施例６においては十分な保持容量を確保するために画素電極を連結する連結部を形成し、この連結部が共通電極線と重畳されるようにする。
図２１は本発明の実施例６に従う薄膜トランジスタ液晶表示装置の配置図である。
【００５７】
図２１に示すように、画素領域に縦方向に形成されている画素電極６３を互いに連結する画素電極線６４が形成されゲート絶縁膜３０を間にもって共通電極線９０と重畳されている。
このようになると、画素電極線６４と共通電極線９０との間で保持容量が形成されるので、本発明の実施例５に比べもっと大きい保持容量を得ることができる。
その他の構造は図１５および図１６に示す実施例５と同様である。
【００５８】
一方、前述したような隣接画素の画素電極に一端子が連結される保持蓄電器を有する液晶表示装置において各保持蓄電器ＣＳＴの基準電圧は隣接画素の電圧になるが、図３に示す実施例からみられるように、最初に始める画素の一方の保持蓄電器は基準電圧なしに切られて孤立(floating)し、最終端の画素は該当画素のスイッチング素子に二つずつの保持蓄電器が連結されている他の画素とは異なり、一つの保持蓄電器のみが連結されることになる。
かかる問題点を解決するために図２２ないし図２４を参照して本発明の実施例７ないし９について説明する。
【００５９】
図２２ないし図２４は実施例７ないし９に従う薄膜トランジスタ液晶表示装置の等価回路図である。
図２２に示すように、まず、画像を表示するに用いられる画素Ｐ１１、Ｐ１２、Ｐ２１、Ｐ２２からなる画素列の両端に１列ずつの画素Ｐ１０、Ｐ２０、Ｐ１ｆ、Ｐ２ｆをさらに形成する。
すなわち、画素Ｐ１１、Ｐ１２、Ｐ２１、Ｐ２２には二つの保持蓄電器が連結されているようにし、左側画素Ｐ１０、Ｐ２０に連結されている二つの保持蓄電器のうち、一つの１電極は孤立しており、最右側の画素Ｐ１ｆ、Ｐ２ｆには一つの保持蓄電器のみが連結されており、この画素等Ｐ１０、Ｐ２０、Ｐ１ｆ、Ｐ２ｆは画像を表示するに用いない補助画素になるようにする。
【００６０】
他の方法としては、図２３に示すように、左側画素Ｐ１１、Ｐ２１の保持蓄電器の孤立した基準端子を前段ゲート線と連結し、右側画素Ｐ１２、Ｐ２２の右側にはスイッチング素子に保持蓄電器が一つだけしか連結されていない補助画素Ｐ１ｆ、Ｐ２ｆを１列以上置くことである。
また、他の方法としては、図２４からみられるように、最初列および最終列の両側にそれぞれ補助画素Ｐ１０、Ｐ２０、Ｐ１ｆ、Ｐ２ｆを１列以上形成し、最左側に形成されている補助画素Ｐ１０、Ｐ２０の孤立した端子を前段ゲート線に連結することである。
【００６１】
図５には図示していないが、上記のような問題点が実施例２においても発生し得るが、同様の方法で解決することができる。
すなわち、全画素の上下に孤立した保持蓄電器や一つの保持蓄電器を有する補助画素行を付加し、これらを画像を表示するに用いないことである。
また、実施例３においては、補助画素列と行とを画素列の上下左右に加えることができる。
【００６２】
【発明の効果】
本発明の実施例でのように、１画素の保持蓄電器の一電極は該当画素のスイッチング素子に連結し、他電極は隣接画素のスイッチング素子に連結して保持蓄電器を形成することにより、寄生容量を減少することができ、スイッチング素子に不良があるときにも欠陥を容易に修理することができる。
【図面の簡単な説明】
【図１】 従来の独立配線方式の薄膜トランジスタ液晶表示装置の単位画素の等価回路図である。
【図２】 従来の前段ゲート方式の薄膜トランジスタ液晶表示装置の単位画素の等価回路図である。
【図３】 本発明の実施例１に従う薄膜トランジスタ液晶表示装置の等価回路図である。
【図４】 図３に示す液晶表示装置において不良画素の修理方法を示す回路図である。
【図５】 本発明の実施例２に従う薄膜トランジスタ液晶表示装置の等価回路図である。
【図６】 図５に示す液晶表示装置において不良画素の修理方法を示す回路図である。
【図７】 本発明の実施例３に従う薄膜トランジスタ液晶表示装置の等価回路図である。
【図８】 本発明の実施例４に従う薄膜トランジスタ液晶表示装置の平面図である。
【図９】 図８のIX−IX'線に沿い示す断面図である。
【図１０】 本発明の実施例４に従う液晶表示装置の電圧保持率をシミュレーションしたグラフである。
【図１１】 本発明の実施例４に従う液晶表示装置の電圧保持率をシミュレーションしたグラフである。
【図１２】 本発明の実施例４に従う液晶表示装置の電圧保持率をシミュレーションしたグラフである。
【図１３】 本発明の実施例４に従う液晶表示装置のキックバック電圧を示すグラフである。
【図１４】 本発明の実施例４に従う液晶表示装置において不良画素の画素電極電圧を示すグラフである。
【図１５】 本発明の実施例５に従う薄膜トランジスタ液晶表示装置の平面図である。
【図１６】 図１５のXVI−XVI'線に沿い示す断面図である。
【図１７】 本発明の実施例５に従う薄膜トランジスタ液晶表示装置の製造過程を示す断面図である。
【図１８】 本発明の実施例５に従う薄膜トランジスタ液晶表示装置の製造過程を示す断面図である。
【図１９】 本発明の実施例５に従う薄膜トランジスタ液晶表示装置の製造過程を示す断面図である。
【図２０】 本発明の実施例５に従う薄膜トランジスタ液晶表示装置の製造過程を示す断面図である。
【図２１】 本発明の実施例６に従う薄膜トランジスタ液晶表示装置の平面図である。
【図２２】 それぞれ本発明の実施例７ないし９に従う薄膜トランジスタ液晶表示装置の等価回路図である。
【図２３】 それぞれ本発明の実施例７ないし９に従う薄膜トランジスタ液晶表示装置の等価回路図である。
【図２４】 それぞれ本発明の実施例７ないし９に従う薄膜トランジスタ液晶表示装置の等価回路図である。
【符号の説明】
１０ ゲート線
１１ ゲート電極
２０ ゲート線
２１、２２ 保持容量電極
３０ ゲート絶縁膜
４０ チャンネル層
５１、５２ 抵抗接触層
６０、６５ データ線
６１ ソース電極
６２ ドレイン電極
６３ 画素電極
６４ 画素電極線
７０ 保護膜
７１、７２、７３ 接触口
８０ 画素電極
８１、８２、８３ 画素電極
９０ 共通電極線
１００ 基板
Claims (16)
- 基板と、
前記基板上に形成されており外部から走査信号を伝達するゲート線と、
前記ゲート線と連結されている複数のゲート電極と、
前記基板上に前記ゲート線およびゲート電極と分離形成されている複数の線形共通電極と、
前記基板上に前記ゲート線、前記ゲート電極および前記共通電極と分離形成されている複数の保持容量電極と、
前記ゲート線、ゲート電極、共通電極および保持容量電極を覆っており、前記保持容量電極の一部を露出させる複数の接触口を有しているゲート絶縁膜と、
前記ゲート電極上の前記ゲート絶縁膜上に形成されているチャンネル層と、
前記チャンネル層上に形成されており、互いに分離した第１および第２部分をそれぞれ有する複数の接触層と、
前記接触層の第１部分上にそれぞれ形成されている複数のソース電極と、
前記接触層の第２部分上に形成されている第１部分と、前記ゲート絶縁膜上に前記第１部分と連結されるようにそれぞれ形成されており、前記保持容量電極のうち、一つとそれぞれ重畳されて保持蓄電器をなし、前記ゲート絶縁膜に形成されている前記接触口のうちの一つを通じて他の保持容量電極と連結されている第２部分をそれぞれ含む複数のドレイン電極と、
前記ゲート絶縁膜上に前記共通電極と平行に交互に形成されており、前記ドレイン電極と連結されている複数の線形画素電極と、
前記ソース電極と連結されており、外部から画像信号を伝達するデータ線とを含む液晶表示装置。 - 前記各ドレイン電極は二つ以上の隣り合う保持容量電極と連結されている、請求項１に記載の液晶表示装置。
- 前記基板上に前記共通電極と連結形成されており、外部からの共通信号を伝達する共通信号線と、
前記ゲート絶縁膜上に前記画素電極と連結形成されており、前記ゲート絶縁膜を間にもって前記共通電極線と重畳されている画素電極線とをさらに含む、請求項２に記載の薄膜トランジスタ液晶表示装置。 - 基板上にゲート線と、前記ゲート線に連結されているゲート電極と、前記ゲート線および前記ゲート電極と分離されている複数の共通電極と、前記ゲート線、ゲート電極および共通電極と分離されている保持容量電極とを基板上に形成する段階と、
前記ゲート線、ゲート電極、共通電極及び保持容量電極上にゲート絶縁膜を形成する段階と、
前記ゲート電極上の前記ゲート絶縁膜上に非晶質シリコン層を形成する段階と、
前記非晶質シリコン層上にドーピングされた非晶質シリコン層を形成する段階と、
前記ゲート絶縁膜に前記保持容量電極の一部を露出させる接触口を形成する段階と、
データ線、前記データ線および前記ドーピングされた非晶質シリコン層に連結されているソース電極と、前記ドーピングされた非晶質シリコン層に連結されているドレイン電極と、前記ドレイン電極と連結されており、前記保持容量電極のうちの一つと重畳されており、前記接触口を通じて他の保持容量電極と連結されている画素電極とを形成する段階とを含む薄膜トランジスタ液晶表示装置の製造方法。 - 行列形態に配置されている複数の画素を含む液晶表示装置において、
各画素は液晶蓄電器と、スイッチング素子と、第１および第２端子を有している保持蓄電器とを含み、
各画素の保持蓄電器の第１端子は対応する画素のスイッチング素子に連結されており、
前記複数の画素において両端の列に配置された画素うち、一端の列に配置された画素を第１画素とし、他端の列に配置された画素を第２画素とし、前記第１画素を除いた各画素の保持蓄電器の第２端子は他の画素のスイッチング素子に連結されていて、前記第２画素を除いた各画素のスイッチング素子は少なくとも二つの保持蓄電器と連結されており、
前記第１および第２画素のうち、少なくとも一つは画像を表示するのに用いない液晶表示装置。 - 隣り合う画素のスイッチング素子は、前記保持蓄電器のうちの一つを通じて互いに連結されている、請求項５に記載の液晶表示装置。
- 前記第１画素の保持蓄電器の第２端子は孤立している、請求項６に記載の液晶表示装置。
- 行列形態に配置されている複数の画素を含む液晶表示装置において、
前記複数の画素は、第１画素群と、前記第１画素群を間にはさんで互いに両端に配置される第２画素及び第３画素と、からなり、
前記第１画素群は、前記第２画素及び第３画素の間に配置されており、液晶蓄電器、スイッチング素子および前記スイッチング素子に連結されている第１端子と第２端子とを含む第１保持蓄電器をそれぞれ有している複数の第１画素を含み、
前記第２画素は、液晶蓄電器、スイッチング素子及び前記スイッチング素子に連結されている第１端子と第２端子とを有している第２保持蓄電器を含み、
前記第３画素は、液晶蓄電器とスイッチング素子とを含み、
前記各第１画素の第１保持蓄電器の第２端子は他の第１画素のスイッチング素子または第３画素のスイッチング素子に連結されており、前記第２保持蓄電器の第２端子は前記第１画素および他の第２画素のうちの少なくとも一つに連結されており、前記第１画素のスイッチング素子は第１保持蓄電器および第２保持蓄電器のうち、少なくとも一つと連結されており、前記第３画素のスイッチング素子は前記第１保持蓄電器に連結されており、
前記第３画素は画像を表示するに用いない液晶表示装置。 - 前記第１ないし第３画素のうち互いに隣り合う二つのスイッチング素子は、前記第１および第２保持蓄電器のうちの一つを通じて互いに連結されている、請求項８に記載の液晶表示装置。
- 前記第２画素のスイッチング素子に一端子が連結されており、他の一端子は孤立している第３保持蓄電器をさらに含む、請求項９に記載の液晶表示装置。
- 第１端子および第２端子を有する液晶蓄電器と、ゲート端子、ソース端子及び前記液晶蓄電器の第１端子に連結されているドレイン端子を有する薄膜トランジスタとを含み、行列形態に配列されている複数の画素と、
一行に属する画素のゲート端子にそれぞれ連結されている複数のゲート線と、
一列に属する画素のソース端子にそれぞれ連結されている複数のデータ線と、
一行に属する画素のうち、隣り合う二つのドレイン端子にそれぞれ連結されている第１および第２端子をそれぞれ有する複数の第１保持蓄電器と、
第１端子と行列の第１端部に位置する第１列に属する画素のうちの一つのドレインに連結されている第２端子とを有する複数の第２保持蓄電器とを含み、
前記第１列の各画素のドレイン端子は、一つの第１保持蓄電器の第１および第２端子のうち、いずれかの一つおよび一つの第２保持蓄電器の第２端子と連結されており、前記第１列の反対側端部に位置する第２列の画素のドレイン端子は、一つの第１保持蓄電器の第１および第２端子のうちいずれかの一つにのみ連結されており、第１列および第２列を除いた残りの列の画素のドレイン端子は、二つの第１保持蓄電器と連結されており、前記第１列および第２列のうち、一列の画素は画像表示に用いない液晶表示装置。 - 前記第２保持蓄電器の第１端子は孤立している、請求項１１に記載の液晶表示装置。
- 第１行の画素のドレインに連結されている前記第２保持蓄電器の第１端子は、前記第１行に隣り合う行の画素のゲート端子と連結されたゲート線と連結されている、請求項１１に記載の液晶表示装置。
- 前記第１列および第２列の画素はいずれも画像表示に用いない、請求項１１に記載の液晶表示装置。
- 前記第２保持蓄電器の第１端子は孤立している、請求項１４に記載の液晶表示装置。
- 第１行の画素のドレインに連結されている前記第２保持蓄電器の第１端子は、前記第１行に隣り合う行の画素のゲート端子と連結されたゲート線と連結されている、請求項１５に記載の液晶表示装置。
Applications Claiming Priority (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970080231A KR100476597B1 (ko) | 1997-12-31 | 1997-12-31 | 박막 트랜지스터 액정 표시 장치 |
| KR1019980015092A KR100552288B1 (ko) | 1998-04-28 | 1998-04-28 | 박막트랜지스터액정표시장치 |
| KR1997P80231 | 1998-05-13 | ||
| KR1998P15092 | 1998-05-13 | ||
| KR1998P17138 | 1998-05-13 | ||
| KR1019980017138A KR100529572B1 (ko) | 1998-05-13 | 1998-05-13 | 박막 트랜지스터 액정 표시 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11202369A JPH11202369A (ja) | 1999-07-30 |
| JP4298819B2 true JP4298819B2 (ja) | 2009-07-22 |
Family
ID=27349665
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23817898A Expired - Fee Related JP4298819B2 (ja) | 1997-12-31 | 1998-08-25 | 液晶表示装置およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP4298819B2 (ja) |
| TW (1) | TW384408B (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002040486A (ja) * | 2000-05-19 | 2002-02-06 | Seiko Epson Corp | 電気光学装置、その製造方法および電子機器 |
| KR100531478B1 (ko) * | 2002-08-16 | 2005-11-28 | 엘지.필립스 엘시디 주식회사 | 액정표시패널 및 그 구동방법 |
| US8830411B2 (en) * | 2009-01-16 | 2014-09-09 | Samsung Display Co., Ltd. | Array substrate and method of manufacturing the same |
| US8570453B2 (en) | 2009-02-03 | 2013-10-29 | Sharp Kabushiki Kaisha | Active matrix substrate, liquid crystal panel, liquid crystal display unit, liquid crystal display device and television receiver |
| WO2010089922A1 (ja) * | 2009-02-03 | 2010-08-12 | シャープ株式会社 | アクティブマトリクス基板、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機 |
-
1998
- 1998-05-16 TW TW87107634A patent/TW384408B/zh not_active IP Right Cessation
- 1998-08-25 JP JP23817898A patent/JP4298819B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| TW384408B (en) | 2000-03-11 |
| JPH11202369A (ja) | 1999-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6256076B1 (en) | Liquid crystal displays having switching elements and storage capacitors and a manufacturing method thereof | |
| US10223958B2 (en) | Display device and driving method thereof | |
| US7733433B2 (en) | Liquid crystal display having a reduced number of data driving circuit chips | |
| US7808494B2 (en) | Display device and driving method thereof | |
| TWI397880B (zh) | 顯示裝置及其驅動方法 | |
| TWI403812B (zh) | 薄膜電晶體陣列面板及包含該薄膜電晶體陣列面板之液晶顯示器 | |
| US8471974B2 (en) | Array substrate, display panel having the same and method of manufacturing the same | |
| CN100590501C (zh) | 阵列基板和具有该阵列基板的显示装置 | |
| KR101419226B1 (ko) | 액정표시장치 | |
| JP4298819B2 (ja) | 液晶表示装置およびその製造方法 | |
| JPH0358019A (ja) | 液晶表示装置 | |
| JP2741769B2 (ja) | 液晶表示装置 | |
| KR101844907B1 (ko) | 액정표시장치용 어레이기판 및 그 수리방법 | |
| KR100844804B1 (ko) | 액정표시패널의 어레이기판 | |
| US7256861B2 (en) | Liquid crystal display device | |
| KR100529572B1 (ko) | 박막 트랜지스터 액정 표시 장치 | |
| KR100552288B1 (ko) | 박막트랜지스터액정표시장치 | |
| CN219590639U (zh) | 阵列基板、显示面板和显示装置 | |
| KR100476597B1 (ko) | 박막 트랜지스터 액정 표시 장치 | |
| JP2796283B2 (ja) | 液晶表示装置 | |
| JP2004294913A (ja) | 液晶表示装置 | |
| JP2000206573A (ja) | アクティブマトリクス型液晶表示装置および画素欠陥修正方法 | |
| JPH01217323A (ja) | 液晶表示装置 | |
| JPH03271718A (ja) | 液晶表示装置 | |
| JPH0359518A (ja) | 表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050401 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050627 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050824 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081007 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081211 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090407 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090416 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120424 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130424 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130424 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130424 Year of fee payment: 4 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140424 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |