KR100391155B1 - 액정 표시 장치용 어레이 기판 및 그의 제조 방법 - Google Patents

액정 표시 장치용 어레이 기판 및 그의 제조 방법 Download PDF

Info

Publication number
KR100391155B1
KR100391155B1 KR10-2001-0067191A KR20010067191A KR100391155B1 KR 100391155 B1 KR100391155 B1 KR 100391155B1 KR 20010067191 A KR20010067191 A KR 20010067191A KR 100391155 B1 KR100391155 B1 KR 100391155B1
Authority
KR
South Korea
Prior art keywords
data
pattern
wiring
short
short circuit
Prior art date
Application number
KR10-2001-0067191A
Other languages
English (en)
Other versions
KR20030035218A (ko
Inventor
김용완
박동진
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR10-2001-0067191A priority Critical patent/KR100391155B1/ko
Publication of KR20030035218A publication Critical patent/KR20030035218A/ko
Application granted granted Critical
Publication of KR100391155B1 publication Critical patent/KR100391155B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays

Abstract

본 발명은 액정 표시 장치용 어레이 기판 및 그의 제조 방법에 관한 것이다.
액정 표시 장치용 어레이 기판의 제조 과정에서 공정 중 발생하는 정전기에 의해 소자가 파괴되는 것을 방지하기 위해 단락 배선을 형성하고, 이후 배선을 분리하여 불량 검출을 위한 전기적 검사를 실시하는데, 어레이 기판을 4장의 마스크로 형성할 경우, 데이터 배선을 연결하는 단락 패턴 상부에 데이터 배선 물질이 더 형성되므로 단락 패턴이 완전히 절단되지 않는 문제가 발생한다.
본 발명에 따른 액정 표시 장치용 어레이 기판에서는 단락 배선을 형성하여 정전기 발생에 의한 소자의 파괴를 방지하면서, 미세한 패턴을 가지는 마스크를 이용하여 어레이 기판을 4장의 마스크로 제조함으로써 제조 공정 및 비용을 감소시키고, 데이터 배선을 분리하여 전기적 검사를 실시함으로써 공정의 추가 없이 불량을 검출할 수 있다.

Description

액정 표시 장치용 어레이 기판 및 그의 제조 방법{array panel for liquid crystal display devices and manufacturing method of the same}
본 발명은 액정 표시 장치 및 그의 제조 방법에 관한 것으로서, 더욱 상세하게는 단락 배선을 가지는 액정 표시 장치용 어레이 기판 및 그의 제조 방법에 관한 것이다.
최근 정보화 사회로 시대가 급발전함에 따라 박형화, 경량화, 저 소비전력화 등의 우수한 특성을 가지는 평판 표시 장치(flat panel display)의 필요성이 대두되었는데, 이 중 액정 표시 장치(liquid crystal display)가 해상도, 컬러표시, 화질 등에서 우수하여 노트북이나 데스크탑 모니터에 활발하게 적용되고 있다.
일반적으로, 액정 표시 장치는 전계 생성 전극이 각각 형성되어 있는 두 기판을 두 전극이 형성되어 있는 면이 마주 대하도록 배치하고 두 기판 사이에 액정 물질을 주입한 다음, 두 전극에 전압을 인가하여 생성되는 전기장에 의해 액정 분자를 움직이게 함으로써, 이에 따라 달라지는 빛의 투과율에 의해 화상을 표현하는장치이다.
액정 표시 장치는 다양한 형태로 이루어질 수 있는데, 현재 박막 트랜지스터와 박막 트랜지스터에 연결된 화소 전극이 행렬 방식으로 배열된 능동 행렬 액정 표시 장치(Active Matrix LCD : AM-LCD)가 해상도 및 동영상 구현 능력이 우수하여 가장 주목받고 있다.
이러한 액정 표시 장치는 하부 기판에 화소 전극이 형성되어 있고 상부 기판에 공통 전극이 형성되어 있는 구조로, 두 전극 사이에 걸리는 기판에 수직한 방향의 전기장에 의해 액정 분자를 구동하는 방식이다. 이는, 투과율과 개구율 등의 특성이 우수하다.
이하, 첨부한 도면을 참조하여 일반적인 액정 표시 장치의 구조에 대하여 설명한다.
도 1은 일반적인 액정 표시 장치에 대한 단면도이다.
도 1에 도시한 바와 같이, 액정 표시 장치는 화상이 표현되는 제 1 영역(A)과 제 1 영역(A)에 신호를 인가하기 위해 구동 회로와 연결되는 패드(도시하지 않음)가 위치하는 제 2 영역(B)으로 나누어진다.
제 1 영역(A)에서 하부의 어레이 기판은 투명한 제 1 기판(10) 위에 금속과 같은 도전 물질로 이루어진 게이트 전극(11)이 형성되어 있고, 그 위에 실리콘 질화막(SiNx)이나 실리콘 산화막(SiO2)으로 이루어진 게이트 절연막(12)이 게이트 전극(11)을 덮고 있다. 게이트 전극(11) 상부의 게이트 절연막(12) 위에는 비정질 실리콘으로 이루어진 액티브층(13)이 형성되어 있으며, 그 위에 불순물이 도핑된 비정질 실리콘으로 이루어진 오믹 콘택층(14)이 형성되어 있다.
오믹 콘택층(14) 상부에는 금속과 같은 도전 물질로 이루어진 소스 및 드레인 전극(15a, 15b)이 형성되어 있는데, 소스 및 드레인 전극(15a, 15b)은 게이트 전극(11)과 함께 박막 트랜지스터(T)를 이룬다.
도시하지 않았지만, 게이트 전극(11)은 게이트 배선과 연결되어 있고, 소스 전극(15a)은 데이터 배선과 연결되어 있으며, 게이트 배선과 데이터 배선은 서로 직교하여 화소 영역을 정의한다.
다음, 소스 및 드레인 전극(15a, 15b) 위에는 실리콘 질화막이나 실리콘 산화막 또는 유기 절연막으로 이루어진 보호층(16)이 형성되어 있으며, 보호층(16)은 드레인 전극(15b)을 드러내는 콘택홀(16c)을 가진다.
보호층(16) 상부의 화소 영역에는 투명 도전 물질로 이루어진 화소 전극(17)이 형성되어 있고, 화소 전극(17)은 콘택홀(16c)을 통해 드레인 전극(15b)과 연결되어 있다.
다음, 제 1 기판(10) 상부에는 제 1 기판(10)과 일정 간격을 가지고 이격되어 있으며 투명한 제 2 기판(20)이 배치되어 있고, 제 2 기판(20)의 안쪽면에는 블랙 매트릭스(21)가 박막 트랜지스터(T)와 대응되는 위치에 형성되어 있는데, 도시하지 않았지만 블랙 매트릭스(21)는 화소 전극(17) 이외의 부분도 덮고 있다. 블랙 매트릭스(21) 하부에는 컬러필터(22)가 형성되어 있는데, 컬러필터(22)는 적, 녹, 청의 색이 순차적으로 반복되어 있으며, 하나의 색이 하나의 화소 영역에 대응된다. 컬러필터(22) 하부에는 투명한 도전 물질로 이루어진 공통 전극(23)이 형성되어 있다.
그리고, 두 기판(10, 20) 사이에는 액정(30)이 주입되어 있다.
여기서, 제 1 기판(10) 상의 게이트 절연막(12)과 보호층(16) 및 제 2 기판(20)의 공통 전극(23)은 제 2 영역(B)까지 연장되어 있고, 제 2 영역(B)의 제 1 기판(10)과 제 2 기판(20) 사이에는 액정 주입을 위한 갭을 형성하고 주입된 액정의 누설을 방지하는 씰 패턴(seal pattern)(40)이 형성되어 있다.
이와 같은 액정 표시 장치에서 하부의 어레이 기판은 박막을 형성하고 사진 식각하는 공정을 여러 번 반복함으로써 이루어지는데, 일반적으로 액정 표시 장치의 기판은 투명한 유리 기판을 사용하므로 공정 중에 정전기가 발생하여 기판 및 기판 상부의 패턴에 국소적으로 존재하게 된다. 이러한 정전기는 전하량은 매우 작지만 국소적으로 존재하기 때문에 그 전압은 매우 높아, 박막 트랜지스터와 같은 소자가 손상되는 문제가 발생한다.
따라서, 제 2 영역(B)에 각각의 패드와 연결되는 단락 배선(shorting bar)을 형성하여, 배선이 등전위를 이루도록 함으로써 소자의 파괴를 방지할 수 있다.
종래의 단락 배선에 대한 일례를 도 2 내지 도 4에 도시하였는데, 도 2는 종래의 데이터 단락 배선 부분에 대한 평면도이고, 도 3 및 도 4는 각각 도 2에서 Ⅲ-Ⅲ선 및 Ⅳ-Ⅳ선을 따라 자른 단면도이다.
도시한 바와 같이, 기판(50) 위에 게이트 전극(도 1의 11)과 같은 물질로 제 1 단락 배선(51, 52)이 형성되어 있는데, 제 1 단락 배선(51, 52)은 가로 방향으로연장된 제 1 부분(51)과 세로 방향으로 연장되고 일끝단이 제 1 부분(51)에 연결되어 있는 제 2 부분(52)으로 이루어진다. 제 1 단락 배선(51, 52) 상부에는 게이트 절연막(53)이 형성되어 있으며, 그 위에 비정질 실리콘으로 이루어지고 제 1 단락 배선의 제 1 부분(51)과 이격되어 가로 방향으로 연장된 제 2 단락 배선(54)과 단락 패턴(55), 그리고 패드 패턴(56)이 형성되어 있다.
다음, 그 위에 가로 방향으로 연장되어 제 2 단락 배선(54)과 중첩하는 제 3 단락 배선(58)과 세로 방향으로 연장되어 있는 데이터 배선(59a, 59b)이 형성되어 있으며, 데이터 배선(59a, 59b)의 일끝단에는 데이터 패드(60a, 60b)가 위치한다. 여기서, 홀수번째 데이터 배선(59a)의 타끝단은 제 3 단락 배선(58)과 연결되어 있다. 또한, 홀수번째 데이터 배선(59a)과 짝수번째 데이터 배선(59b) 사이에는 단락 패턴(55)이 형성되어 있다.
한편, 제 2 단락 배선(54)과 제 3 단락 배선(58) 사이에는 불순물이 도핑된 비정질 실리콘으로 이루어진 제 1 불순물층(57a)이 형성되어 있으며, 단락 패턴(55)과 데이터 배선(59a, 59b)이 중첩하는 부분의 사이에는 제 2 불순물층(57b)이, 그리고 패드 패턴(56)과 데이터 패드(60a, 60b) 사이에는 제 3 불순물층(57c)이 형성되어 있다.
다음, 제 3 단락 배선(58)과 데이터 배선(59a, 59b) 및 데이터 패드(60a, 60b) 위에는 보호층(61)이 형성되어 있고, 보호층(61)은 제 1 단락 배선의 제 2 부분(52) 타끝단을 드러내는 다수의 제 1 콘택홀(61a)과 데이터 패드(60a, 60b)를 드러내는 제 2 콘택홀(61c)을 가진다. 또한, 보호층(61)은 단락 패턴(55)을 절단하는절단부(61b)를 가지며, 이때 하부의 게이트 절연막(53)도 일부 제거된다.
보호층(61) 상부에는 화소 전극(도 1의 17)과 같은 물질로 이루어지고 가로 방향으로 연장되어 제 1 단락 배선(51)과 중첩하는 제 1 보조 패턴(62), 그리고 세로 방향으로 연장되고 데이터 배선(59a, 59b) 및 데이터 패드(60a, 60b)와 중첩하는 제 2 보조 패턴(63a, 63b)이 형성되어 제 2 콘택홀(61c)을 통해 데이터 패드(60a, 60b)와 연결되어 있다. 여기서, 짝수번째 제 2 보조 패턴(63b)은 제 1 단락 배선의 제 2 부분(52) 타끝단과도 일부 중첩하며, 제 1 콘택홀(61a)을 통해 연결되어 있다.
이와 같이 제 1 내지 제 3 단락 배선(51, 52, 54, 58)을 형성하고 단락 패턴(55)을 통해 데이터 배선(59a, 59b)을 연결하여 공정을 진행한 후, 전기적인 검사를 실시하기 위해 단락 패턴(55)을 절단하여 데이터 배선(59a, 59b)이 홀수번째와 짝수번째로 나뉘어 연결되도록 한다. 따라서, 공정 중 발생하는 정전기를 방지하면서 어레이 기판의 불량을 검출할 수 있다.
이러한 단락 배선(51, 52, 54, 58)은 전기적인 검사를 실시한 후 절단된다.
그런데, 앞서 언급한 바와 같이 액정 표시 장치의 어레이 기판은 박막을 형성하고 사진 식각하는 공정을 반복함으로써 이루어진다. 사진 식각 공정은 세정, 감광막 도포, 노광 및 현상, 식각 등 여러 공정을 수반하고 있기 때문에, 사진 식각 공정을 한번만 단축해도 제조 시간이 상당히 많이 줄어들고 제조 비용이 감소된다. 일반적으로 사진 식각 공정에 이용되는 마스크 수가 공정수를 대표하는데, 최근 4장의 마스크를 이용하여 어레이 기판을 제조하는 방법이 연구 및 개발되고 있다.
이와 같이, 4장의 마스크를 이용하여 어레이 기판을 제조했을 때의 데이터 단락 배선 부분을 도 5 내지 도 7에 도시하였다. 도 5는 데이터 단락 배선 부분에 대한 평면도이고, 도 6 및 도 7은 도 5에서 Ⅵ-Ⅵ선 및 Ⅶ-Ⅶ선을 따라 자른 단면도이다. 이때, 박막 트랜지스터의 액티브층과 소스 및 드레인 전극은 하나의 사진 식각 공정에서 형성되므로, 액티브층은 소스 및 드레인 전극 사이를 제외하고 소스 및 드레인 전극과 동일한 모양을 가진다.
도시한 바와 같이, 기판(70) 위에 게이트 전극(도 1의 11)과 같은 물질로 가로 방향의 제 1 부분(71)과 세로 방향의 제 2 부분(72)으로 이루어진 제 1 단락 배선(71, 72)이 형성되어 있다. 제 1 단락 배선(71, 72) 상부에는 게이트 절연막(73)이 형성되어 있으며, 그 위에 비정질 실리콘으로 이루어지고 제 1 단락 배선의 제 1 부분(71)과 이격되어 가로 방향으로 연장된 제 2 단락 배선(74c)과 세로 방향으로 연장된 반도체 패턴(76c, 78c), 그리고 반도체 패턴(76c)을 연결하는 제 1 단락 패턴(79c)이 형성되어 있다.
다음, 그 위에 가로 방향으로 연장되어 제 2 단락 배선(74c)과 중첩하는 제 3 단락 배선(74a)과 세로 방향으로 연장되어 있는 데이터 배선(75a, 76a)이 형성되어 있으며, 데이터 배선(75a, 76a)의 일끝단에는 데이터 패드(77a, 78a)가 위치한다. 여기서, 홀수번째 데이터 배선(75a)의 타끝단은 제 3 단락 배선(74a)과 연결되어 있고, 짝수번째 데이터 배선(76a)은 제 1 단락 배선의 제 2 부분(72)에 대응하며, 홀수번째 데이터 배선(75a)과 짝수번째 데이터 배선(76a) 사이에는 제 2 단락패턴(79a)이 형성되어 있다.
한편, 제 3 단락 배선(74a)과 데이터 배선(75a, 76a), 데이터 패드(77a, 78a) 및 제 2 단락 패턴(79a) 하부에는 이들과 동일한 모양을 가지며 불순물이 도핑된 비정질 실리콘으로 이루어진 불순물 반도체층(74b, 76b, 78b)이 형성되어 있으며, 제 3 단락 배선(74a)과 데이터 배선(75a, 76a), 데이터 패드(77a, 78a) 및 제 2 단락 패턴(79a)은 불순물 반도체층(74b, 76b, 78b) 하부의 제 2 단락 배선(74c), 반도체 패턴(76c, 78c) 및 제 1 단락 패턴(79c)과도 동일한 모양을 가진다.
다음, 제 3 단락 배선(74a)과 데이터 배선(75a, 76a), 데이터 패드(77a, 78a) 및 제 2 단락 패턴(79a) 상부에는 보호층(81)이 형성되어 있고, 보호층(81)은 제 1 단락 배선의 제 2 부분(72) 타끝단을 드러내는 다수의 제 1 콘택홀(81a)과 데이터 패드(77a, 78a)를 드러내는 제 2 콘택홀(81c)을 가진다. 또한, 보호층(81)은 단락 패턴(79a, 79c)을 절단하는 절단부(81b)를 가지며, 이때 하부의 게이트 절연막(73)도 일부 제거된다.
이어, 보호층(81) 상부에는 화소 전극(도 1의 17)과 같은 물질로 이루어지고 가로 방향으로 연장되어 제 1 단락 배선(71)과 중첩하는 제 1 보조 패턴(82), 그리고 세로 방향으로 연장되고 데이터 배선(75a, 76a) 및 데이터 패드(77a, 78a)와 중첩하는 제 2 보조 패턴(83a, 83b)이 형성되어 제 2 콘택홀(81c)을 통해 데이터 패드(77a, 78a)와 연결되어 있다. 여기서, 짝수번째 제 2 보조 패턴(83b)은 제 1 단락 배선의 제 2 부분(72) 타끝단과도 일부 중첩하며, 제 1 콘택홀(81a)을 통해 연결되어 있다.
이와 같이, 4장의 마스크를 이용하여 어레이 기판을 제조한 경우에, 비정질 실리콘으로 이루어진 패턴들은 데이터 배선 및 그와 동일한 물질로 이루어진 패턴과 동일한 모양을 가진다. 따라서, 제 1 단락 패턴(79c) 상부에도 데이터 배선(77a, 78a)과 동일한 물질로 이루어진 제 2 단락 패턴(79a)이 위치한다.
그런데, 이러한 경우 보호층(81) 형성시 단락 패턴(79a, 79c)을 절단하기 위해 절단부(81b)를 형성할 때, 도 7에 도시한 바와 같이 제 1 단락 패턴(79a) 때문에 식각되는 두께가 더 두꺼워져 하부의 제 1 단락 패턴(79c)은 제거되지 않는다. 제 1 단락 패턴(79c)을 완전히 절단하기 위해서는 과도 식각(over etch)이 이루어져야 하는데, 이 경우 화상 표시 영역에 형성되는 박막 트랜지스터(도시하지 않음)의 액티브층도 같이 식각되기 때문에 채널이 제거되는 문제가 발생한다.
이와 같이, 데이터 배선과 액티브층을 하나의 사진 식각 공정에서 형성할 경우, 단락 배선 상부에는 데이터 물질이 남게 된다. 이를 식각하여 단선시키려면 과도 식각(over etching)을 하게 되는데, 단락 배선을 단선될지라도, 화상표시 영역의 액티브층의 채널 부분도 함께 식각되어, 채널이 제거되는 문제가 발생한다.
본 발명은 상기한 종래의 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 목적은 단락 배선을 이용하여 정전기 발생을 방지하고 불량을 검출할 수 있으며, 제조 공정 및 비용을 감소시킬 수 있는 액정 표시 장치용 어레이 기판 및 그의제조 방법을 제공하는 것이다.
도 1은 일반적인 액정 표시 장치의 단면도.
도 2는 종래의 데이터 단락 배선을 도시한 평면도.
도 3 및 도 4는 도 2에서 각각 Ⅲ-Ⅲ선 및 Ⅳ-Ⅳ선을 따라 자른 단면도.
도 5는 종래의 다른 실시예에 의한 데이터 단락 배선을 도시한 평면도.
도 6 및 도 7은 도 6에서 각각 Ⅵ-Ⅵ선 및 Ⅶ-Ⅶ선을 따라 자른 단면도.
도 8은 본 발명에 따른 어레이 기판을 간략하게 도시한 평면도.
도 9는 본 발명에 따른 어레이 기판에서 하나의 화소 영역을 도시한 평면도.
도 10은 도 9에서 Ⅹ-Ⅹ선을 따라 자른 단면도.
도 11은 본 발명에 따른 데이터 단락 배선을 도시한 평면도.
도 12 및 도 13은 도 11에서 각각 ⅩⅡ-ⅩⅡ선 및 ⅩⅢ-ⅩⅢ선을 따라 자른 단면도.
도 14a 내지 도 14c, 도 15a 내지 도 15c, 도 16a 및 도 16b, 그리고 도 17a 내지 도 17c는 본 발명에 따른 데이터 단락 배선 부분에 대한 제조 공정도.
<도면의 주요 부분에 대한 설명>
310 : 기판 330 : 게이트 절연막
346 : 제 1 단락 패턴 356 : 불순물 반도체층
366 : 제 2 단락 패턴 370 : 보호층
372 : 절단부 383 : 제 2 보조 패턴
상기한 목적을 달성하기 위한 본 발명에서는 기판 상에 박막 트랜지스터와 상기 박막 트랜지스터로부터 신호를 전달받는 화소 전극이 행렬 모양으로 배열되어 있는 액정 표시 장치용 어레이 기판에 있어서, 기판 위에 제 1 방향으로 연장되어 있으며 박막 트랜지스터에 신호를 전달하는 N(N은 정수)개의 게이트 배선이 형성되어 있고, 상기 게이트 배선과 동일한 물질로 이루어지고 상기 게이트 배선과 나란한 제 1 부분과 상기 제 1 부분에서 연장된 제 2 부분으로 이루어진 제 1 데이터 단락 배선이 형성되어 있다. 상기 게이트 배선 및 상기 제 1 데이터 단락 배선 상부에는 게이트 절연막이 이들을 덮고 있으며, 상기 게이트 절연막 상부에 비정질 실리콘으로 이루어지고, ㄱ) 상기 제 1 방향으로 연장되어 상기 제 1 데이터 단락 배선과 이격되어 있는 제 2 데이터 단락 배선, ㄴ) 상기 제 2 데이터 단락 배선에서 연장되어 있는 제 1 반도체 패턴, ㄷ) 상기 제 1 반도체 패턴 사이에 위치하고 상기 제 1 데이터 단락 배선의 제 2 부분에 대응하는 제 2 반도체 패턴, ㄹ) 상기 제 1 및 제 2 반도체 패턴과 접하며 제 1 절단부를 가지는 제 1 단락 패턴이 형성되어 있다. 다음, 상기 제 1 반도체 패턴 상부의 2n-1(n은 정수)번째 배선과 상기 제 2 반도체 패턴 상부의 2n번째 배선으로 이루어진 M(M은 정수)개의 데이터 배선이 형성되어 있으며, 상기 데이터 배선과 연결되고 상기 제 2 데이터 단락 배선 상부의 제 3 데이터 단락 배선, 상기 제 1 단락 패턴 상부에 형성되고 상기 데이터배선과 접하며, 상기 제 1 절단부에 대응하는 제 2 절단부를 가지는 제 2 단락 패턴이 형성되어 있다. 이어, 그 위에 상기 데이터 배선과 제 3 데이터 단락 배선 및 제 2 단락 패턴을 덮고 있으며, 상기 게이트 절연막과 함께 상기 제 1 데이터 단락 배선의 제 2 부분을 드러내는 제 1 콘택홀 및 상기 데이터 배선을 일부 드러내는 제 2 콘택홀, 그리고 상기 제 1 및 제 2 절단부 상부에 제 3 절단부를 가지는 보호층이 형성되어 있다. 다음, 상기 보호층 상부에는 상기 제 1 콘택홀과 상기 제 2 콘택홀을 통해 상기 제 1 데이터 단락 배선 및 상기 데이터 배선과 각각 연결되어 있는 제 1 보조 패턴이 형성되어 있다.
여기서, 제 3 데이터 단락 배선과 데이터 배선 및 제 2 단락 패턴은 상기 제 2 데이터 단락 배선과 제 1 및 제 3 반도체 패턴, 그리고 제 1 단락 패턴과 동일한 모양을 가지는 것이 바람직하다.
본 발명에서 상기 제 1 보조 패턴은 상기 화소 전극과 동일한 물질로 이루어질 수 있으며, 상기 제 1 보조 패턴과 동일한 물질로 이루어지고 상기 제 1 데이터 단락 배선과 중첩하는 제 2 보조 패턴을 더 포함할 수도 있다.
본 발명에서는 교차하는 게이트 배선과 데이터 배선, 상기 게이트 배선 및 데이터 배선에 연결되어 있는 박막 트랜지스터, 그리고 상기 박막 트랜지스터로부터 신호를 전달받는 화소 전극을 포함하는 액정 표시 장치용 어레이 기판의 제조 방법에 있어서, 기판을 구비하고, 상기 게이트 배선과 동일한 물질로 나란한 제 1 부분과, 상기 제 1 부분에서 연장된 제 2 부분을 가지는 제 1 데이터 단락 배선을 형성한다. 이어, 상기 제 1 데이터 단락 배선 상부에 게이트 절연막을 증착하고,그 위에 비정질 실리콘층과 금속층을 증착한다. 다음, 상기 금속층과 비정질 실리콘층을 한번의 사진 식각 공정으로 식각하여 ㄱ) 상기 제 1 데이터 단락 배선과 나란하며 이격되어 있는 제 2 데이터 단락 배선, ㄴ) 상기 제 2 데이터 단락 배선에서 연장된 제 1 반도체 패턴 및 상기 제 1 반도체 패턴 사이의 제 2 반도체 패턴, ㄷ) 상기 제 1 및 제 2 반도체 패턴을 연결하는 제 1 단락 패턴, ㄹ) 상기 제 2 데이터 단락 패턴 상부의 제 3 데이터 단락 패턴, ㅁ) 상기 제 1 반도체 패턴 상부의 2n-1(n은 정수)번째 배선과 상기 제 2 반도체 패턴 상부의 2n번째 배선으로 이루어진 데이터 배선, 그리고 ㅂ) 상기 제 1 단락 패턴 상부에 제 1 절단부를 가지는 제 2 단락 패턴을 형성한다. 다음, 상기 데이터 배선이 형성된 기판 상부에 보호층을 형성하고 패터닝하여, 상기 제 1 절단부에 대응하며 상기 제 1 단락 패턴을 절단하는 제 2 절단부와 상기 제 1 데이터 단락 배선의 제 2 부분을 드러내는 제 1 콘택홀, 그리고 상기 데이터 배선을 드러내는 제 2 콘택홀을 형성한다. 이어, 상기 보호층 상부에 상기 제 1 콘택홀을 통해 상기 제 1 데이터 단락 배선과 연결되고, 상기 제 2 콘택홀을 통해 상기 데이터 배선과 연결되는 제 1 보조 패턴을 형성한다.
여기서, 상기 사진 식각 공정은 상기 금속층 상부에 감광막을 도포하고 노광 및 현상하여 감광막 패턴을 형성하는 단계를 포함하며, 상기 감광막 패턴은 상기 제 1 및 제 2 단락 패턴에 대응하는 제 1 두께와 상기 제 1 절단부에 대응하며 상기 제 1 두께보다 얇은 제 2 두께로 이루어질 수 있다.
이때, 상기 감광막의 노광은 상기 제 1 절단부에 대응하는 부분에 슬릿 패턴이 형성되어 있는 마스크를 이용할 수 있으며, 또는 상기 제 1 절단부에 대응하는부분에 모자이크 패턴이 형성되어 있는 마스크를 이용할 수도 있다.
한편, 상기 제 1 보조 패턴을 형성하는 단계는 상기 제 1 데이터 단락 배선과 중첩하는 제 2 보조 패턴을 형성하는 단계를 포함할 수 있다.
이와 같이, 발명에 따른 액정 표시 장치용 어레이 기판 및 그 제조 방법에서는 단락 배선을 형성하여 정전기 발생에 의한 소자의 파괴를 방지하면서, 회절 노광을 이용하여 데이터 배선 및 그 하부의 비정질 실리콘으로 이루어진 패턴을 동일한 사진 식각 공정에서 제조함으로써 제조 공정 및 비용을 감소시키고, 데이터 배선을 분리하여 전기적 검사를 실시함으로써 공정의 추가 없이 불량을 검출할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 액정 표시 장치용 어레이 기판 및 그의 제조 방법에 대하여 상세히 설명한다.
먼저, 도 8은 본 발명에 따른 액정 표시 장치용 어레이 기판을 간략하게 도시한 도면이다.
도시한 바와 같이, 어레이 기판(100)은 화상이 구현되는 표시 영역(110)과 표시 영역(110) 가장자리의 비표시 영역(120)으로 이루어진다.
표시 영역(110)에는 다수의 게이트 배선(111, 112)과 데이터 배선(113, 114)이 교차하여 화소 영역을 정의하고, 게이트 배선(111, 112)과 데이터 배선(113, 114)이 교차하는 부분에는 스위칭 소자인 박막 트랜지스터(115)가 형성되어 있으며, 화소 영역에는 박막 트랜지스터(115)와 연결되어 있는 화소 전극(117)이 형성되어 있다.
다음, 게이트 배선(111, 112) 및 데이터 배선(113, 114)은 비표시 영역(120) 상에서 신호를 인가하기 위한 게이트 패드(121) 및 데이터 패드(123)를 각각 가지며, 일끝단은 각각 게이트 단락 배선(125, 126) 및 데이터 단락 배선(127, 128)과 연결되어 있다. 여기서, 짝수번째 게이트 배선(112)은 커트 영역(131)에 의해 제 1 게이트 단락 배선(125)과 분리되어, 제 1 게이트 단락 배선(125)은 홀수번째 게이트 배선(111)과 연결되고, 제 2 게이트 단락 배선(126)은 짝수번째 게이트 배선(112)과 각각 연결되어 있다. 또한, 홀수번째 데이터 배선(113)은 제 1 데이터 단락 배선(127)과 연결되어 있고, 짝수번째 데이터 배선(114)은 제 2 데이터 단락 배선(128)과 연결되어 있으며, 데이터 배선(113, 114) 사이에는 절단부(132)에 의해 절단되어 있는 단락 패턴(132)이 위치한다.
이러한 게이트 단락 배선(125, 126)과 데이터 단락 배선(127, 128)은 공정 중 발생하는 정전기에 의해 소자가 파괴되는 것을 방지하기 위한 것으로, 불량을 검출하기 위한 검사에 이용되기도 하며, 이후 공정에서 절단된다
다음 도 9 및 도 10에 본 발명에 따른 어레이 기판에서 하나의 화소 영역에 대한 평면도를 도시하였고, 도 10은 도 9에서 선을 따라 자른 단면도이다.
도시한 바와 같이, 투명한 절연 기판(210) 위에 가로 방향의 게이트 배선(221)과 게이트 배선(221)에서 연장된 게이트 전극(222)이 형성되어 있고, 그 위에 게이트 절연막(230)이 형성되어 있다.
다음, 게이트 절연막(230) 상부에는 비정질 실리콘으로 이루어진 액티브층(241)과 불순물이 도핑된 비정질 실리콘으로 이루어진 오믹 콘택층(251,252)이 차례로 형성되어 있다.
오믹 콘택층(251, 252) 상부에는 세로 방향의 데이터 배선(261)과 데이터 배선(261)에서 연장된 소스 전극(262), 그리고 게이트 전극(222)을 중심으로 소스 전극(262)과 마주 대하는 드레인 전극(263)이 형성되어 있으며, 데이터 배선(261)은 게이트 배선(221)과 교차함으로써 화소 영역을 정의하고, 소스 및 드레인 전극(262, 263)은 게이트 전극(222)과 함께 박막 트랜지스터를 이룬다.
여기서, 오믹 콘택층(251, 252)은 데이터 배선(261), 소스 전극(262), 그리고 드레인 전극(263)과 같은 모양을 가지며, 액티브층(241)은 소스 및 드레인 전극(262, 263) 사이의 채널 부분을 제외하고 데이터 배선(261), 소스 전극(262) 및 드레인 전극(263)과 동일한 모양을 가진다.
다음, 데이터 배선(261)과 소스 및 드레인 전극(262, 263) 상부에는 실리콘 질화막이나 실리콘 산화막 또는 유기 절연막으로 이루어진 보호층(270)이 형성되어 있고, 보호층(270)은 드레인 전극(263)을 일부 드러내는 콘택홀(271)을 가진다.
다음, 보호층(270) 상부의 화소 영역에는 투명한 도전 물질로 이루어진 화소 전극(281)이 형성되어 있으며, 화소 전극은 콘택홀(271)을 통해 드레인 전극(263)과 연결된다.
이어, 도 11 내지 도 13에는 본 발명에 따른 데이터 단락 배선 부분을 도시하였는데, 도 11은 데이터 단락 배선 부분에 대한 평면도이고, 도 12 및 도 13은 도 11에서 ⅩⅡ-ⅩⅡ선 및 ⅩⅢ-ⅩⅢ선을 따라 자른 단면도이다.
도시한 바와 같이, 기판(310) 위에 게이트 전극(도 10의 222)과 같은 물질로가로 방향의 제 1 부분(321)과 세로 방향의 제 2 부분(322)으로 이루어진 제 1 단락 배선(321, 322)이 형성되어 있다. 제 1 단락 배선(321, 322) 상부에는 게이트 절연막(330)이 형성되어 있으며, 그 위에 비정질 실리콘으로 이루어지고 제 1 단락 배선의 제 1 부분(321)과 이격되어 가로 방향으로 연장된 제 2 단락 배선(341)과 세로 방향으로 연장된 반도체 패턴(343, 345), 그리고 반도체 패턴(343) 사이에 위치하는 제 1 단락 패턴(346)이 형성되어 있다.
다음, 그 위에 가로 방향으로 연장되어 제 2 단락 배선(341)과 중첩하는 제 3 단락 배선(361) 및 세로 방향으로 연장되어 있는 데이터 배선(362, 363)이 형성되어 있으며, 데이터 배선(362, 363)의 일끝단에는 데이터 패드(364, 365)가 형성되어 있다. 여기서, 홀수번째 데이터 배선(362)의 타끝단은 제 3 단락 배선(361)과 연결되어 있고, 짝수번째 데이터 배선(363)은 제 1 단락 배선의 제 2 부분(322)에 대응하며, 홀수번째 데이터 배선(362)과 짝수번째 데이터 배선(363) 사이에는 제 2 단락 패턴(366)이 형성되어 있다.
한편, 제 3 단락 배선(361)과 데이터 배선(362, 363), 데이터 패드(364, 365) 및 제 2 단락 패턴(366) 하부에는 이들과 동일한 모양을 가지며 불순물이 도핑된 비정질 실리콘으로 이루어진 불순물 반도체층(351, 353, 355, 356)이 형성되어 있으며, 제 3 단락 배선(361)과 데이터 배선(362, 363), 데이터 패드(364, 365) 및 제 2 단락 패턴(366)은 불순물 반도체층(351, 353, 355, 356) 하부의 제 2 단락 배선(341), 반도체 패턴(343, 345) 및 제 1 단락 패턴(346)과도 동일한 모양을 가진다.
다음, 제 3 단락 배선(361)과 데이터 배선(362, 363), 데이터 패드(364, 354) 및 제 2 단락 패턴(366) 상부에는 보호층(370)이 형성되어 있고, 보호층(370)은 제 1 단락 배선의 제 2 부분(322) 타끝단을 드러내는 다수의 제 1 콘택홀(371)과 데이터 패드(364, 365)를 드러내는 제 2 콘택홀(373)을 가진다. 또한, 보호층(370)은 단락 패턴(341, 361) 및 불순물 반도체층(351)을 절단하는 절단부(372)를 가지며, 이때 하부의 게이트 절연막(330)도 일부 제거된다.
이어, 보호층(370) 상부에는 화소 전극(도 10의 281)과 같은 물질로 이루어지고 가로 방향으로 연장되어 제 1 단락 배선(321)과 중첩하는 제 1 보조 패턴(381), 그리고 세로 방향으로 연장되어 데이터 배선(362, 363) 및 데이터 패드(364, 365)와 중첩하는 제 2 보조 패턴(382, 383)이 형성되어 있으며, 제 2 보조 패턴(382, 383)은 제 2 콘택홀(373)을 통해 데이터 패드(364, 365)와 연결되어 있다. 여기서, 짝수번째 제 2 보조 패턴(383)은 제 1 단락 배선의 제 2 부분(322) 타끝단과도 일부 중첩하며, 제 1 콘택홀(371)을 통해 연결되어 있다.
이와 같은 데이터 단락 배선 부분을 4장의 마스크로 제조하는 과정을 도 14a 내지 도 14c, 도 15a 내지 도 15c, 도 16a 및 도 16b, 도 17a 내지 도 17c, 그리고 앞선 도 11 내지 도 13을 참조하여 설명한다.
먼저, 도 14a 내지 도 14c에 도시한 바와 같이 투명한 절연 기판(310) 위에 금속과 같은 도전 물질을 증착하고 제 1 마스크를 이용하여 패터닝함으로써 제 1 단락 배선(321, 322)을 형성한다. 여기서, 제 1 단락 배선(321, 322)은 가로 방향의 제 1 부분(321)과 세로 방향의 제 2 부분(322)으로 이루어지며, 박막 트랜지스터의 게이트 전극(도 10의 222)와 동일한 물질로 형성된다.
다음, 도 15a 내지 도 15c에 도시한 바와 같이 실리콘 질화막이나 실리콘 산화막을 증착하여 게이트 절연막(330)을 형성하고, 그 위에 비정질 실리콘층(340)과 불순물이 도핑된 실리콘층(350) 및 금속층(360)을 차례로 증착한 후, 감광막을 도포하고 제 2 마스크(400)로 노광한 다음 현상하여 감광막 패턴(391, 392)을 형성한다. 여기서, 제 2 마스크(400)는 도시한 바와 같이 투명한 기판(410) 위에 차광막(421) 및 노광기의 분해능보다 작은 간격을 가지는 슬릿 패턴(422)이 형성되어 있다. 따라서, 차광막(421)에 대응하는 영역에서는 빛이 투과되지 못하여 제 1 두께를 가지는 제 1 감광막 패턴(391)이 형성되고, 슬릿 패턴(422)에 대응하는 부분에서는 빛이 회절함으로써 제 1 감광막 패턴(391)보다 얇은 두께를 가지는 제 2 감광막 패턴(392)이 형성된다. 이때, 제 2 마스크(400)의 슬릿 패턴(422)은 이에 한정되지 않고, 노광기의 분해능보다 작은 모자이크 패턴이 될 수도 있다.
다음, 도 16a 및 도 16b에 도시한 바와 같이 감광막 패턴(391, 392)을 마스크로 하부의 막들을 식각함으로써, 제 3 단락 배선(361)과 데이터 배선(363), 데이터 패드(365) 및 제 2 단락 패턴(366), 그리고 불순물 반도체층(351, 353, 355, 356), 제 2 단락 배선(341), 반도체 패턴(343, 345) 및 제 1 단락 패턴(346)을 형성한다. 이때, 제 2 단락 패턴(366) 및 불순물 반도체층(356)은 절단되나 제 1 단락 패턴(346)은 절단되지 않는다.
이어, 도 17a 내지 도 17c에 도시한 바와 같이 실리콘 질화막이나 실리콘 산화막 또는 유기 절연막으로 보호층(370)을 형성하고 제 3 마스크를 이용하여 게이트 절연막(230)과 함께 패터닝함으로써, 제 1 단락 배선의 제 2 부분(322)을 일부 드러내는 제 1 콘택홀(371)과 데이터 패드(365)를 드러내는 제 3 콘택홀(373)을 형성하고, 또한 보호층(370)과 제 2 단락 패턴(346)을 패터닝하여 절단부(372)를 형성한다.
다음, 도 11 내지 도 13에 도시한 바와 같이 인듐-틴-옥사이드(indium-tin-oxide)와 같은 투명 도전 물질을 증착하고 제 4 마스크로 패터닝함으로써, 제 1 보조 패턴(381)과 제 2 보조 패턴(382, 383)을 형성한다. 여기서, 제 1 보조 패턴(381)은 가로 방향으로 연장되어 제 1 단락 배선(321)과 중첩하고, 제 2 보조 패턴(382, 383)은 세로 방향으로 연장되어 데이터 배선(362, 363) 및 데이터 패드(364, 365)와 중첩하며, 제 2 콘택홀(373)을 통해 데이터 패드(364, 365)와 연결된다. 또한, 짝수번째 제 2 보조 패턴(383)은 제 1 콘택홀(371)을 통해 제 1 단락 배선의 제 2 부분(322)과도 연결된다.
이와 같이, 본 발명에서는 데이터 단락 배선을 4장의 마스크를 이용하여 제조하고 분리함으로써, 검사 공정을 실시하여 불량을 검출할 수 있으며, 제조 공정 및 비용을 감소시킬 수 있다.
본 발명은 상기한 실시예에 한정되지 아니하며, 본 발명의 정신을 벗어나지 않는 이상 다양한 변화와 변형이 가능하다.
본 발명에 따른 액정 표시 장치용 어레이 기판에서는 단락 배선을 형성하여정전기 발생에 의한 소자의 파괴를 방지하면서, 회절 노광을 이용하여 어레이 기판을 4장의 마스크로 제조함으로써 제조 공정 및 비용을 감소시키고, 데이터 배선을 분리하여 전기적 검사를 실시함으로써 공정의 추가 없이 불량을 검출할 수 있다.

Claims (9)

  1. 기판 상에 박막 트랜지스터와 상기 박막 트랜지스터로부터 신호를 전달받는 화소 전극이 행렬 모양으로 배열되어 있는 액정 표시 장치용 어레이 기판에 있어서,
    기판 위에 제 1 방향으로 연장되어 있는 N(N은 정수)개의 게이트 배선;
    상기 게이트 배선 과 동일한 물질로 이루어지고 상기 게이트 배선과 나란한 제 1 부분과 상기 제 1 부분에서 연장된 제 2 부분으로 이루어진 제 1 데이터 단락 배선;
    상기 게이트 배선 및 상기 제 1 데이터 단락 배선을 덮고 있는 게이트 절연막;
    상기 게이트 절연막 상부에 비정질 실리콘으로 이루어지고, ㄱ) 상기 제 1 방향으로 연장되어 상기 제 1 데이터 단락 배선과 이격되어 있는 제 2 데이터 단락 배선, ㄴ) 상기 제 2 데이터 단락 배선에서 연장되어 있는 제 1 반도체 패턴, ㄷ) 상기 제 1 반도체 패턴 사이에 위치하고 상기 제 1 데이터 단락 배선의 제 2 부분에 대응하는 제 2 반도체 패턴, ㄹ) 상기 제 1 및 제 2 반도체 패턴과 접하며 제 1 절단부를 가지는 제 1 단락 패턴;
    상기 제 1 반도체 패턴 상부의 2n-1(n은 정수)번째 배선과 상기 제 2 반도체 패턴 상부의 2n번째 배선으로 이루어진 M(M은 정수)개의 데이터 배선;
    상기 데이터 배선과 연결되고 상기 제 2 데이터 단락 배선 상부의 제 3 데이터 단락 배선;
    상기 제 1 단락 패턴 상부에 형성되고 상기 데이터 배선과 접하며, 상기 제 1 절단부에 대응하는 제 2 절단부를 가지는 제 2 단락 패턴;
    상기 데이터 배선과 제 3 데이터 단락 배선 및 제 2 단락 패턴을 덮고 있으며, 상기 게이트 절연막과 함께 상기 제 1 데이터 단락 배선의 제 2 부분을 드러내는 제 1 콘택홀 및 상기 데이터 배선을 일부 드러내는 제 2 콘택홀, 그리고 상기 제 1 및 제 2 절단부 상부에 제 3 절단부를 가지는 보호층;
    상기 보호층 상부에 형성되고 상기 제 1 콘택홀과 상기 제 2 콘택홀을 통해 상기 제 1 데이터 단락 배선 및 상기 데이터 배선과 각각 연결되어 있는 제 1 보조 패턴
    을 포함하는 액정 표시 장치용 어레이 기판.
  2. 제 1 항에 있어서,
    상기 제 3 데이터 단락 배선과 데이터 배선 및 제 2 단락 패턴은 상기 제 2 데이터 단락 배선과 제 1 및 제 3 반도체 패턴, 그리고 제 1 단락 패턴과 동일한 모양을 가지는 액정 표시 장치용 어레이 기판.
  3. 제 2 항에 있어서,
    상기 제 1 보조 패턴은 상기 화소 전극과 동일한 물질로 이루어진 액정 표시 장치용 어레이 기판.
  4. 제 3 항에 있어서,
    상기 제 1 보조 패턴과 동일한 물질로 이루어지고 상기 제 1 데이터 단락 배선과 중첩하는 제 2 보조 패턴을 더 포함하는 액정 표시 장치용 어레이 기판.
  5. 교차하는 게이트 배선과 데이터 배선, 상기 게이트 배선 및 데이터 배선에 연결되어 있는 박막 트랜지스터, 그리고 상기 박막 트랜지스터로부터 신호를 전달받는 화소 전극을 포함하는 액정 표시 장치용 어레이 기판의 제조 방법에 있어서,
    기판을 구비하는 단계;
    상기 게이트 배선과 동일한 물질로, 상기 게이트 배선과 나란한 제 1 부분과, 상기 제 1 부분에서 연장된 제 2 부분을 가지는 제 1 데이터 단락 배선을 형성하는 단계;
    상기 제 1 데이터 단락 배선 상부에 게이트 절연막을 증착하는 단계;
    상기 게이트 절연막 상부에 비정질 실리콘층과 금속층을 증착하는 단계;
    상기 금속층과 비정질 실리콘층을 한번의 사진 식각 공정으로 식각하여 ㄱ) 상기 제 1 데이터 단락 배선과 나란하며 이격되어 있는 제 2 데이터 단락 배선,ㄴ) 상기 제 2 데이터 단락 배선에서 연장된 제 1 반도체 패턴 및 상기 제 1 반도체 패턴 사이의 제 2 반도체 패턴, ㄷ) 상기 제 1 및 제 2 반도체 패턴을 연결하는 제 1 단락 패턴, ㄹ) 상기 제 2 데이터 단락 패턴 상부의 제 3 데이터 단락 패턴, ㅁ) 상기 제 1 반도체 패턴 상부의 2n-1(n은 정수)번째 배선과 상기 제 2 반도체 패턴 상부의 2n번째 배선으로 이루어진 데이터 배선, 그리고 ㅂ) 상기 제 1 단락 패턴 상부에 제 1 절단부를 가지는 제 2 단락 패턴을 형성하는 단계;
    상기 데이터 배선이 형성된 기판 상부에 보호층을 형성하고 패터닝하여, 상기 제 1 절단부에 대응하며 상기 제 1 단락 패턴을 절단하는 제 2 절단부와 상기 제 1 데이터 단락 배선의 제 2 부분을 드러내는 제 1 콘택홀, 그리고 상기 데이터 배선을 드러내는 제 2 콘택홀을 형성하는 단계;
    상기 보호층 상부에 상기 제 1 콘택홀을 통해 상기 제 1 데이터 단락 배선과 연결되고, 상기 제 2 콘택홀을 통해 상기 데이터 배선과 연결되는 제 1 보조 패턴을 형성하는 단계
    를 포함하는 액정 표시 장치용 어레이 기판의 제조 방법.
  6. 제 5 항에 있어서,
    상기 사진 식각 공정은 상기 금속층 상부에 감광막을 도포하고 노광 및 현상하여 감광막 패턴을 형성하는 단계를 포함하며, 상기 감광막 패턴은 상기 제 1 및 제 2 단락 패턴에 대응하는 제 1 두께와 상기 제 1 절단부에 대응하며 상기 제 1두께보다 얇은 제 2 두께로 이루어지는 액정 표시 장치용 어레이 기판의 제조 방법.
  7. 제 6 항에 있어서,
    상기 감광막의 노광은 상기 제 1 절단부에 대응하는 부분에 슬릿 패턴이 형성되어 있는 마스크를 이용하는 액정 표시 장치용 어레이 기판의 제조 방법.
  8. 제 6 항에 있어서,
    상기 감광막의 노광은 상기 제 1 절단부에 대응하는 부분에 모자이크 패턴이 형성되어 있는 마스크를 이용하는 액정 표시 장치용 어레이 기판의 제조 방법.
  9. 제 5 항에 있어서,
    상기 제 1 보조 패턴을 형성하는 단계는 상기 제 1 데이터 단락 배선과 중첩하는 제 2 보조 패턴을 형성하는 단계를 포함하는 액정 표시 장치용 어레이 기판의 제조 방법.
KR10-2001-0067191A 2001-10-30 2001-10-30 액정 표시 장치용 어레이 기판 및 그의 제조 방법 KR100391155B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0067191A KR100391155B1 (ko) 2001-10-30 2001-10-30 액정 표시 장치용 어레이 기판 및 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0067191A KR100391155B1 (ko) 2001-10-30 2001-10-30 액정 표시 장치용 어레이 기판 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
KR20030035218A KR20030035218A (ko) 2003-05-09
KR100391155B1 true KR100391155B1 (ko) 2003-07-12

Family

ID=29567066

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0067191A KR100391155B1 (ko) 2001-10-30 2001-10-30 액정 표시 장치용 어레이 기판 및 그의 제조 방법

Country Status (1)

Country Link
KR (1) KR100391155B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103163668B (zh) * 2011-12-15 2015-09-23 武汉天马微电子有限公司 液晶显示装置的检测装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR980010531A (ko) * 1996-07-22 1998-04-30 구자홍 액정 표시 장치의 쇼팅바
JPH11194361A (ja) * 1997-12-26 1999-07-21 Mitsubishi Electric Corp 薄膜トランジスタアレイ基板の製造方法及び液晶表示装置
JPH11237641A (ja) * 1997-12-05 1999-08-31 Samsung Electronics Co Ltd 液晶表示装置及びその製造方法並びに不良検査方法
KR20010038384A (ko) * 1999-10-25 2001-05-15 구본준 박막트랜지스터 액정표시장치용 어레이기판 제조방법
KR20020006450A (ko) * 2000-07-11 2002-01-19 니시가키 코지 능동 매트릭스 기판 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR980010531A (ko) * 1996-07-22 1998-04-30 구자홍 액정 표시 장치의 쇼팅바
JPH11237641A (ja) * 1997-12-05 1999-08-31 Samsung Electronics Co Ltd 液晶表示装置及びその製造方法並びに不良検査方法
JPH11194361A (ja) * 1997-12-26 1999-07-21 Mitsubishi Electric Corp 薄膜トランジスタアレイ基板の製造方法及び液晶表示装置
KR20010038384A (ko) * 1999-10-25 2001-05-15 구본준 박막트랜지스터 액정표시장치용 어레이기판 제조방법
KR20020006450A (ko) * 2000-07-11 2002-01-19 니시가키 코지 능동 매트릭스 기판 제조 방법

Also Published As

Publication number Publication date
KR20030035218A (ko) 2003-05-09

Similar Documents

Publication Publication Date Title
US5966190A (en) Array substrate for displaying device with capacitor lines having particular connections
JP4469004B2 (ja) 液晶ディスプレイ装置用アレー基板及びその製造方法
KR100255592B1 (ko) 액정 표시 장치 구조 및 그 제조 방법
KR100808466B1 (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
CN101788738B (zh) 薄膜晶体管阵列基板、其制造方法、及液晶显示装置
US8174657B2 (en) Liquid crystal display device
KR20010046652A (ko) 컬러필터를 포함한 액정표시장치와 제조방법
KR20030010023A (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR100650401B1 (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR20040031370A (ko) 액정표시패널 및 그 제조방법
KR100356113B1 (ko) 액정표시장치의 제조방법
KR20050035660A (ko) 액정표시패널 및 그 제조 방법
JPH10161149A (ja) 表示装置用アレイ基板の製造方法
KR100473588B1 (ko) 액정 표시 장치용 어레이 기판
KR20020011573A (ko) 액정 표시 장치 및 그의 제조 방법
KR20070106260A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR100386458B1 (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR100391155B1 (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR100650400B1 (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
JPH11295760A (ja) 表示装置用アレイ基板及びその製造方法
JP2005141251A (ja) 表示装置用アレイ基板及びその製造方法
KR100190035B1 (ko) 액정표시장치의 제조방법
KR100268105B1 (ko) 박막트랜지스터기판및그제조방법
KR100529574B1 (ko) 평면 구동 방식의 액정 표시 장치 및 그 제조방법
KR20190076683A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20150629

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 14