JP4202571B2 - 液晶表示装置およびその製造方法 - Google Patents
液晶表示装置およびその製造方法 Download PDFInfo
- Publication number
- JP4202571B2 JP4202571B2 JP36301099A JP36301099A JP4202571B2 JP 4202571 B2 JP4202571 B2 JP 4202571B2 JP 36301099 A JP36301099 A JP 36301099A JP 36301099 A JP36301099 A JP 36301099A JP 4202571 B2 JP4202571 B2 JP 4202571B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- insulating film
- interlayer insulating
- liquid crystal
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、液晶表示装置に関する。
【０００２】
【従来の技術】
近年、液晶表示装置、特に各画素にスイッチング素子としてアクティブ素子を配置したアクティブマトリクス方式の液晶表示装置が、広く利用されている。アクティブマトリクス方式の液晶表示装置は、アクティブ素子アレイ基板と対向基板との間に液晶を挟持して構成される。アクティブ素子アレイ基板は、基板に複数の画素電極が行列状に配置され、画素電極の各々に対応するように複数のアクティブ素子が配置されて構成される。
【０００３】
従来、アクティブ素子アレイ基板において画素電極を最上層に形成することによって開口率を高めた液晶表示装置が提案されている。このような液晶表示装置およびその製造方法としては、例えば、シンジョウら著、「短縮工程法により作製した高開口率１１．３インチＳＶＧＡ ＴＦＴ−ＬＣＤ」、１９９６年アクティブマトリックス液晶表示装置国際学会（ＡＭ−ＬＣＤ ９６）予稿集、第２０１頁〜第２０４頁（M.Sinjou et al.,A High Aperture Ratio 11.3 inch-diagonal SVGA TFT-LCDs Fabricated by Reduced Process Method, Digest of Technical Papers 1996 International Workshop on Active-Matrix Liquid Crystal Displays（AM-LCD 96）,pp.201〜pp.204）に記載されたものが知られている。
【０００４】
図５は、従来の液晶表示装置を構成するアクティブ素子アレイ基板の構造を示す平面図である。図５に示すように、基板２１上に、複数の薄膜トランジスタ（ＴＦＴ）２４と、ＴＦＴのゲート電極を兼ねた駆動信号線２２と、ＴＦＴのソース電極を兼ねた映像信号線２６とが形成されている。更に、ＴＦＴ２４、駆動信号線２２および映像信号線２６を被覆するように層間絶縁膜２７が形成されており、層間絶縁膜２７には、ＴＦＴのドレイン電極２５上に相当する部分に画素コンタクトホールが形成されている。画素電極２８は層間絶縁膜２７上に形成され、画素コンタクトホールを介してＴＦＴのドレイン電極２５と電気的に接続されている。
【０００５】
基板２１上には、各配線の断線などの不良の有無を検査するために試験信号を供給する試験信号線２９および３２が設けられている。試験信号線２９は、全ての駆動信号線に一括して試験信号を供給できるように、接続配線３１を介して駆動信号線２２と電気的に接続されている。同様に、試験信号線３２は、全ての映像信号線に一括して試験信号を供給できるように、接続配線３４を介して映像信号線２６と電気的に接続されている。なお、駆動信号線２２と試験信号線２９との電気的接続、および、映像信号線２６と試験信号線３２との電気的接続は、検査終了後に基板の分割により分離される。
【０００６】
このようなアクティブ素子アレイ基板を用いることにより、画素電極を層間絶縁膜上に形成することによって、画素電極を駆動信号線および映像信号線の上方まで拡張させることが可能となり、画素電極の面積を大きくして、開口率の大きな液晶表示装置とすることができる。更に、層間絶縁膜を厚く形成することにより、画素電極と駆動信号線および映像信号線との間の容量が低減され、クロストークの発生を抑制することができる。
【０００７】
【発明が解決しようとする課題】
上記アクティブ素子アレイ基板においては、試験信号線を用いた検査が終了した後、映像信号線および駆動信号線と各試験信号線とを電気的に分離するため基板が分割される。このため、層間絶縁膜２７には、通常、基板分割時の破片散乱を抑制するため、基板の分割線に相当する領域に開口部３５が形成される。しかしながら、従来の液晶表示装置を構成するアクティブ素子アレイ基板においては、層間絶縁膜の開口部３５付近において接続配線の断線が発生し易いという問題があった。
【０００８】
以下、図６を用いて、従来の液晶表示装置を構成するアクティブ素子アレイ基板の製造方法を説明するとともに、接続配線の断線発生の機構について説明する。
【０００９】
まず、基板２１上に駆動信号線２２、試験信号線２９およびその他の配線３０が形成された後、層間絶縁膜２７が形成される。次に、駆動信号線２２の少なくとも一部の上方と、開口部３５に相当する領域の層間絶縁膜２７が除去された後、導電膜３１ａが形成される（図６(ａ)）。続いて、導電膜３１ａ上にポジ型の感光性レジスト３６が塗布され、露光される（図６（ｂ））。このとき、開口部３５周辺の層間絶縁膜の縁端部においては、レジストの塗布厚が薄くなるため薄膜部３６ａが形成される。続いて、レジスト３６が現像され、未露光部にレジストパターン３６ｂが形成される（図４（ｃ））。このとき、レジストの露光部が除去されるとともに、未露光部においても若干の膜厚減少が生じる。レジストの薄膜部３６ａにおいては、この現像時の膜厚減少によってレジストパターンが消失する場合がある。次に、レジストパターン３６ｂをマスクとして導電膜３１ａがエッチングされて接続配線３１が形成されるが、レジストパターン３６ｂが消失した部分においては、接続配線３１に断線部３１ｂが形成される（図４（ｄ））。
【００１０】
断線部の発生を防止する方法としては、レジスト塗布時に薄膜部が形成されるのを回避するため、（１）層間絶縁膜の膜厚を薄くすること、(２)レジストの膜厚を厚くすることなどが考えられる。しかし、前者では、画素領域において、画素電極と駆動信号線および映像信号線との間の寄生容量が増加し、クロストークなどの画質特性の劣化が懸念される。また、後者では、生産タクト延長による生産性の低下が懸念される。
【００１１】
本発明は上記課題に鑑み、アクティブ素子アレイ基板において厚い層間絶縁膜を用いてクロストークの発生を抑制し、且つ、接続配線の断線を抑制することが可能な液晶表示装置およびその製造方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】
前記目的を達成するため、本発明の液晶表示装置は、互いに対向する２つの基板間に液晶を封入してなる液晶表示装置であって、前記基板の一方が、複数のアクティブ素子と、前記アクティブ素子と電気的に接続された複数の第１の配線と、前記第１の配線同士を電気的に接続する第２の配線と、前記アクティブ素子、前記第１の配線および前記第２の配線の上方に形成された層間絶縁膜と、前記アクティブ素子の各々に対応させて前記層間絶縁膜上に形成された複数の画素電極とを備え、前記層間絶縁膜が、前記第１の配線および前記第２の配線の少なくとも一方の上方に開口部を有し、前記第１の配線と前記第２の配線とが、前記層間絶縁膜上に形成された接続配線および前記層間絶縁膜に形成されたコンタクトホールを介して電気的に接続されている基板から、前記層間絶縁膜の開口部で前記第１の配線および前記第２の配線の少なくとも一方を切断し、前記第１の配線同士を電気的に分離することによって得られる基板であることを特徴とする。なお、前記第１の配線としては、駆動信号線および映像信号線が例示でき、前記第２の配線としては、不良検出のための試験信号線が例示できる。
このような構成にしたことにより、アクティブ素子アレイ基板において、層間絶縁膜を厚膜としてクロストークの発生を抑制し、且つ、接続配線の断線が抑制された液晶表示装置とすることができる。
【００１３】
また、前記液晶表示装置においては、コンタクトホールの口径が、５〜３０μｍであることが好ましい。接続配線の断線をより確実に抑制することができるからである。
【００１４】
また、前記液晶表示装置においては、接続配線が、画素電極と同じ材料で構成されていることが好ましい。製造工程を簡素化することができるからである。
【００１５】
また、前記液晶表示装置においては、接続配線が、インジウム錫酸化物（以下、「ＩＴＯ」とする。）、Ａｌ、Ａｌ合金、ＡｇおよびＡｇ合金から選ばれる少なくとも１種で構成されることが好ましい。ＩＴＯは透過型液晶表示装置の画素電極として、Ａｌ、Ａｌ合金、ＡｇおよびＡｇ合金は反射型液晶表示装置の画素電極として有用な材料である。従って、このような材料を接続配線として用いることにより、画素電極と接続配線と同じ材料で構成し、製造工程を簡素化することができる。
【００１６】
また、前記液晶表示装置においては、層間絶縁膜が有機材料を主体とすることが好ましい。好適な膜厚の層間絶縁膜とすることが容易だからである。
【００１７】
前記目的を達成するため、本発明の液晶表示装置の製造方法は、基板上に複数のアクティブ素子を形成する工程と、前記基板上に、前記アクティブ素子と電気的に接続された複数の第１の配線と、前記第１の配線と離間した第２の配線とを形成する工程と、前記アクティブ素子、前記第１の配線および前記第２の配線の上方に層間絶縁膜を形成する工程と、前記層間絶縁膜の前記第１の配線および前記第２の配線の少なくとも一方の上方に開口部を形成する工程と、前記層間絶縁膜の前記第１の配線および前記第２の配線の上方にコンタクトホールを形成する工程と、前記層間絶縁膜上に接続配線を形成して、前記第１の配線と前記第２の配線とを前記接続配線および前記コンタクトホールを介して電気的に接続し、前記第１の配線同士を前記第２の配線を介して電気的に接続する工程と、前記層間絶縁膜上に前記アクティブ素子の各々に対応させて画素電極を形成する工程と、前記層間絶縁膜の開口部において前記第１の配線および前記第２の配線の少なくとも一方を切断し、前記第１の配線同士を電気的に分離する工程とを含むことを特徴とする。なお、前記第１の配線としては、駆動信号線および映像信号線が例示でき、前記第２の配線としては、不良検出のための試験信号線が例示できる。
【００１８】
このような構成にしたことにより、アクティブ素子アレイ基板における、層間絶縁膜を厚膜としてクロストークの発生を抑制し、且つ、接続配線の断線を抑制することができる。
【００１９】
前記製造方法においては、コンタクトホールの口径を、５〜３０μｍとすることが好ましい。接続配線の断線をより確実に抑制することができるからである。
【００２０】
また、前記製造方法においては、接続配線を、画素電極と同じ材料で構成することが好ましい。製造工程を簡素化することができるからである。
【００２１】
また、前記製造方法においては、接続配線を、ＩＴＯ、Ａｌ、Ａｌ合金、ＡｇおよびＡｇ合金から選ばれる少なくとも１種で構成することが好ましい。ＩＴＯは透過型液晶表示装置の画素電極として、Ａｌ、Ａｌ合金、ＡｇおよびＡｇ合金は反射型液晶表示装置の画素電極として有用な材料である。従って、このような材料を接続配線として用いることにより、画素電極と接続配線と同じ材料で構成し、製造工程を簡素化することができる。
【００２２】
また、前記製造方法においては、層間絶縁膜が有機材料を主体とすることが好ましい。好適な膜厚の層間絶縁膜とすることが容易だからである。
【００２３】
【発明の実施の形態】
本発明に係る液晶表示装置は、各画素にスイッチング素子としてアクティブ素子を配置したアクティブマトリクス型液晶表示装置である。本発明に係る液晶表示装置の構造の一例においては、アクティブ素子アレイ基板と対向基板とがスペーサーを介して対向配置されており、両基板間に液晶が保持されている。
【００２４】
アクティブ素子アレイ基板は、複数の画素電極、アクティブ素子および各種の配線が配置されてなる基板から、特定の配線間の電気的接続を切断することによって得られる基板である。
【００２５】
図１は、本発明に係る液晶表示装置を構成するアクティブ素子アレイ基板の構造の一例を示す平面図である。また、図２は、図１のＡ−Ａ’に沿った断面図であり、図３は、図１のＢ−Ｂ’に沿った断面図である。なお、図１〜３は、特定の配線間の電気的接続を切断する前のアクティブ素子アレイ基板の構造を示している。
【００２６】
図１に示すように、基板１に、画素電極８およびアクティブ素子を含む画素が複数配置されている（以下、この領域を「画素領域」とする。）。画素領域の周囲には、画素領域より伸延した駆動信号線２および映像信号線６、前記配線に試験信号を供給するための試験信号線９および１２、並びに、その他の配線１０および１３などが配置されている（以下、この領域を「周辺領域」とする。）。
【００２７】
まず、画素領域の構造について説明する。図１および図２に示すように、基板１上に、複数の薄膜トランジスタ（以下、「ＴＦＴ」とする。）が行列状に配置されている。ＴＦＴは、基板１上に形成されたゲート電極と、ゲート電極上にゲート絶縁膜３を介して形成された半導体層４と、半導体層４と電気的に接続されたソース電極およびドレイン電極５とで構成されている。なお、ＴＦＴの構造は、上記構造に限定されるものではなく、従来からアクティブマトリクス型液晶表示装置に用いられているあらゆる構造を採用することができる。
【００２８】
基板１上には、ＴＦＴの各行に対応させて駆動信号線２が形成されている。駆動信号線２は、ＴＦＴに駆動信号を供給するための配線である。また、ＴＦＴの各列に対応させて映像信号線６が形成されている。映像信号線６は、画素電極８にＴＦＴを介して映像信号を供給するための配線である。
【００２９】
各ＴＦＴのゲート電極は、行方向に隣接する別のＴＦＴを構成するゲート電極とともに、駆動信号線２に接続されている。また、各ＴＦＴのソース電極は、列方向に隣接する別のＴＦＴを構成するソース電極とともに、映像信号線６に接続されている。なお、図１および図２に示すように、駆動信号線２は、ゲート電極と一体化させて形成することができ、映像信号線６は、ソース電極と一体化させて形成することができる。
【００３０】
更に、基板１には、ＴＦＴ、駆動信号線２および映像信号線６の上方に層間絶縁膜７が形成されている。層間絶縁膜７の膜厚は、好ましくは１．５〜３．５μｍである。また、層間絶縁膜７としては、例えば、アクリル樹脂などの有機材料を使用することができる。
【００３１】
層間絶縁膜７上に画素電極８が形成されている。画素電極８は、層間絶縁膜７に形成された画素コンタクトホール７ａを介して、対応するＴＦＴのドレイン電極５と電気的に接続されている。画素電極８としては、透過型液晶表示装置を構成する場合は、ＩＴＯなどの透光性材料を使用することができる。また、反射型液晶表示装置を構成する場合は、Ａｌ若しくはＡｇまたはそれらの合金などの非透光性材料を使用することができる。
【００３２】
次に、周辺領域の構造について説明する。図１に示すように、周辺領域においては、ＴＦＴと電気的に接続された駆動信号線２および映像信号線６が画素領域より伸延し、各々、試験信号線９および１２と電気的に接続されている。以下、駆動信号線２と試験信号線９との電気的接続が為されている部分の構造について、図３を用いて説明する。
【００３３】
基板１上に、駆動信号線２および試験信号線９が、互いに離間するように配置されている。試験信号線９は、ＴＦＴまたは駆動信号線２の不良の有無を検査する際に駆動信号線２に試験信号を供給するための配線である。例えば、試験信号線９は、図１に示すように、駆動信号線２の各々に対応するように形成された複数の分岐部９ａと、分岐部９ａ同士を電気的に接続する配線部９ｂとで構成された、櫛形の配線として形成することができる。
【００３４】
また、基板１上には、試験信号線９と駆動信号線２との間隙に、別の配線１０が配置されている。この配線１０としては、例えば、映像信号線６に断線が生じた場合に、当該映像信号線６に代わってＴＦＴに駆動信号を供給するために設けられる救済線などが挙げられる。
【００３５】
各配線が形成された基板１上には、層間絶縁膜７が形成されている。層間絶縁膜７の膜厚および構成材料については前述した通りである。
【００３６】
層間絶縁膜７には、駆動信号線２および試験信号線９の上方に相当する領域に、各々、コンタクトホール７ｂおよび７ｃが形成されている。コンタクトホール７ｂおよび７ｃの口径は、通常５〜３０μｍ、好ましくは５〜１５μｍである。
【００３７】
層間絶縁膜７上には、接続配線１１が形成されている。接続配線１１は、駆動信号線２および試験信号線９の少なくとも一部を被覆するように形成され、駆動信号線２と試験信号線９とをコンタクトホール７ｂおよび７ｃを介して電気的に接続している。
【００３８】
接続配線１１は、画素電極８と異なる導電性材料で構成することもできるが、画素電極８と共通の導電性材料で構成されることが好ましい。具体的には、ＩＴＯ、Ａｌ若しくはＡｇまたはそれらの合金などを使用することができる。
【００３９】
また、周辺領域において、映像信号線６と試験信号線１２との電気的接続が為される部分の構造は、駆動信号線２と試験信号線９との電気的接続が為される部分と実質的に同様の構造とすることができる。すなわち、基板１上に、分岐部１２ａおよび配線部１２ｂを含む試験信号線１２と、映像信号線６とが互いに離間するように配置され、その間隙に配線１３が配置されている。この基板１上に、映像信号線６および試験信号線１２上にコンタクトホール７ｄおよび７ｅを有する層間絶縁膜７が形成され、この層間絶縁膜７上に接続配線１４が形成されており、映像信号線６と試験信号線１２とが接続配線１４並びにコンタクトホール７ｄおよび７ｅを介して電気的に接続された構造とすることができる。
【００４０】
周辺領域においては、層間絶縁膜７に開口部１５が形成された領域が存在する。開口部１５は、例えば、駆動信号線２同士および映像信号線６同士を電気的に分離する際に、試験信号線９および１２の一部、具体的には分岐部９ａおよび分岐部１２ａを切断するための切断線に相当するものである。
【００４１】
図１に示すように、開口部１５は、試験信号線９および１２の上方に溝状に形成することができる。具体的には、分岐部９ａおよび分岐部１２ａの上方に、分岐部９ａおよび分岐部１２ａに直交するように形成することができる。なお、開口部１５の幅は、０．１〜２ｍｍ程度が適当である。
【００４２】
上記アクティブ素子アレイ基板は、以下のようにして作製することができる。
【００４３】
図４は、本発明の製造方法におけるアクティブ素子アレイ基板の作製工程を説明する図であり、図３と同一領域の断面図を示すものである。
【００４４】
まず、基板１上に第１の導電膜を形成した後、これをパターニングして、駆動信号線２、試験信号線９および配線１０を形成する。図１に示すように、駆動信号線２はゲート電極と接続された形状に形成される。第１の導電膜としては、例えば、Ｔｉ／Ａｌ／Ｔｉを各々１００／２００／１００ｎｍの膜厚で積層した３層膜を使用することができる。また、第１の導電膜の形成方法としては、Ａｒガスを用いたスパッタリング法を採用することができる。
【００４５】
次に、ゲート絶縁膜としてシリコン窒化物を成膜した後、アモルファスシリコンを成膜しパターニングして半導体層を形成する。各膜の形成方法としては、例えば、プラズマ化学気相蒸着法を採用することができる。
【００４６】
次に、第２の導電膜を成膜した後、これをパターニングし、ＴＦＴのドレイン電極（図１の５に相当する。）、映像信号線（図１の６に相当する。）、試験信号線（図１の１２に相当する。）および配線（図１の１３に相当する。）を形成する。図１に示すように、映像信号線はソース電極と接続された形状に形成される。第２の導電膜としては、例えば、Ｔｉ／Ａｌ／Ｔｉを各々１００／２００／１００ｎｍの膜厚で積層した３層膜を使用することができる。また、第２の導電膜の形成方法としては、Ａｒガスを用いたスパッタリング法を採用することができる。
【００４７】
次に、感光性有機材料を塗布して層間絶縁膜７を形成する。続いて、層間絶縁膜７を露光現像し、画素領域においてはドレイン電極の上方に画素コンタクトホール（図１の７ａに相当する。）を形成し、周辺領域においては、駆動信号線２および試験信号線９の上方にコンタクトホール７ｂおよび７ｃを形成し、映像信号線および試験信号線（図１の１２に相当する。）の上方にコンタクトホール（図１の７ｄおよび７ｅに相当する。）を形成する。コンタクトホールの口径は、前述した通りである。また同時に、試験信号線９および試験信号線（図１の１２に相当する。）上の層間絶縁膜７に、溝状の開口部１５を形成する。
【００４８】
次に、第３の導電膜１１ａを成膜する（図４（ａ））。第３の導電膜１１ａとしては、例えば、ＩＴＯなどを使用することができ、膜厚は約１００ｎｍ程度とすることができる。また、第３の導電膜１１ａの形成は、例えば、Ａｒ、Ｏ2混合ガスを用いたスパッタリング法によって実施することができる。
【００４９】
次に、ポジ型感光性レジスト１６をスピン塗布する。レジスト１６の塗布厚は、１．０〜２．０μｍ程度が適当である。このとき、層間絶縁膜の開口部１５周辺においては、レジスト１６の膜厚が他の部分よりも薄くなり、薄膜部１６ａが形成される。これに対して、コンタクトホール７ｂおよび７ｃ周辺においては、コンタクトホール７ｂおよび７ｃの口径が十分に小さいため薄膜部は形成されない。
【００５０】
続いて、レジスト１６に対して、画素領域においては画素電極のパターンを遮光し、周辺領域においては、駆動信号線２と試験信号線９とを電気的に接続する接続配線のパターンと、映像信号線と試験信号線（図１の１２に相当する。）とを電気的に接続する接続配線のパターンとを遮光したフォトマスク１７を介して、紫外線１８を照射する（図４(ｂ)）。このとき、開口部１５周辺に形成されたレジストの薄膜部１６ａは、紫外線１８により露光される。
【００５１】
次に、レジスト１６を現像し、画素領域においては画素電極のパターンを有し、周辺領域においては、駆動信号線２と試験信号線９とを電気的に接続する接続配線のパターンと、映像信号線と試験信号線（図１の１２に相当する。）とを電気的に接続する接続配線のパターンとを有するレジストパターン１６ｂを形成する（図４(ｃ)）。このとき、開口部１５周辺に存在するレジストの薄膜部１６ａは除去される。
【００５２】
次に、レジストパターン１６ｂをマスクとして第３の導電膜１１ａをエッチングした後、レジストパターン１６ｂを剥離する（図４(ｄ)）。これにより、画素領域に画素電極（図１の８に相当する。）が形成され、周辺領域においては、駆動信号線２と試験信号線９とを電気的に接続する接続配線１１と、映像信号線と試験信号線（図１の１２に相当する。）とを電気的に接続する接続配線（図１の１４に相当する。）とが形成され、アクティブ素子アレイ基板が得られる。
【００５３】
本発明の液晶表示装置は、上記アクティブ素子アレイ基板を用いて、以下の要領で作製される。
【００５４】
まず、上記アクティブ素子アレイ基板と対向基板とを、スペーサーを介して対向配置し、両基板間に液晶を封入することにより液晶セルを形成する。なお、対向基板は、基板上に対向電極を形成することにより作製できる。
【００５５】
次に、得られた液晶セルに対して、試験信号線９および１２に試験信号を印加し、液晶セルが正常に動作するか否かを確認する。
【００５６】
次に、アクティブ素子アレイ基板の駆動信号線２同士および映像信号線６同士を電気的に分離する工程が実施される。駆動信号線２同士および映像信号線６同士の電気的な分離は、特定の配線の一部を切断することにより実施され、例えば、図１に示した構造のアクティブ素子アレイ基板の場合、開口部１５において、試験信号線９および１２の一部、具体的には分岐部９ａおよび１２ａを切断することによって実施される。配線の切断は、基板の分割またはレーザーの照射などの方法によって実施することができる。
【００５７】
更に、液晶セルの両面に偏光板を配置し、バックライトなどを適宜配置して、液晶表示装置が得られる。
【００５８】
以上説明したように、本発明においては、アクティブ素子アレイ基板の層間絶縁膜下に形成された配線同士を、層間絶縁膜上に形成された接続配線およびコンタクトホールを介して電気的に接続している。前述したように、コンタクトホールは口径が比較的小さいため、厚い層間絶縁膜を用いた場合であっても、接続配線形成のためのレジスト塗布工程（図４（ｂ）工程）において、コンタクトホール周辺でレジストの塗布厚が小さくなることを避けることができる。従って、コンタクトホール周辺でレジストパターンが消失しないため、接続配線の断線を抑制することができる。
【００５９】
なお、上記説明においては、接続配線と同質の導電膜（すなわち、第３の導電膜）を、層間絶縁膜の開口部から除去した例を示したが、開口部に前記導電膜を残存させてもよい。この場合、後に実施される配線の切断工程において、残存させた前記導電膜を試験信号線とともに切断すればよい。
【００６０】
また、駆動信号線同士および映像信号線同士の電気的分離を、層間絶縁膜の開口部を試験信号線上に形成して試験信号線を切断することによって実施する例を示したが、層間絶縁膜の開口部を駆動信号線上および映像信号線上に形成し、駆動信号線および映像信号線を切断することによって実施してもよい。
【００６１】
また、アクティブ素子としては、ＴＦＴに限定されるものではなく、例えばＭＩＭなどの二端子非線形素子を使用することも可能である。
【００６２】
【発明の効果】
以上のように、本発明の液晶表示装置は、互いに対向する２つの基板間に液晶を封入してなる液晶表示装置であって、前記基板の一方が、複数のアクティブ素子と、前記アクティブ素子と電気的に接続された複数の第１の配線と、前記第１の配線同士を電気的に接続する第２の配線と、前記アクティブ素子、前記第１の配線および前記第２の配線の上方に形成された層間絶縁膜と、前記アクティブ素子の各々に対応させて前記層間絶縁膜上に形成された複数の画素電極とを備え、前記層間絶縁膜が、前記第１の配線および前記第２の配線の少なくとも一方の上方に開口部を有し、前記第１の配線と前記第２の配線とが、前記層間絶縁膜上に形成された接続配線および前記層間絶縁膜に形成されたコンタクトホールを介して電気的に接続されている基板から、前記層間絶縁膜の開口部で前記第１の配線および前記第２の配線の少なくとも一方を切断し、前記第１の配線同士を電気的に分離することによって得られる基板であるため、アクティブ素子アレイ基板において、層間絶縁膜を厚膜としてクロストークの発生を抑制し、且つ、接続配線の断線を抑制した液晶表示装置とすることができる。
【００６３】
また、本発明の液晶表示装置の製造方法によれば、基板上に複数のアクティブ素子を形成する工程と、前記基板上に、前記アクティブ素子と電気的に接続された複数の第１の配線と、前記第１の配線と離間した第２の配線とを形成する工程と、前記アクティブ素子、前記第１の配線および前記第２の配線の上方に層間絶縁膜を形成する工程と、前記層間絶縁膜の前記第１の配線および前記第２の配線の少なくとも一方の上方に開口部を形成する工程と、前記層間絶縁膜の前記第１の配線および前記第２の配線の上方にコンタクトホールを形成する工程と、前記層間絶縁膜上に接続配線を形成して、前記第１の配線と前記第２の配線とを前記接続配線および前記コンタクトホールを介して電気的に接続し、前記第１の配線同士を前記第２の配線を介して電気的に接続する工程と、前記層間絶縁膜上に前記アクティブ素子の各々に対応させて画素電極を形成する工程と、前記層間絶縁膜の開口部で前記第１の配線および前記第２の配線の少なくとも一方を切断し、前記第１の配線同士を電気的に分離する工程とを含むため、アクティブ素子アレイ基板において、層間絶縁膜を厚膜としてクロストークの発生を抑制し、且つ、接続配線の断線を抑制した液晶表示装置とすることができる。
【図面の簡単な説明】
【図１】 本発明に係る液晶表示装置を構成するアクティブ素子アレイ基板の一例を示す平面図
【図２】 図１のＡ−Ａ’断面図
【図３】 図１のＢ−Ｂ’断面図
【図４】 本発明に係る液晶表示装置を構成するアクティブ素子アレイ基板の製造方法の一例を説明するための工程断面図
【図５】 従来の液晶表示装置を構成するアクティブ素子アレイ基板の構造を示す平面図
【図６】 従来の液晶表示装置を構成するアクティブ素子アレイ基板の製造方法を説明するための工程断面図
【符号の説明】
１、２１ 透明基板
２、２２ 駆動信号線
３ ゲート絶縁膜
４、２４ 半導体層
５、２５ ドレイン電極
６、２６ 駆動信号線
７、２７ 層間絶縁膜
８、２８ 画素電極
９、１２、２９、３２ 試験信号線
１０、１３、３０、３３ 配線
１１、１４、３１、３４ 接続配線
１５、３５ 開口部
【発明の属する技術分野】
本発明は、液晶表示装置に関する。
【０００２】
【従来の技術】
近年、液晶表示装置、特に各画素にスイッチング素子としてアクティブ素子を配置したアクティブマトリクス方式の液晶表示装置が、広く利用されている。アクティブマトリクス方式の液晶表示装置は、アクティブ素子アレイ基板と対向基板との間に液晶を挟持して構成される。アクティブ素子アレイ基板は、基板に複数の画素電極が行列状に配置され、画素電極の各々に対応するように複数のアクティブ素子が配置されて構成される。
【０００３】
従来、アクティブ素子アレイ基板において画素電極を最上層に形成することによって開口率を高めた液晶表示装置が提案されている。このような液晶表示装置およびその製造方法としては、例えば、シンジョウら著、「短縮工程法により作製した高開口率１１．３インチＳＶＧＡ ＴＦＴ−ＬＣＤ」、１９９６年アクティブマトリックス液晶表示装置国際学会（ＡＭ−ＬＣＤ ９６）予稿集、第２０１頁〜第２０４頁（M.Sinjou et al.,A High Aperture Ratio 11.3 inch-diagonal SVGA TFT-LCDs Fabricated by Reduced Process Method, Digest of Technical Papers 1996 International Workshop on Active-Matrix Liquid Crystal Displays（AM-LCD 96）,pp.201〜pp.204）に記載されたものが知られている。
【０００４】
図５は、従来の液晶表示装置を構成するアクティブ素子アレイ基板の構造を示す平面図である。図５に示すように、基板２１上に、複数の薄膜トランジスタ（ＴＦＴ）２４と、ＴＦＴのゲート電極を兼ねた駆動信号線２２と、ＴＦＴのソース電極を兼ねた映像信号線２６とが形成されている。更に、ＴＦＴ２４、駆動信号線２２および映像信号線２６を被覆するように層間絶縁膜２７が形成されており、層間絶縁膜２７には、ＴＦＴのドレイン電極２５上に相当する部分に画素コンタクトホールが形成されている。画素電極２８は層間絶縁膜２７上に形成され、画素コンタクトホールを介してＴＦＴのドレイン電極２５と電気的に接続されている。
【０００５】
基板２１上には、各配線の断線などの不良の有無を検査するために試験信号を供給する試験信号線２９および３２が設けられている。試験信号線２９は、全ての駆動信号線に一括して試験信号を供給できるように、接続配線３１を介して駆動信号線２２と電気的に接続されている。同様に、試験信号線３２は、全ての映像信号線に一括して試験信号を供給できるように、接続配線３４を介して映像信号線２６と電気的に接続されている。なお、駆動信号線２２と試験信号線２９との電気的接続、および、映像信号線２６と試験信号線３２との電気的接続は、検査終了後に基板の分割により分離される。
【０００６】
このようなアクティブ素子アレイ基板を用いることにより、画素電極を層間絶縁膜上に形成することによって、画素電極を駆動信号線および映像信号線の上方まで拡張させることが可能となり、画素電極の面積を大きくして、開口率の大きな液晶表示装置とすることができる。更に、層間絶縁膜を厚く形成することにより、画素電極と駆動信号線および映像信号線との間の容量が低減され、クロストークの発生を抑制することができる。
【０００７】
【発明が解決しようとする課題】
上記アクティブ素子アレイ基板においては、試験信号線を用いた検査が終了した後、映像信号線および駆動信号線と各試験信号線とを電気的に分離するため基板が分割される。このため、層間絶縁膜２７には、通常、基板分割時の破片散乱を抑制するため、基板の分割線に相当する領域に開口部３５が形成される。しかしながら、従来の液晶表示装置を構成するアクティブ素子アレイ基板においては、層間絶縁膜の開口部３５付近において接続配線の断線が発生し易いという問題があった。
【０００８】
以下、図６を用いて、従来の液晶表示装置を構成するアクティブ素子アレイ基板の製造方法を説明するとともに、接続配線の断線発生の機構について説明する。
【０００９】
まず、基板２１上に駆動信号線２２、試験信号線２９およびその他の配線３０が形成された後、層間絶縁膜２７が形成される。次に、駆動信号線２２の少なくとも一部の上方と、開口部３５に相当する領域の層間絶縁膜２７が除去された後、導電膜３１ａが形成される（図６(ａ)）。続いて、導電膜３１ａ上にポジ型の感光性レジスト３６が塗布され、露光される（図６（ｂ））。このとき、開口部３５周辺の層間絶縁膜の縁端部においては、レジストの塗布厚が薄くなるため薄膜部３６ａが形成される。続いて、レジスト３６が現像され、未露光部にレジストパターン３６ｂが形成される（図４（ｃ））。このとき、レジストの露光部が除去されるとともに、未露光部においても若干の膜厚減少が生じる。レジストの薄膜部３６ａにおいては、この現像時の膜厚減少によってレジストパターンが消失する場合がある。次に、レジストパターン３６ｂをマスクとして導電膜３１ａがエッチングされて接続配線３１が形成されるが、レジストパターン３６ｂが消失した部分においては、接続配線３１に断線部３１ｂが形成される（図４（ｄ））。
【００１０】
断線部の発生を防止する方法としては、レジスト塗布時に薄膜部が形成されるのを回避するため、（１）層間絶縁膜の膜厚を薄くすること、(２)レジストの膜厚を厚くすることなどが考えられる。しかし、前者では、画素領域において、画素電極と駆動信号線および映像信号線との間の寄生容量が増加し、クロストークなどの画質特性の劣化が懸念される。また、後者では、生産タクト延長による生産性の低下が懸念される。
【００１１】
本発明は上記課題に鑑み、アクティブ素子アレイ基板において厚い層間絶縁膜を用いてクロストークの発生を抑制し、且つ、接続配線の断線を抑制することが可能な液晶表示装置およびその製造方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】
前記目的を達成するため、本発明の液晶表示装置は、互いに対向する２つの基板間に液晶を封入してなる液晶表示装置であって、前記基板の一方が、複数のアクティブ素子と、前記アクティブ素子と電気的に接続された複数の第１の配線と、前記第１の配線同士を電気的に接続する第２の配線と、前記アクティブ素子、前記第１の配線および前記第２の配線の上方に形成された層間絶縁膜と、前記アクティブ素子の各々に対応させて前記層間絶縁膜上に形成された複数の画素電極とを備え、前記層間絶縁膜が、前記第１の配線および前記第２の配線の少なくとも一方の上方に開口部を有し、前記第１の配線と前記第２の配線とが、前記層間絶縁膜上に形成された接続配線および前記層間絶縁膜に形成されたコンタクトホールを介して電気的に接続されている基板から、前記層間絶縁膜の開口部で前記第１の配線および前記第２の配線の少なくとも一方を切断し、前記第１の配線同士を電気的に分離することによって得られる基板であることを特徴とする。なお、前記第１の配線としては、駆動信号線および映像信号線が例示でき、前記第２の配線としては、不良検出のための試験信号線が例示できる。
このような構成にしたことにより、アクティブ素子アレイ基板において、層間絶縁膜を厚膜としてクロストークの発生を抑制し、且つ、接続配線の断線が抑制された液晶表示装置とすることができる。
【００１３】
また、前記液晶表示装置においては、コンタクトホールの口径が、５〜３０μｍであることが好ましい。接続配線の断線をより確実に抑制することができるからである。
【００１４】
また、前記液晶表示装置においては、接続配線が、画素電極と同じ材料で構成されていることが好ましい。製造工程を簡素化することができるからである。
【００１５】
また、前記液晶表示装置においては、接続配線が、インジウム錫酸化物（以下、「ＩＴＯ」とする。）、Ａｌ、Ａｌ合金、ＡｇおよびＡｇ合金から選ばれる少なくとも１種で構成されることが好ましい。ＩＴＯは透過型液晶表示装置の画素電極として、Ａｌ、Ａｌ合金、ＡｇおよびＡｇ合金は反射型液晶表示装置の画素電極として有用な材料である。従って、このような材料を接続配線として用いることにより、画素電極と接続配線と同じ材料で構成し、製造工程を簡素化することができる。
【００１６】
また、前記液晶表示装置においては、層間絶縁膜が有機材料を主体とすることが好ましい。好適な膜厚の層間絶縁膜とすることが容易だからである。
【００１７】
前記目的を達成するため、本発明の液晶表示装置の製造方法は、基板上に複数のアクティブ素子を形成する工程と、前記基板上に、前記アクティブ素子と電気的に接続された複数の第１の配線と、前記第１の配線と離間した第２の配線とを形成する工程と、前記アクティブ素子、前記第１の配線および前記第２の配線の上方に層間絶縁膜を形成する工程と、前記層間絶縁膜の前記第１の配線および前記第２の配線の少なくとも一方の上方に開口部を形成する工程と、前記層間絶縁膜の前記第１の配線および前記第２の配線の上方にコンタクトホールを形成する工程と、前記層間絶縁膜上に接続配線を形成して、前記第１の配線と前記第２の配線とを前記接続配線および前記コンタクトホールを介して電気的に接続し、前記第１の配線同士を前記第２の配線を介して電気的に接続する工程と、前記層間絶縁膜上に前記アクティブ素子の各々に対応させて画素電極を形成する工程と、前記層間絶縁膜の開口部において前記第１の配線および前記第２の配線の少なくとも一方を切断し、前記第１の配線同士を電気的に分離する工程とを含むことを特徴とする。なお、前記第１の配線としては、駆動信号線および映像信号線が例示でき、前記第２の配線としては、不良検出のための試験信号線が例示できる。
【００１８】
このような構成にしたことにより、アクティブ素子アレイ基板における、層間絶縁膜を厚膜としてクロストークの発生を抑制し、且つ、接続配線の断線を抑制することができる。
【００１９】
前記製造方法においては、コンタクトホールの口径を、５〜３０μｍとすることが好ましい。接続配線の断線をより確実に抑制することができるからである。
【００２０】
また、前記製造方法においては、接続配線を、画素電極と同じ材料で構成することが好ましい。製造工程を簡素化することができるからである。
【００２１】
また、前記製造方法においては、接続配線を、ＩＴＯ、Ａｌ、Ａｌ合金、ＡｇおよびＡｇ合金から選ばれる少なくとも１種で構成することが好ましい。ＩＴＯは透過型液晶表示装置の画素電極として、Ａｌ、Ａｌ合金、ＡｇおよびＡｇ合金は反射型液晶表示装置の画素電極として有用な材料である。従って、このような材料を接続配線として用いることにより、画素電極と接続配線と同じ材料で構成し、製造工程を簡素化することができる。
【００２２】
また、前記製造方法においては、層間絶縁膜が有機材料を主体とすることが好ましい。好適な膜厚の層間絶縁膜とすることが容易だからである。
【００２３】
【発明の実施の形態】
本発明に係る液晶表示装置は、各画素にスイッチング素子としてアクティブ素子を配置したアクティブマトリクス型液晶表示装置である。本発明に係る液晶表示装置の構造の一例においては、アクティブ素子アレイ基板と対向基板とがスペーサーを介して対向配置されており、両基板間に液晶が保持されている。
【００２４】
アクティブ素子アレイ基板は、複数の画素電極、アクティブ素子および各種の配線が配置されてなる基板から、特定の配線間の電気的接続を切断することによって得られる基板である。
【００２５】
図１は、本発明に係る液晶表示装置を構成するアクティブ素子アレイ基板の構造の一例を示す平面図である。また、図２は、図１のＡ−Ａ’に沿った断面図であり、図３は、図１のＢ−Ｂ’に沿った断面図である。なお、図１〜３は、特定の配線間の電気的接続を切断する前のアクティブ素子アレイ基板の構造を示している。
【００２６】
図１に示すように、基板１に、画素電極８およびアクティブ素子を含む画素が複数配置されている（以下、この領域を「画素領域」とする。）。画素領域の周囲には、画素領域より伸延した駆動信号線２および映像信号線６、前記配線に試験信号を供給するための試験信号線９および１２、並びに、その他の配線１０および１３などが配置されている（以下、この領域を「周辺領域」とする。）。
【００２７】
まず、画素領域の構造について説明する。図１および図２に示すように、基板１上に、複数の薄膜トランジスタ（以下、「ＴＦＴ」とする。）が行列状に配置されている。ＴＦＴは、基板１上に形成されたゲート電極と、ゲート電極上にゲート絶縁膜３を介して形成された半導体層４と、半導体層４と電気的に接続されたソース電極およびドレイン電極５とで構成されている。なお、ＴＦＴの構造は、上記構造に限定されるものではなく、従来からアクティブマトリクス型液晶表示装置に用いられているあらゆる構造を採用することができる。
【００２８】
基板１上には、ＴＦＴの各行に対応させて駆動信号線２が形成されている。駆動信号線２は、ＴＦＴに駆動信号を供給するための配線である。また、ＴＦＴの各列に対応させて映像信号線６が形成されている。映像信号線６は、画素電極８にＴＦＴを介して映像信号を供給するための配線である。
【００２９】
各ＴＦＴのゲート電極は、行方向に隣接する別のＴＦＴを構成するゲート電極とともに、駆動信号線２に接続されている。また、各ＴＦＴのソース電極は、列方向に隣接する別のＴＦＴを構成するソース電極とともに、映像信号線６に接続されている。なお、図１および図２に示すように、駆動信号線２は、ゲート電極と一体化させて形成することができ、映像信号線６は、ソース電極と一体化させて形成することができる。
【００３０】
更に、基板１には、ＴＦＴ、駆動信号線２および映像信号線６の上方に層間絶縁膜７が形成されている。層間絶縁膜７の膜厚は、好ましくは１．５〜３．５μｍである。また、層間絶縁膜７としては、例えば、アクリル樹脂などの有機材料を使用することができる。
【００３１】
層間絶縁膜７上に画素電極８が形成されている。画素電極８は、層間絶縁膜７に形成された画素コンタクトホール７ａを介して、対応するＴＦＴのドレイン電極５と電気的に接続されている。画素電極８としては、透過型液晶表示装置を構成する場合は、ＩＴＯなどの透光性材料を使用することができる。また、反射型液晶表示装置を構成する場合は、Ａｌ若しくはＡｇまたはそれらの合金などの非透光性材料を使用することができる。
【００３２】
次に、周辺領域の構造について説明する。図１に示すように、周辺領域においては、ＴＦＴと電気的に接続された駆動信号線２および映像信号線６が画素領域より伸延し、各々、試験信号線９および１２と電気的に接続されている。以下、駆動信号線２と試験信号線９との電気的接続が為されている部分の構造について、図３を用いて説明する。
【００３３】
基板１上に、駆動信号線２および試験信号線９が、互いに離間するように配置されている。試験信号線９は、ＴＦＴまたは駆動信号線２の不良の有無を検査する際に駆動信号線２に試験信号を供給するための配線である。例えば、試験信号線９は、図１に示すように、駆動信号線２の各々に対応するように形成された複数の分岐部９ａと、分岐部９ａ同士を電気的に接続する配線部９ｂとで構成された、櫛形の配線として形成することができる。
【００３４】
また、基板１上には、試験信号線９と駆動信号線２との間隙に、別の配線１０が配置されている。この配線１０としては、例えば、映像信号線６に断線が生じた場合に、当該映像信号線６に代わってＴＦＴに駆動信号を供給するために設けられる救済線などが挙げられる。
【００３５】
各配線が形成された基板１上には、層間絶縁膜７が形成されている。層間絶縁膜７の膜厚および構成材料については前述した通りである。
【００３６】
層間絶縁膜７には、駆動信号線２および試験信号線９の上方に相当する領域に、各々、コンタクトホール７ｂおよび７ｃが形成されている。コンタクトホール７ｂおよび７ｃの口径は、通常５〜３０μｍ、好ましくは５〜１５μｍである。
【００３７】
層間絶縁膜７上には、接続配線１１が形成されている。接続配線１１は、駆動信号線２および試験信号線９の少なくとも一部を被覆するように形成され、駆動信号線２と試験信号線９とをコンタクトホール７ｂおよび７ｃを介して電気的に接続している。
【００３８】
接続配線１１は、画素電極８と異なる導電性材料で構成することもできるが、画素電極８と共通の導電性材料で構成されることが好ましい。具体的には、ＩＴＯ、Ａｌ若しくはＡｇまたはそれらの合金などを使用することができる。
【００３９】
また、周辺領域において、映像信号線６と試験信号線１２との電気的接続が為される部分の構造は、駆動信号線２と試験信号線９との電気的接続が為される部分と実質的に同様の構造とすることができる。すなわち、基板１上に、分岐部１２ａおよび配線部１２ｂを含む試験信号線１２と、映像信号線６とが互いに離間するように配置され、その間隙に配線１３が配置されている。この基板１上に、映像信号線６および試験信号線１２上にコンタクトホール７ｄおよび７ｅを有する層間絶縁膜７が形成され、この層間絶縁膜７上に接続配線１４が形成されており、映像信号線６と試験信号線１２とが接続配線１４並びにコンタクトホール７ｄおよび７ｅを介して電気的に接続された構造とすることができる。
【００４０】
周辺領域においては、層間絶縁膜７に開口部１５が形成された領域が存在する。開口部１５は、例えば、駆動信号線２同士および映像信号線６同士を電気的に分離する際に、試験信号線９および１２の一部、具体的には分岐部９ａおよび分岐部１２ａを切断するための切断線に相当するものである。
【００４１】
図１に示すように、開口部１５は、試験信号線９および１２の上方に溝状に形成することができる。具体的には、分岐部９ａおよび分岐部１２ａの上方に、分岐部９ａおよび分岐部１２ａに直交するように形成することができる。なお、開口部１５の幅は、０．１〜２ｍｍ程度が適当である。
【００４２】
上記アクティブ素子アレイ基板は、以下のようにして作製することができる。
【００４３】
図４は、本発明の製造方法におけるアクティブ素子アレイ基板の作製工程を説明する図であり、図３と同一領域の断面図を示すものである。
【００４４】
まず、基板１上に第１の導電膜を形成した後、これをパターニングして、駆動信号線２、試験信号線９および配線１０を形成する。図１に示すように、駆動信号線２はゲート電極と接続された形状に形成される。第１の導電膜としては、例えば、Ｔｉ／Ａｌ／Ｔｉを各々１００／２００／１００ｎｍの膜厚で積層した３層膜を使用することができる。また、第１の導電膜の形成方法としては、Ａｒガスを用いたスパッタリング法を採用することができる。
【００４５】
次に、ゲート絶縁膜としてシリコン窒化物を成膜した後、アモルファスシリコンを成膜しパターニングして半導体層を形成する。各膜の形成方法としては、例えば、プラズマ化学気相蒸着法を採用することができる。
【００４６】
次に、第２の導電膜を成膜した後、これをパターニングし、ＴＦＴのドレイン電極（図１の５に相当する。）、映像信号線（図１の６に相当する。）、試験信号線（図１の１２に相当する。）および配線（図１の１３に相当する。）を形成する。図１に示すように、映像信号線はソース電極と接続された形状に形成される。第２の導電膜としては、例えば、Ｔｉ／Ａｌ／Ｔｉを各々１００／２００／１００ｎｍの膜厚で積層した３層膜を使用することができる。また、第２の導電膜の形成方法としては、Ａｒガスを用いたスパッタリング法を採用することができる。
【００４７】
次に、感光性有機材料を塗布して層間絶縁膜７を形成する。続いて、層間絶縁膜７を露光現像し、画素領域においてはドレイン電極の上方に画素コンタクトホール（図１の７ａに相当する。）を形成し、周辺領域においては、駆動信号線２および試験信号線９の上方にコンタクトホール７ｂおよび７ｃを形成し、映像信号線および試験信号線（図１の１２に相当する。）の上方にコンタクトホール（図１の７ｄおよび７ｅに相当する。）を形成する。コンタクトホールの口径は、前述した通りである。また同時に、試験信号線９および試験信号線（図１の１２に相当する。）上の層間絶縁膜７に、溝状の開口部１５を形成する。
【００４８】
次に、第３の導電膜１１ａを成膜する（図４（ａ））。第３の導電膜１１ａとしては、例えば、ＩＴＯなどを使用することができ、膜厚は約１００ｎｍ程度とすることができる。また、第３の導電膜１１ａの形成は、例えば、Ａｒ、Ｏ2混合ガスを用いたスパッタリング法によって実施することができる。
【００４９】
次に、ポジ型感光性レジスト１６をスピン塗布する。レジスト１６の塗布厚は、１．０〜２．０μｍ程度が適当である。このとき、層間絶縁膜の開口部１５周辺においては、レジスト１６の膜厚が他の部分よりも薄くなり、薄膜部１６ａが形成される。これに対して、コンタクトホール７ｂおよび７ｃ周辺においては、コンタクトホール７ｂおよび７ｃの口径が十分に小さいため薄膜部は形成されない。
【００５０】
続いて、レジスト１６に対して、画素領域においては画素電極のパターンを遮光し、周辺領域においては、駆動信号線２と試験信号線９とを電気的に接続する接続配線のパターンと、映像信号線と試験信号線（図１の１２に相当する。）とを電気的に接続する接続配線のパターンとを遮光したフォトマスク１７を介して、紫外線１８を照射する（図４(ｂ)）。このとき、開口部１５周辺に形成されたレジストの薄膜部１６ａは、紫外線１８により露光される。
【００５１】
次に、レジスト１６を現像し、画素領域においては画素電極のパターンを有し、周辺領域においては、駆動信号線２と試験信号線９とを電気的に接続する接続配線のパターンと、映像信号線と試験信号線（図１の１２に相当する。）とを電気的に接続する接続配線のパターンとを有するレジストパターン１６ｂを形成する（図４(ｃ)）。このとき、開口部１５周辺に存在するレジストの薄膜部１６ａは除去される。
【００５２】
次に、レジストパターン１６ｂをマスクとして第３の導電膜１１ａをエッチングした後、レジストパターン１６ｂを剥離する（図４(ｄ)）。これにより、画素領域に画素電極（図１の８に相当する。）が形成され、周辺領域においては、駆動信号線２と試験信号線９とを電気的に接続する接続配線１１と、映像信号線と試験信号線（図１の１２に相当する。）とを電気的に接続する接続配線（図１の１４に相当する。）とが形成され、アクティブ素子アレイ基板が得られる。
【００５３】
本発明の液晶表示装置は、上記アクティブ素子アレイ基板を用いて、以下の要領で作製される。
【００５４】
まず、上記アクティブ素子アレイ基板と対向基板とを、スペーサーを介して対向配置し、両基板間に液晶を封入することにより液晶セルを形成する。なお、対向基板は、基板上に対向電極を形成することにより作製できる。
【００５５】
次に、得られた液晶セルに対して、試験信号線９および１２に試験信号を印加し、液晶セルが正常に動作するか否かを確認する。
【００５６】
次に、アクティブ素子アレイ基板の駆動信号線２同士および映像信号線６同士を電気的に分離する工程が実施される。駆動信号線２同士および映像信号線６同士の電気的な分離は、特定の配線の一部を切断することにより実施され、例えば、図１に示した構造のアクティブ素子アレイ基板の場合、開口部１５において、試験信号線９および１２の一部、具体的には分岐部９ａおよび１２ａを切断することによって実施される。配線の切断は、基板の分割またはレーザーの照射などの方法によって実施することができる。
【００５７】
更に、液晶セルの両面に偏光板を配置し、バックライトなどを適宜配置して、液晶表示装置が得られる。
【００５８】
以上説明したように、本発明においては、アクティブ素子アレイ基板の層間絶縁膜下に形成された配線同士を、層間絶縁膜上に形成された接続配線およびコンタクトホールを介して電気的に接続している。前述したように、コンタクトホールは口径が比較的小さいため、厚い層間絶縁膜を用いた場合であっても、接続配線形成のためのレジスト塗布工程（図４（ｂ）工程）において、コンタクトホール周辺でレジストの塗布厚が小さくなることを避けることができる。従って、コンタクトホール周辺でレジストパターンが消失しないため、接続配線の断線を抑制することができる。
【００５９】
なお、上記説明においては、接続配線と同質の導電膜（すなわち、第３の導電膜）を、層間絶縁膜の開口部から除去した例を示したが、開口部に前記導電膜を残存させてもよい。この場合、後に実施される配線の切断工程において、残存させた前記導電膜を試験信号線とともに切断すればよい。
【００６０】
また、駆動信号線同士および映像信号線同士の電気的分離を、層間絶縁膜の開口部を試験信号線上に形成して試験信号線を切断することによって実施する例を示したが、層間絶縁膜の開口部を駆動信号線上および映像信号線上に形成し、駆動信号線および映像信号線を切断することによって実施してもよい。
【００６１】
また、アクティブ素子としては、ＴＦＴに限定されるものではなく、例えばＭＩＭなどの二端子非線形素子を使用することも可能である。
【００６２】
【発明の効果】
以上のように、本発明の液晶表示装置は、互いに対向する２つの基板間に液晶を封入してなる液晶表示装置であって、前記基板の一方が、複数のアクティブ素子と、前記アクティブ素子と電気的に接続された複数の第１の配線と、前記第１の配線同士を電気的に接続する第２の配線と、前記アクティブ素子、前記第１の配線および前記第２の配線の上方に形成された層間絶縁膜と、前記アクティブ素子の各々に対応させて前記層間絶縁膜上に形成された複数の画素電極とを備え、前記層間絶縁膜が、前記第１の配線および前記第２の配線の少なくとも一方の上方に開口部を有し、前記第１の配線と前記第２の配線とが、前記層間絶縁膜上に形成された接続配線および前記層間絶縁膜に形成されたコンタクトホールを介して電気的に接続されている基板から、前記層間絶縁膜の開口部で前記第１の配線および前記第２の配線の少なくとも一方を切断し、前記第１の配線同士を電気的に分離することによって得られる基板であるため、アクティブ素子アレイ基板において、層間絶縁膜を厚膜としてクロストークの発生を抑制し、且つ、接続配線の断線を抑制した液晶表示装置とすることができる。
【００６３】
また、本発明の液晶表示装置の製造方法によれば、基板上に複数のアクティブ素子を形成する工程と、前記基板上に、前記アクティブ素子と電気的に接続された複数の第１の配線と、前記第１の配線と離間した第２の配線とを形成する工程と、前記アクティブ素子、前記第１の配線および前記第２の配線の上方に層間絶縁膜を形成する工程と、前記層間絶縁膜の前記第１の配線および前記第２の配線の少なくとも一方の上方に開口部を形成する工程と、前記層間絶縁膜の前記第１の配線および前記第２の配線の上方にコンタクトホールを形成する工程と、前記層間絶縁膜上に接続配線を形成して、前記第１の配線と前記第２の配線とを前記接続配線および前記コンタクトホールを介して電気的に接続し、前記第１の配線同士を前記第２の配線を介して電気的に接続する工程と、前記層間絶縁膜上に前記アクティブ素子の各々に対応させて画素電極を形成する工程と、前記層間絶縁膜の開口部で前記第１の配線および前記第２の配線の少なくとも一方を切断し、前記第１の配線同士を電気的に分離する工程とを含むため、アクティブ素子アレイ基板において、層間絶縁膜を厚膜としてクロストークの発生を抑制し、且つ、接続配線の断線を抑制した液晶表示装置とすることができる。
【図面の簡単な説明】
【図１】 本発明に係る液晶表示装置を構成するアクティブ素子アレイ基板の一例を示す平面図
【図２】 図１のＡ−Ａ’断面図
【図３】 図１のＢ−Ｂ’断面図
【図４】 本発明に係る液晶表示装置を構成するアクティブ素子アレイ基板の製造方法の一例を説明するための工程断面図
【図５】 従来の液晶表示装置を構成するアクティブ素子アレイ基板の構造を示す平面図
【図６】 従来の液晶表示装置を構成するアクティブ素子アレイ基板の製造方法を説明するための工程断面図
【符号の説明】
１、２１ 透明基板
２、２２ 駆動信号線
３ ゲート絶縁膜
４、２４ 半導体層
５、２５ ドレイン電極
６、２６ 駆動信号線
７、２７ 層間絶縁膜
８、２８ 画素電極
９、１２、２９、３２ 試験信号線
１０、１３、３０、３３ 配線
１１、１４、３１、３４ 接続配線
１５、３５ 開口部
Claims (10)
- 互いに対向する２つの基板間に液晶を封入してなる液晶表示装置であって、前記基板の一方が、複数のアクティブ素子と、前記アクティブ素子と電気的に接続された複数の第１の配線と、前記第１の配線同士を電気的に接続する第２の配線と、前記アクティブ素子、前記第１の配線および前記第２の配線の上方に形成された層間絶縁膜と、前記アクティブ素子の各々に対応させて前記層間絶縁膜上に形成された複数の画素電極とを備え、前記層間絶縁膜が、前記第１の配線および前記第２の配線の少なくとも一方の上方に開口部を有し、前記第１の配線と前記第２の配線とが、前記層間絶縁膜上に形成された接続配線および前記層間絶縁膜に形成されたコンタクトホールを介して電気的に接続されている基板から、前記層間絶縁膜の開口部で前記第１の配線および前記第２の配線の少なくとも一方を切断し、前記第１の配線同士を電気的に分離することによって得られる基板であることを特徴とする液晶表示装置。
- コンタクトホールの口径が、５〜３０μｍである請求項１に記載の液晶表示装置。
- 接続配線が、画素電極と同じ材料で構成されている請求項１または２に記載の液晶表示装置。
- 接続配線が、インジウム錫酸化物、Ａｌ、Ａｌ合金、ＡｇおよびＡｇ合金から選ばれる少なくとも１種で構成される請求項１〜３のいずれかに記載の液晶表示装置。
- 層間絶縁膜が、有機材料を主体とする請求項１〜４のいずれかに記載の液晶表示装置。
- 基板上に複数のアクティブ素子を形成する工程と、前記基板上に、前記アクティブ素子と電気的に接続された複数の第１の配線と、前記第１の配線と離間した第２の配線とを形成する工程と、前記アクティブ素子、前記第１の配線および前記第２の配線の上方に層間絶縁膜を形成する工程と、前記層間絶縁膜の前記第１の配線および前記第２の配線の少なくとも一方の上方に開口部を形成する工程と、前記層間絶縁膜の前記第１の配線および前記第２の配線の上方にコンタクトホールを形成する工程と、前記層間絶縁膜上に接続配線を形成して、前記第１の配線と前記第２の配線とを前記接続配線および前記コンタクトホールを介して電気的に接続し、前記第１の配線同士を前記第２の配線を介して電気的に接続する工程と、前記層間絶縁膜上に前記アクティブ素子の各々に対応させて画素電極を形成する工程と、前記層間絶縁膜の開口部で前記第１の配線および前記第２の配線の少なくとも一方を切断し、前記第１の配線同士を電気的に分離する工程とを含むことを特徴とする液晶表示装置の製造方法。
- コンタクトホールの口径を、５〜３０μｍとする請求項６に記載の液晶表示装置の製造方法。
- 接続配線を、画素電極と同じ材料で構成する請求項６または７に記載の液晶表示装置の製造方法。
- 接続配線を、インジウム錫酸化物、Ａｌ、Ａｌ合金、ＡｇおよびＡｇ合金から選ばれる少なくとも１種で構成する請求項６〜８のいずれかに記載の液晶表示装置の製造方法。
- 層間絶縁膜が有機材料を主体とする請求項６〜９のいずれかに記載の液晶表示装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36301099A JP4202571B2 (ja) | 1999-12-21 | 1999-12-21 | 液晶表示装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36301099A JP4202571B2 (ja) | 1999-12-21 | 1999-12-21 | 液晶表示装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001174849A JP2001174849A (ja) | 2001-06-29 |
| JP4202571B2 true JP4202571B2 (ja) | 2008-12-24 |
Family
ID=18478294
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36301099A Expired - Fee Related JP4202571B2 (ja) | 1999-12-21 | 1999-12-21 | 液晶表示装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4202571B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW543145B (en) * | 2001-10-11 | 2003-07-21 | Samsung Electronics Co Ltd | A thin film transistor array panel and a method of the same |
| KR100900537B1 (ko) * | 2002-08-23 | 2009-06-02 | 삼성전자주식회사 | 액정 표시 장치, 그 검사 방법 및 제조 방법 |
| TWI366054B (en) | 2003-06-27 | 2012-06-11 | Samsung Electronics Co Ltd | Contact structure of conductive films and thin film transistor array panel including the same |
| TWI392944B (zh) * | 2009-05-19 | 2013-04-11 | Au Optronics Corp | 面板、液晶顯示器及面板的形成方法 |
| JP5535147B2 (ja) * | 2011-08-03 | 2014-07-02 | 株式会社ジャパンディスプレイ | 表示装置及び表示装置の製造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6112032A (ja) * | 1984-06-27 | 1986-01-20 | Sharp Corp | 半導体装置の製造方法 |
| JP2624687B2 (ja) * | 1987-06-19 | 1997-06-25 | 株式会社日立製作所 | 薄膜能動素子アレイの製造方法 |
| JPH0822024A (ja) * | 1994-07-05 | 1996-01-23 | Mitsubishi Electric Corp | アクティブマトリクス基板およびその製法 |
| JPH08139087A (ja) * | 1994-11-08 | 1996-05-31 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
| JPH10123574A (ja) * | 1996-10-17 | 1998-05-15 | Hitachi Ltd | アクティブマトリクス基板 |
| JP3208658B2 (ja) * | 1997-03-27 | 2001-09-17 | 株式会社アドバンスト・ディスプレイ | 電気光学素子の製法 |
| JP3078266B2 (ja) * | 1997-11-25 | 2000-08-21 | 株式会社東芝 | 静電気対策を施した電極配線基板、これを用いた表示装置、及びアクテイブマトリクス型液晶表示装置の製造方法 |
| TW396370B (en) * | 1997-12-05 | 2000-07-01 | Samsung Electronics Co Ltd | Liquid crystal displays, manufacturing methods and testing methods thereof |
-
1999
- 1999-12-21 JP JP36301099A patent/JP4202571B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001174849A (ja) | 2001-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4897995B2 (ja) | 液晶表示装置用薄膜トランジスタ基板 | |
| US8405788B2 (en) | TFT-LCD array substrate and manufacturing method thereof | |
| JPH09160076A (ja) | 表示装置用アレイ基板及びその製造方法 | |
| JP2006191014A (ja) | 薄膜トランジスタアレイ基板およびその製造方法 | |
| KR101473675B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR20080044645A (ko) | 액정표시패널 및 이의 제조방법 | |
| JPH1117188A (ja) | アクティブマトリクス基板 | |
| JP2000162647A (ja) | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 | |
| JP4166300B2 (ja) | 液晶表示装置の製造方法 | |
| KR101015459B1 (ko) | 박막트랜지스터 어레이 기판의 제조 방법 및 표시장치 | |
| KR20040026003A (ko) | 액정표시소자 및 그 제조방법 | |
| JP4202571B2 (ja) | 液晶表示装置およびその製造方法 | |
| JP2002182239A (ja) | 反射型平面表示装置用アレイ基板 | |
| JPH10268346A (ja) | アクティブマトリクス型液晶表示装置 | |
| KR20040061195A (ko) | 액정표시패널 및 그 제조방법 | |
| JP2677714B2 (ja) | アクティブマトリクス基板およびその製造方法 | |
| JP3377003B2 (ja) | アクティブ素子アレイ基板の製造方法 | |
| JPH1062814A (ja) | Ｔｆｔ液晶表示装置 | |
| JPH04338728A (ja) | アクティブマトリクス基板 | |
| KR100558716B1 (ko) | 액정표시패널 및 그 제조 방법 | |
| KR100404329B1 (ko) | 액정 표시장치의 데이터 패드부 및 그 형성방법 | |
| KR100482343B1 (ko) | 로딩이펙트 방지를 위한 박막트랜지스터 어레이 기판 및그 제조방법 | |
| KR101557805B1 (ko) | 액정표시장치 | |
| KR20050026588A (ko) | 액정표시소자 및 그 제조방법 | |
| KR100544814B1 (ko) | 반사형액정표시소자및그제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051220 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20061109 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080924 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081007 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081009 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111017 Year of fee payment: 3 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111017 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111017 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121017 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121017 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121017 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121017 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131017 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |