TWI392944B - 面板、液晶顯示器及面板的形成方法 - Google Patents

面板、液晶顯示器及面板的形成方法 Download PDF

Info

Publication number
TWI392944B
TWI392944B TW98116517A TW98116517A TWI392944B TW I392944 B TWI392944 B TW I392944B TW 98116517 A TW98116517 A TW 98116517A TW 98116517 A TW98116517 A TW 98116517A TW I392944 B TWI392944 B TW I392944B
Authority
TW
Taiwan
Prior art keywords
wire
insulating layer
panel
conductive structure
forming
Prior art date
Application number
TW98116517A
Other languages
English (en)
Other versions
TW201042340A (en
Inventor
Wei Cheng Lin
Original Assignee
Au Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Au Optronics Corp filed Critical Au Optronics Corp
Priority to TW98116517A priority Critical patent/TWI392944B/zh
Publication of TW201042340A publication Critical patent/TW201042340A/zh
Application granted granted Critical
Publication of TWI392944B publication Critical patent/TWI392944B/zh

Links

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

面板、液晶顯示器及面板的形成方法
本發明係有關於面板、液晶顯示器及面板的形成方法,且特別是有關於可減少靜電放電(electrostatic discharge)之傷害的面板形成方法。
面板(例如是顯示面板或觸控面板)中包括許多彼此交錯之導電線路或信號線,這些導電線路彼此交錯並透過夾置於彼此間的絕緣層而電性絕緣。以顯示面板為例,這些導電線路例如是定義出畫素區之掃描線(scan line)與資料線(data line)或非畫素區中之各種走線,例如電源線、測試線路、或與驅動積體電路相連之線路等。
由於需在面板中形成諸多導電線路,為於有限的基底面積布局上述線路,需使部分線路彼此交錯跨接。然而,在形成面板的製程過程中(例如,顯示面板中之陣列製程),易因製程設備之放電(例如乾蝕刻腔體),而使電荷累積於面板中。當面板與其他機械接觸時,電荷會由高電位往低電位移動而造成靜電放電(ESD)現象。靜電放電可高達數千伏特,並容易於彼此交錯跨接之導電線路間之跨接處(cross-over)發生,其將導致用以電性隔離兩交錯導線之絕緣層受靜電放電之破壞而使兩交錯跨接導線發生短路。
因此,業界亟需能避免或減少靜電放電對面板中之元件的傷害。
本發明一實施例提供一種面板的形成方法,包括提供基底;於基底上形成第一導線,第一導線具有第一部分及第二部分,第一部分與第二部分彼此電性絕緣;於第一導線上形成第一絕緣層;於第一絕緣層上形成至少一第二導線,與第一導線之第二部分彼此交錯且電性絕緣;於第二導線上形成第二絕緣層;以及於第二絕緣層上形成第一導電結構,第一導電結構電性連接第一部分與第二部分。
本發明一實施例提供一種面板,包括基底;第一導線,位於基底上,第一導線具有第一部分、第一開口及第二部分,第一部分與第二部分之間隔有第一開口而彼此電性絕緣,其中第一開口位於非畫素區中;第一絕緣層,位於第一導線上;至少一第二導線,位於第一絕緣層上,與第一導線之第二部分彼此交錯且電性絕緣;第二絕緣層,位於第二導線上;以及第一導電結構,位於第二絕緣層上且電性連接第一部分與第二部分。
本發明另一實施例提供一種面板,包括基底;第一導線,位於基底上,且朝第一方向延伸,第一導線具有第一部分、第一開口及第二部分,第一部分與第二部分之間隔有第一開口而彼此電性絕緣;第一絕緣層,位於第一導線上;複數個第二導線,位於第一絕緣層上,且大抵皆朝第二方向延伸,每一第二導線皆分別與第一導線之第二部分彼此交錯且電性絕緣;第二絕緣層,位於第二導線上;以及導電結構,位於基底上且電性連接第一部分與第二部分;其中,第一導線之第一部分之正上方不具有大抵朝第二方向延伸之導線。
本發明又一實施例提供一種面板,包括基底;第一導線,位於基底上,第一導線具有第一部分、第一開口及第二部分,第一部分與第二部分之間隔有第一開口而彼此電性絕緣;第一絕緣層,位於第一導線上;至少一第二導線,位於第一絕緣層上,與第一導線之第二部分彼此交錯且電性絕緣;中間導電結構,位於第一絕緣層上且與第二導線彼此電性絕緣;第二絕緣層,位於第二導線上;以及第一導電結構,位於第二絕緣層上且電性連接中間導電結構、第一部分、及第二部分。
本發明又一實施例提供一種液晶顯示器,包括上述面板之一。
以下將詳細說明本發明實施例之製作與使用方式。然應注意的是,本發明提供許多可供應用的發明概念,其可以多種特定型式實施。文中所舉例討論之特定實施例僅為製造與使用本發明之特定方式,非用以限制本發明之範圍。此外,在不同實施例中可能使用重複的標號或標示。這些重複僅為了簡單清楚地敘述本發明,不代表所討論之不同實施例及/或結構之間具有任何關連性。再者,當述及一第一材料層位於一第二材料層上或之上時,包括第一材料層與第二材料層直接接觸或間隔有一或更多其他材料層之情形。
在進入本發明的說明之前,先配合第1A-1B圖敘述本案發明人所知的一種面板結構,應注意的是,以下的說明僅用來顯示發明人所發現的問題。
第1A圖顯示一面板之局部上視圖,第1B圖顯示沿著第1A圖中之切線a-a’的面板剖面圖。面板包括基底100及形成於基底100上之諸多導電線路。這些導電線路包括數條大抵縱向延伸且彼此電性絕緣之導線G1-G6,以及數條大抵橫向延伸且彼此電性絕緣之導線S1-S6。導線G1-G6與導線S1-S6之間隔有絕緣層102。其中,導線S1透過導線G1上方之絕緣層102中的接觸孔10而與導線G1電性連接。相似地,其餘下層導線G2-G6亦以相同方式分別與相應的上層導線S2-S6電性連接。如圖所示,導線S2-S6跨越導線G1,其彼此間具有複數個跨接處C1-C5。
在面板製程期間,可能會產生靜電放電現象,放電所生電荷可能沿著導線G1流動而到達跨接處C1-C5,導致跨接處之絕緣層102因靜電放電而受到破壞,使各個本應彼此電性絕緣之導線間發生短路,例如為導線G1以及導線S2、...或S6,影響正常信號傳遞。
為改善第1A-1B圖所述之靜電放電問題,本發明實施例提供一種面板的形成方法,可避免靜電放電於跨接處發生。以下,將配合第2A-2G圖說明本發明一實施例之面板的形成方法。
請參照第2A圖,其顯示形成此實施例之面板時的一中間步驟上視圖。如第2A圖所示,此面板包括導線G1,其具有第一部分g1、第二部分g2、及第三部分g3。面板還包括導線S1、S2、及S3,其中導線S1-S3與導線G1之間隔有絕緣層(未顯示)。導線S1透過絕緣層中之接觸孔10而與導線G1電性連接。至於導線S2、S3則與導線G1交錯跨接而彼此電性絕緣。類似於第1圖所示,導線S2、S3與導線G1間分別具有跨接處C1及C2,其為易受靜電放電電荷破壞之區域。在此實施例中,第一部分g1與第二部分g2之間因隔有第一開口12而彼此電性絕緣,而第二部分g2與第三部分g3之間亦因隔有第二開口12’而彼此電性絕緣。本發明實施例因先於導線G1中之預定跨接處的兩端或至少一端形成開口,可使後續製程期間所生之靜電放電被開口隔絕而不至於傳導至跨接處,可有效減少或避免靜電放電現象於跨接處發生,而避免線路間發生短路。以下,將配合圖式詳細說明此實施例之面板的一系列製程剖面圖。
第2B-2F圖顯示相應於第2A圖之切線a-a’處的一系列製程剖面圖。如第2B圖所示,首先提供基底100。基底100可為一透明基底,例如是玻璃基底。接著,於基底100上形成第一導線G1,其具有第一部分g1及第二部分g2。第一導線G1之形成包括於基底100上先形成導電材料,並將之圖案化為第一導線G1。可於圖案化製程時,同時於第一導線中形成第一開口12,以將第一導線G1分為彼此絕緣之第一部分g1與第二部分g2。在一實施例中,亦可進一步於圖案化製程時,於第一導線中形成第二開口12’,以進一步分離出與第二部分g2電性絕緣之第三部分g3(如第2A圖所示)。第一導線G1之形成可與面板中的其他線路於同一道製程中形成。例如,第一導線G1可與面板中之掃描線同時形成,即第一導線G1與掃描線係由同一導電層圖案化而得。或者,在其他實施例中,第一導線G1本身即為其中一條掃描線。
接著,如第2C圖所示,於第一導線G1上形成第一絕緣層102,絕緣層102可進一步填入第一導線G1之第一部分g1與第二部分g2之間的第一開口12中。在後續製程中,將於第一絕緣層102上形成數條導線。在部分實施例中,第一導線G1可與第一絕緣層102上之數條導線之一電性連接(然非必須)。此時,可預先於第一絕緣層102中預留接觸孔10。接觸孔10之形成可例如採用一般的圖案化製程。
如第2D圖所示,接著於第一絕緣層102上形成導電材料,並將之圖案化。在此實施例中,可分別圖案化形成導線S1、第二導線S2、及中間導電結構104。其中,導線S1透過接觸孔10而與第一導線G1電性連接,可視為第一導線之延伸。第二導線S2之延伸方向與第一導線G1不同而彼此跨接交錯,例如是第2A圖所示之大抵彼此垂直。第二導線S2與第一導線G1之第二部分g2之間隔有第一絕緣層102而彼此電性絕緣。在圖案化形成第二導線S2時,可選擇性同時於第一開口12上方附近的絕緣層102上形成中間導電結構104,也就是說,中間導電結構104與第二導線S2為同一層形成。中間導電結構104可不需如第二導線S2般朝某一特定方向延伸,其例如可為一矩形導電區塊。在一實施例中,第一絕緣層102分別與第一導線G1及第二導線S2直接接觸。此外,第二導線S2之形成可與面板中的其他線路於同一道製程中形成。例如,第二導線S2可與面板中之資料線同時形成,即第二導線S2與資料線係由同一導電層圖案化而得。或者,在其他實施例中,第二導線S2本身即為其中一條資料線。
接著,如第2E圖所示,於第二導線S2上形成第二絕緣層106。在此實施例中,第二絕緣層106亦覆蓋導線S1及中間導電結構104。
如第2F圖所示,接著將第一絕緣層102及第二絕緣層106圖案化以形成至少一第一穿孔120a及至少一第二穿孔120b以分別暴露出第一部分g1以及第二部分g2,如第2F圖所例,第一穿孔120a露出第一導線G1之第一部分g1,而第二穿孔120b露出第一導線G1之第二部分g2。在此實施例中,更包括將中間導電結構104上方之第二絕緣層106圖案化以至少形成一第三穿孔122a(或122b),第三穿孔之底部露出中間導電結構104。在此實施例係形成了兩個第三穿孔,分別為122a及122b。
由第2B-2F圖之說明可知,面板的形成過程中,經歷許多沉積與圖案化之製程。靜電放電現象很容易於進行這些製程期間產生。由於本發明實施例預先於第一導線G1中形成開口,例如是第一開口12及第二開口12’(請參照第2A圖)。因此,來自面板其他部分所產生之靜電放電電荷僅能傳導至第一部分g1或第三部分g3,之後靜電放電電荷將受到開口之隔絕而無法傳導至第二部分g2。自然可大幅降低第二部分g2與第二導線S2之間的跨接處C1發生靜電放電的機會,可大幅提升製程品質。雖然,第2A圖所示之開口12及12’係形成於第一導線G1中之所有與其他導線跨接處(如C1、C2)之兩端,然本發明實施例不限於此。在其他實施例中,可多形成開口於跨接處之間,不限於形成於所有跨接處之兩端,可更進一步降低靜電放電發生於導線間之跨接處的機率。
接著,如第2G圖所示,於第二絕緣層106上形成導電材料並將之圖案化以形成電性連接第一部分g1與第二部分g2之導電結構108。在此實施例中,導電結構108係分作左右兩部分,其分別填入穿孔120a、122a與穿孔120b、122b。在此實施例中,中間導電結構104係作為中間導電橋樑,並進一步透過於穿孔中之導電結構108而將第一部分g1與第二部分g2電性連接。經導電結構108電性連接後,可使電性訊號得以於第一部分g1與第二部分g2之間傳遞。請參照第2A圖,亦可於第二開口12’的位置,形成類似於第2G圖中之導電結構,使電性訊號得以於第二部分g2與第三部分g3之間傳遞。此外,導電結構108之形成可與面板中的其他線路於同一道製程中形成。例如,導電結構108可與面板中之畫素電極同時形成,即導電結構108與畫素電極係由同一導電層圖案化而得。
本發明實施例透過先於導線中形成開口於跨接處之一端或兩端,以將導線分為數個彼此電性絕緣之部分,可使後續各種製程中所產生之靜電放電電荷無法傳導至跨接處,有效避免或降低靜電放電現象於跨接處發生。在數道易生靜電放電電荷之製程完成後,才形成導電結構使導線之各部分電性連接,使電性訊號得以傳遞。
本發明實施例中,用以電性連接導線G1之第一部分g1與第二部分g2(或第二部分g2與第三部分g3)之導電結構108及/或中間導電結構104可有各種不同的樣態。第3A-3C圖舉出部分的樣態。
如第3A圖所示之局部面板剖面圖,其與第2G圖之結構相似,差異在於第3A圖實施例中,僅具一第三穿孔122a,且導電結構108未分為左右兩部分。第3B與3C圖顯示另兩種可能的導電結構樣態。在第3B圖之結構中,不於中間導電結構104之上方形成穿孔,直接以導電結構108電性連接第一部分g1與第二部分g2。在第3C圖之結構中,不具有中間導電結構104,且亦直接以導電結構108電性連接第一部分g1與第二部分g2。如上所述,在本發明實施例之面板中,電性連接第一部分g1與第二部分g2(或第二部分g2與第三部分g3)之導電結構不限定於任何特定形式或結構。
此外,雖然第2A-2G圖及第3A-3C圖之實施例中,第一部分g1與第二部分g2彼此處於大抵相同高度的平面上。然本發明實施例不限於此。在其他實施例中,第一導線之第一部分與部分的第二部分彼此處於不同高度的平面上。例如,在第4A圖所示之實施例中,第一導線G1之第一部分g1與部分的第二部分g2彼此處於不同高度的平面上。第4A圖之實施例更包括一絕緣層101,部分的第二部分g2係位於絕緣層101之上而與第一部分g彼此處於不同高度的平面上。在此情形中,仍可透過於第一導線G1中形成電性隔離第一部分g1與第二部分g2之第一開口12,以避免製程期間所產生之靜電放電電荷傳導至跨接處C1、C2。如此,可保護跨接處C1、C2之絕緣層102免於受到靜電放電的破壞,使信號之傳遞得以順暢。接著,請參照第4B圖,可形成分別露出第一部分g1與第二部分g2之穿孔120a與120b,並接著於第二絕緣層106上形成導電結構108。導電結構108進一步填入穿孔120a與120b中而使第一部分g1與第二部分g2彼此電性連接,使電性訊號得以傳遞。
在上述實施例中,第一開口12及/或第二開口12’可位於面板之一非畫素區中。然本發明實施例之開口亦可形成於面板之畫素區中。
第5A-5B圖顯示本發明實施例之面板中,將開口形成於畫素區中的實施方式。如第5A圖所示,面板包括基底200,其上形成有多條大抵朝一第一方向D1延伸之第一導線206。在此實施例中,第一導線206例如是多條縱向延伸之掃描線。與先前實施例相似,在圖案化形成第一導線206時,可於第一導線206中形成開口12及12’,以將第一導線206分成彼此電性絕緣之第一部分206a、第二部分206b、及第三部分206c。如此,在後續各種沉積、微影與蝕刻等圖案化製程以形成絕緣層(未顯示)與多條大抵朝一第二方向D2延伸之第二導線204期間,靜電放電電荷將無法傳導至第一導線206與第二導線204之間的交錯跨接處。在此實施例中,第二導線204例如是多條橫向延伸之資料線。第一導線206與第二導線204共同定義出面板之一畫素區PX。
如第5A圖所示,開口係形成於所有跨接處之兩端以確保靜電放電電荷不會傳導至所有跨接處。換言之,第一導線206之第一部分206a正上方不具有大抵朝第二方向D2延伸之導線,而第三部分206c正上方亦不具有大抵朝第二方向延伸D2之導線。在此實施例中,由於開口(12與12’)係形成於所有跨接處之兩端,因此第一導線206與第二導線204之間的交錯跨接處僅限於第二部分206b之上。
接著,如第5B圖所示,可接著進行各種製程以於畫素區中形成畫素210,並於形成畫素210期間,形成電性連接第一部分206a與第二部分206b之第一導電結構208a,以及電性連接第二部分206b與第三部分206c之第二導電結構208b。第一導電結構208a與第二導電結構208b可例如於形成畫素210之畫素電極時同時形成。
第6A-6B圖顯示本發明其他實施例之面板的示意圖。如第6A圖所示,除了於例如是掃描線之第一導線206中形成開口以避免靜電放電電荷傳至跨接處外,亦可於例如是資料線之第二導線204中形成開口以避免靜電放電電荷傳至跨接處。相似地,在各個製程完成後,可進一步形成導電結構210a與210b以使第二導線204中各部分導通。在第6A圖之實施例中,各導線之開口亦形成於該導線與其他導線之所有跨接處之兩端。
在第6B圖之實施例中,導線之開口不限於形成於該導線與其他導線之所有跨接處之兩端。在此實施例中,亦可於跨接處之間形成開口,可更進一步避免發生於跨接處間之靜電放電電荷傳至跨接處的絕緣層。接著,可進一步形成導電結構208c以將導線206導通。
本發明實施例透過先將有與其他導線交錯跨接之部分與導線之其他部分電性隔離,以於製程期間避免靜電放電電荷破壞跨接處之絕緣層。接著,形成導電結構使整條導線導通。可有效避免或減少靜電放電現象所造成之傷害,且使各導線能依其功能順利地傳遞訊號。
本發明更揭露一種液晶顯示器,包括上述各實施例之面板,對向基板以及液晶層位於面板以及基板之間。
雖然本發明已以數個較佳實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作任意之更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100、200...基底
G1、G2、G3、G4、G5、G6、S1、S2、S3、S4、S5、S6、206、204...導線
102、106、101...絕緣層
10...接觸孔
C1、C2、C3、C4、C5...跨接處
g1、206a...第一部分
g2、206b...第二部分
g3、206c...第三部分
12、12’...開口
104...中間導電結構
108、208a、208b、208c...導電結構
120a、120b、122a、122b...穿孔
PX...畫素區
210...畫素
D1、D2...方向
第1A及1B圖分別顯示本案發明人所知的一種面板的上視圖及剖面圖。
第2A-2G圖顯示本發明一實施例之面板形成方法的示意圖及製程剖面圖。
第3A-3C圖顯示本發明另一實施例之面板的剖面圖。
第4A-4B圖顯示本發明又一實施例之面板的製程剖面圖。
第5A-5B圖顯示本發明又一實施例之面板的示意圖。
第6A-6B圖顯示本發明又一實施例之面板的示意圖。
100...基底
G1、S1、S2...導線
102、106...絕緣層
10...接觸孔
C1...跨接處
g1...第一部分
g2...第二部分
12...開口
104...中間導電結構
120a、120b、122a、122b...穿孔

Claims (36)

  1. 一種面板的形成方法,包括:提供一基底;於該基底上形成一第一導線,該第一導線具有一第一部分及一第二部分,該第一部分與該第二部分彼此電性絕緣,其中該第一導線更具有一第一開口,使該第一部分與該第二部分彼此電性絕緣,該第一導線更具有一第三部分,該第三部分與該第一部分及該第二部分彼此電性絕緣,該第一導線更具有一第二開口,使該第二部分與該第三部分彼此電性絕緣;於該第一導線上形成一第一絕緣層;於該第一絕緣層上形成至少一第二導線,與該第一導線之該第二部分彼此交錯而形成一跨接處,該第一導線之該第二部分與該至少一第二導線電性絕緣,該第一開口以及該第二開口係分別位於該跨接處之兩端;於該第二導線上形成一第二絕緣層;以及於該第二絕緣層上形成一第一導電結構,該第一導電結構電性連接該第一部分與該第二部分。
  2. 如申請專利範圍第1項所述之面板的形成方法,其中該第一開口位於該基底之一畫素區之中。
  3. 如申請專利範圍第1項所述之面板的形成方法,更包括於該第二絕緣層上形成一第二導電結構,該第二導電結構電性連接該該第三部分與該第二部分。
  4. 如申請專利範圍第1項所述之面板的形成方法,其中於該第二絕緣層上形成該第一導電結構之步驟包括:將該第一絕緣層及該第二絕緣層圖案化以形成至少 一第一穿孔及一第二穿孔,該第一穿孔露出該第一導線之該第一部分,該第二穿孔露出該第一導線之該第二部分;以及於該第二絕緣層上形成一導電材料,該導電材料填入該第一穿孔及該第二穿孔中而形成該第一導電結構。
  5. 如申請專利範圍第1項所述之面板的形成方法,更包括於該第一絕緣層上形成一中間導電結構,該中間導電結構與該第二導線彼此電性絕緣。
  6. 如申請專利範圍第5項所述之面板的形成方法,其中該中間導電結構與該第二導線係同時形成。
  7. 如申請專利範圍第5項所述之面板的形成方法,其中於該第二絕緣層上形成該第一導電結構之步驟包括:將該第一絕緣層及該第二絕緣層圖案化以形成至少一第一穿孔及一第二穿孔,該第一穿孔露出該第一導線之該第一部分,該第二穿孔露出該第一導線之該第二部分;將該第二絕緣層圖案化以形成至少一第三穿孔,該第三穿孔露出該中間導電結構;以及於該基底上形成一導電材料,該導電材料填入該第一穿孔、該第二穿孔、及該第三穿孔中而形成該第一導電結構。
  8. 如申請專利範圍第1項所述之面板的形成方法,更包括形成至少一掃描線於該基底上,其中該第一導線與該掃描線係為同時形成。
  9. 如申請專利範圍第1項所述之面板的形成方法,更包括形成至少一資料線於該基底之上,其中該二導線與該資料線係為同時形成。
  10. 如申請專利範圍第1項所述之面板的形成方法,更包括形成至少一畫素電極於該基底之上,其中該第一導電結構與該畫素電極係為同時形成。
  11. 如申請專利範圍第1項所述之面板的形成方法,其中該第一導線為該面板中之一掃描線。
  12. 如申請專利範圍第1項所述之面板的形成方法,其中該第二導線為該面板中之一資料線。
  13. 如申請專利範圍第1項所述之面板的形成方法,其中該第一導線之該第一部分與部分的該第二部分彼此處於不同高度的平面上。
  14. 如申請專利範圍第1項所述之面板的形成方法,其中該第一絕緣層分別與該第一導線及該第二導線直接接觸。
  15. 一種面板,包括:一基底;一第一導線,位於該基底上,該第一導線具有一第一部分、一第一開口、一第二部分、一第二開口、及一第三部分,該第一部分與該第二部分之間隔有該第一開口而彼此分離,該第三部分與該第二部分之間隔有該第二開口而彼此分離,且該第三部分與該第一部分彼此分離;一第一絕緣層,位於該第一導線上;至少一第二導線,位於該第一絕緣層上,與該第一導線之該第二部分彼此交錯而形成一跨接處,該第一導線之該第二部分與該至少一第二導線電性絕緣,該第一開口及該第二開口係分別位於該跨接觸之兩端;一第二絕緣層,位於該第二導線上;以及 一第一導電結構,位於該第二絕緣層上且電性連接該第一部分與該第二部分。
  16. 如申請專利範圍第15項所述之面板,其中該第一開口位於該基底之一畫素區之中。
  17. 如申請專利範圍第15項所述之面板,更包括一第一穿孔及一第二穿孔,分別露出該第一部分及該第二部分,且部分的該第一導電結構填充於該第一穿孔及該第二穿孔之中而電性連接該第一部分及該第二部分。
  18. 如申請專利範圍第15項所述之面板,更包括一第二導電結構,位於該第二絕緣層上,且電性連接該第二部分與該第三部分。
  19. 如申請專利範圍第15項所述之面板,更包括一中間導電結構,位於該第一絕緣層上且與該第二導線彼此電性絕緣。
  20. 如申請專利範圍第19項所述之面板,其中該第一導電結構與該中間導電結構電性連接,且該第一導電結構直接接觸該中間導電結構。
  21. 如申請專利範圍第15項所述之面板,其中該第一導線之該第一部分與部分的該第二部分彼此處於不同高度的平面上。
  22. 如申請專利範圍第15項所述之面板,其中該第一絕緣層分別與該第一導線及該第二導線直接接觸。
  23. 一種面板,包括:一基底;一第一導線,位於該基底上,且朝一第一方向延伸,該第一導線具有一第一部分、一第一開口、一第二部分、 一第二開口、及一第三部分,該第一部分與該第二部分之間隔有該第一開口而彼此分離,該第三部分與該第二部分之間隔有該第二開口而彼此分離,且該第三部分與該第一部分彼此分離;一第一絕緣層,位於該第一導線上;複數個第二導線,位於該第一絕緣層上,且大抵皆朝一第二方向延伸,每一該些第二導線皆分別與該第一導線之該第二部分彼此交錯而形成出複數個跨接處,該第一導線之該第二部分與該些第二導線電性絕緣,該第一開口及該第二開口係分別位於該些跨接處之兩端;一第二絕緣層,位於該些第二導線上;以及一導電結構,位於該基底上且電性連接該第一部分與該第二部分;其中,該第一導線之該第一部分之正上方不具有大抵朝該第二方向延伸之導線。
  24. 如申請專利範圍第23項所述之面板,其中該第一開口位於該基底之一畫素區之中。
  25. 如申請專利範圍第23項所述之面板,更包括一第一穿孔及一第二穿孔,分別露出該第一部分及該第二部分,且部分的該第一導電結構填充於該第一穿孔及該第二穿孔之中而電性連接該第一部分及該第二部分。
  26. 如申請專利範圍第23項所述之面板,其中該第三部分之正上方不具有大抵朝該第二方向延伸之導線。
  27. 如申請專利範圍第26項所述之面板,更包括一第二導電結構,位於該第二絕緣層上,且電性連接該第二部分與該第三部分。
  28. 如申請專利範圍第23項所述之面板,更包括一中間導電結構,位於該第一絕緣層上且與該些第二導線彼此電性絕緣。
  29. 如申請專利範圍第28項所述之面板,其中該第一導電結構與該中間導電結構電性連接。
  30. 如申請專利範圍第23項所述之面板,其中該第一導線之該第一部分與部分的該第二部分彼此處於不同高度的平面上。
  31. 如申請專利範圍第23項所述之面板,其中該第一絕緣層與該第一導線及該第二導線直接接觸。
  32. 一種面板,包括:一基底;一第一導線,位於該基底上,該第一導線具有一第一部分、一第一開口、一第二部分、一第二開口、及一第三部分,該第一部分與該第二部分之間隔有該第一開口而彼此分離,該第三部分與該第二部分之間隔有該第二開口而彼此分離,且該第三部分與該第一部分彼此分離;一第一絕緣層,位於該第一導線上;至少一第二導線,位於該第一絕緣層上,與該第一導線之該第二部分彼此交錯而形成一跨接處,該第一導線之該第二部分與該至少一第二導線電性絕緣,其中該第一開口及該第二開口係分別位於該跨接觸之兩端;一中間導電結構,位於該第一絕緣層上且與該第二導線彼此電性絕緣;一第二絕緣層,位於該第二導線上;以及一第一導電結構,位於該第二絕緣層上且電性連接該 中間導電結構、該第一部分、及該第二部分。
  33. 如申請專利範圍第32項所述之面板,其中該第一開口位於該基底之一畫素區之中。
  34. 如申請專利範圍第32項所述之面板,更包括一第二導電結構,位於該第二絕緣層上,且電性連接該第二部分與該第三部分。
  35. 如申請專利範圍第32項所述之面板,其中該第一絕緣層分別與該第一導線及該第二導線直接接觸。
  36. 一種液晶顯示器,包括如上述申請專利範圍第15至第35項中任一項所述之面板。
TW98116517A 2009-05-19 2009-05-19 面板、液晶顯示器及面板的形成方法 TWI392944B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW98116517A TWI392944B (zh) 2009-05-19 2009-05-19 面板、液晶顯示器及面板的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW98116517A TWI392944B (zh) 2009-05-19 2009-05-19 面板、液晶顯示器及面板的形成方法

Publications (2)

Publication Number Publication Date
TW201042340A TW201042340A (en) 2010-12-01
TWI392944B true TWI392944B (zh) 2013-04-11

Family

ID=45000510

Family Applications (1)

Application Number Title Priority Date Filing Date
TW98116517A TWI392944B (zh) 2009-05-19 2009-05-19 面板、液晶顯示器及面板的形成方法

Country Status (1)

Country Link
TW (1) TWI392944B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI511256B (zh) * 2012-07-13 2015-12-01 Iljin Display Co Ltd Electrode structure for touch panel and method for manufacturing the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6246074B1 (en) * 1998-09-30 2001-06-12 Lg.Philips Lcd Co., Ltd. Thin film transistor substrate with testing circuit
JP2001174849A (ja) * 1999-12-21 2001-06-29 Matsushita Electric Ind Co Ltd 液晶表示装置およびその製造方法
JP2003121867A (ja) * 2001-10-11 2003-04-23 Samsung Electronics Co Ltd ビジュアルインスペクション手段を備えた薄膜トランジスタ基板及びビジュアルインスペクション方法
TW200919017A (en) * 2007-10-16 2009-05-01 Lg Display Co Ltd Liquid crystal display device and method of manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6246074B1 (en) * 1998-09-30 2001-06-12 Lg.Philips Lcd Co., Ltd. Thin film transistor substrate with testing circuit
JP2001174849A (ja) * 1999-12-21 2001-06-29 Matsushita Electric Ind Co Ltd 液晶表示装置およびその製造方法
JP2003121867A (ja) * 2001-10-11 2003-04-23 Samsung Electronics Co Ltd ビジュアルインスペクション手段を備えた薄膜トランジスタ基板及びビジュアルインスペクション方法
TW200919017A (en) * 2007-10-16 2009-05-01 Lg Display Co Ltd Liquid crystal display device and method of manufacturing the same

Also Published As

Publication number Publication date
TW201042340A (en) 2010-12-01

Similar Documents

Publication Publication Date Title
CN109037235B (zh) 阵列基板及其制作方法
TWI388912B (zh) 製造陣列基板之方法
KR102381850B1 (ko) 표시장치
CN106444182B (zh) 一种阵列基板和显示面板
TWI512582B (zh) 觸控面板與觸控顯示面板
JPH05150263A (ja) アクテイブマトリツクス型液晶表示素子
JP2005534974A (ja) 薄膜トランジスタ基板
CN111403420A (zh) 像素阵列基板及其驱动方法
US20170186367A1 (en) Pixel array structure, display panel and method of fabricating the pixel array structure
CN106648212B (zh) 一种显示基板、装置及制作方法
CN108957885A (zh) 阵列基板
WO2024032210A1 (zh) 一种显示面板及显示装置
KR100414222B1 (ko) 횡전계형 액정표시장치 및 그 제조방법
KR100243914B1 (ko) 액정표시패널의 탭패드부 구조 및 그 제조방법
JP4995227B2 (ja) 薄膜トランジスターにおけるマザーボードのテストラインおよびその製造方法
JP2011154161A (ja) 表示装置
JPH0519282A (ja) 液晶表示装置及び液晶表示パネル
TWI323935B (en) An electrical device and a method for manufacturing the same
TWI392944B (zh) 面板、液晶顯示器及面板的形成方法
JP2007225953A (ja) カラー液晶表示パネル
JP2812346B2 (ja) 液晶表示装置及びその製造方法
KR100318541B1 (ko) 액정 표시 장치 및 그 제조 방법
JP4907155B2 (ja) 表示装置の製造方法
KR100318537B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 수리 방법
CN113451335B (zh) 一种阵列基板及其制备方法、显示面板和显示装置