JPS6112032A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6112032A JPS6112032A JP59133827A JP13382784A JPS6112032A JP S6112032 A JPS6112032 A JP S6112032A JP 59133827 A JP59133827 A JP 59133827A JP 13382784 A JP13382784 A JP 13382784A JP S6112032 A JPS6112032 A JP S6112032A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wafer
- grooves
- coated
- organic material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
く技術分野〉
本発明は半導体装置に絶縁膜を均一な膜厚にて回転塗布
する為の新規な製造方法に関する。
する為の新規な製造方法に関する。
〈従来技術〉
従来の半導体装置作成工程における製造途中のウェハー
の断面図を第２図に示し、平面図を第３図に示す。ウェ
ハー１の表面には半導体素子チップ２，２．・・・が数
多く形成され、各半導体素子チッ、プ２，２．・・・間
にはチップ切断用の溝３，３．・・・（一般にはスクラ
イプラインと呼ばれる。）が形成されている。この様な
状態のウェハー１上に層間絶縁膜あるいは表面保護膜の
為に有機材料を回転塗布すると第３図の矢印へ方向即ち
回転動径方向に溝３ａ、８ａ１に伝って有機材料が流れ
てしまい、溝８ａ 、３ａの近傍の半導体素子チップの
周縁部分で有機膜の膜厚が薄くなるという現象が生じた
。
の断面図を第２図に示し、平面図を第３図に示す。ウェ
ハー１の表面には半導体素子チップ２，２．・・・が数
多く形成され、各半導体素子チッ、プ２，２．・・・間
にはチップ切断用の溝３，３．・・・（一般にはスクラ
イプラインと呼ばれる。）が形成されている。この様な
状態のウェハー１上に層間絶縁膜あるいは表面保護膜の
為に有機材料を回転塗布すると第３図の矢印へ方向即ち
回転動径方向に溝３ａ、８ａ１に伝って有機材料が流れ
てしまい、溝８ａ 、３ａの近傍の半導体素子チップの
周縁部分で有機膜の膜厚が薄くなるという現象が生じた
。
この現象は塗布する有機材料の粘度が低い程、又溝３，
３．・・・の深さが深い程顕著であった。
３．・・・の深さが深い程顕著であった。
この様な問題点の存在に反して、ウエノ・−上に多層配
線構造を形成する場合は層間絶縁膜として有機膜を利用
して平坦化を画ることか必要とされ、上記問題点が障害
になっていた。例えば第４図に示す如く溝３の深さが１
〜ＩＯμｍ程度の場合に半導体素子チップ２の周縁部分
４で有機膜５の膜厚が薄くなり、信頼性の高い多層配線
構造が望めなかった。又表面保護膜として有機膜を利用
するものにおいても同様なことが言える。
線構造を形成する場合は層間絶縁膜として有機膜を利用
して平坦化を画ることか必要とされ、上記問題点が障害
になっていた。例えば第４図に示す如く溝３の深さが１
〜ＩＯμｍ程度の場合に半導体素子チップ２の周縁部分
４で有機膜５の膜厚が薄くなり、信頼性の高い多層配線
構造が望めなかった。又表面保護膜として有機膜を利用
するものにおいても同様なことが言える。
く目 的〉
本発明は以上の従来問題点に鑑みてなされたものであり
、絶縁膜を均一な膜厚にて回転塗布する新規な手法を提
供することをその目的とするものである。
、絶縁膜を均一な膜厚にて回転塗布する新規な手法を提
供することをその目的とするものである。
〈実施例〉
以下、本発明に係る半導体装置の製造方法の一実施例に
ついて図面を用いて詳細に説明を行なう。
ついて図面を用いて詳細に説明を行なう。
本発明に係る半導体装置の製造方法の一実施例について
説明する為にまずバイポーラＩＣの標準、的な製造工程
について説明する。
説明する為にまずバイポーラＩＣの標準、的な製造工程
について説明する。
第５図はその工程説明図である。
６はＰ型のＳｉ基板であり、該基板６上に第１酸化■を
行ない５ｉ０２膜７を形成する。次に埋込コレクタの拡
散開口部形成を行なう為にホトエツチング■を行なう。
行ない５ｉ０２膜７を形成する。次に埋込コレクタの拡
散開口部形成を行なう為にホトエツチング■を行なう。
次にアンチモンを用いて埋込コレクタの拡散■を行なう
。８はコレクタ拡散層である。次に５ｉ０２膜７を除去
■する。次にｎ型エピタキシャル層９を形成■する。次
に第２酸化■を行ない５ｉ０２膜１０を形成する。次に
アイソレーション拡散開口部形成の為にホトエツチング
■を行なう。次にポロンを用いてアイソレーション拡散
■を行なう。次にベース拡散開口部を形成する為にベー
スホトエツチング■を行なう。次にボロンを用いてベー
ス拡散［相］を行なう。１１はベース拡散層である。次
にエミッタ拡散開口部を形成する為にエミッタホトエツ
チング■を行なう。
。８はコレクタ拡散層である。次に５ｉ０２膜７を除去
■する。次にｎ型エピタキシャル層９を形成■する。次
に第２酸化■を行ない５ｉ０２膜１０を形成する。次に
アイソレーション拡散開口部形成の為にホトエツチング
■を行なう。次にポロンを用いてアイソレーション拡散
■を行なう。次にベース拡散開口部を形成する為にベー
スホトエツチング■を行なう。次にボロンを用いてベー
ス拡散［相］を行なう。１１はベース拡散層である。次
にエミッタ拡散開口部を形成する為にエミッタホトエツ
チング■を行なう。
次にリンを用いてエミッタ・コレクタコンタクト拡散＠
を行なう。１２はエミツタ層であり、１２′はコレクタ
コンタクト拡散層である。次にエミッタ・ベース・コレ
クタコンタクト開口部を形成する為にホトエツチング０
を行なう。次にＡｆｌ１３を蒸着■する。次にへβパタ
ーンを形成する為にＡｌｌｌｌホゾチング［相］を行な
う。この後有機膜を被覆して多層プロセスに移行する。
を行なう。１２はエミツタ層であり、１２′はコレクタ
コンタクト拡散層である。次にエミッタ・ベース・コレ
クタコンタクト開口部を形成する為にホトエツチング０
を行なう。次にＡｆｌ１３を蒸着■する。次にへβパタ
ーンを形成する為にＡｌｌｌｌホゾチング［相］を行な
う。この後有機膜を被覆して多層プロセスに移行する。
以上のバイポーラＩＣの標準的な製造工程を基にして本
発明に係る半導体装置の製造方法の一実施例を説明する
。
発明に係る半導体装置の製造方法の一実施例を説明する
。
第５図に示される各拡散工程（■、■、［相］、［相］
）の完了後はウェハーの表面裏面共全面酸化膜で覆われ
る。つまり第３図において示したウェハー１の溝に相当
する部分にも５ｉ０２膜が被覆されるものである。従っ
て上記拡散工程後のホトエツチングの工程において所定
のパターンのガラスマスクを使用すればウェハー１の溝
に相当する部分に８１０２膜のパターンを残すことがで
きる。第１図にウェハー１のチップ切断用の溝の交差点
部分に５ｉ０２膜を残存せしめる為の工程説明図を示す
０第」図（ａ）において、Ｓｉウェハー１上に５ｉ０２
膜１４及びホトレジスト膜１５が被覆され、その上にウ
ェハー１のチップ切断用の溝の交差点部分に略正方形状
の孔を有するマスク材１６を具備したガラスマスク１７
が密接される。この状態でガラスマスク１７を介して光
りが照射され露光が行なわれる。
）の完了後はウェハーの表面裏面共全面酸化膜で覆われ
る。つまり第３図において示したウェハー１の溝に相当
する部分にも５ｉ０２膜が被覆されるものである。従っ
て上記拡散工程後のホトエツチングの工程において所定
のパターンのガラスマスクを使用すればウェハー１の溝
に相当する部分に８１０２膜のパターンを残すことがで
きる。第１図にウェハー１のチップ切断用の溝の交差点
部分に５ｉ０２膜を残存せしめる為の工程説明図を示す
０第」図（ａ）において、Ｓｉウェハー１上に５ｉ０２
膜１４及びホトレジスト膜１５が被覆され、その上にウ
ェハー１のチップ切断用の溝の交差点部分に略正方形状
の孔を有するマスク材１６を具備したガラスマスク１７
が密接される。この状態でガラスマスク１７を介して光
りが照射され露光が行なわれる。
第１図（ｂ） において、現像が行なわれ、ウニノー−
１のチップ切断用の溝の交差点部分にホトレジスト膜１
５が残存する。
１のチップ切断用の溝の交差点部分にホトレジスト膜１
５が残存する。
第１図（ｃ）において、エツチングが行なわれ、ウェハ
ー１のチップ切断用の溝の交差点部分に５ｉ０２膜Ｉ４
が残存する。
ー１のチップ切断用の溝の交差点部分に５ｉ０２膜Ｉ４
が残存する。
ここで上記ガラスマスク１７を用いてホトエツチングを
行なうのは全ての拡散後のホトエツチング時に行なって
もよいし、その一部のホトエツチング工程時でもよい。
行なうのは全ての拡散後のホトエツチング時に行なって
もよいし、その一部のホトエツチング工程時でもよい。
又、配線用金属（Ａｌ）もウェハー表面全面に蒸着、ス
パッタ等によりデポジショ・ンされた後ホトエツチング
されるので上記酸化膜の場合と同様、ガラスマスク７を
使用することによってウェハーｌのチップ切断用の溝の
交差点部分に配線用金属を残存させることができる。
パッタ等によりデポジショ・ンされた後ホトエツチング
されるので上記酸化膜の場合と同様、ガラスマスク７を
使用することによってウェハーｌのチップ切断用の溝の
交差点部分に配線用金属を残存させることができる。
第６図にウェハ、−１のチップ切断用の溝の交差点部分
ＫＳｉ０２膜を残存せしめたウェハーを示す。
ＫＳｉ０２膜を残存せしめたウェハーを示す。
同図、（ａ）は一部平面図であり、同図（ｂ）は一部側
面断面図である。２．２は各半導体素子チップ、１４は
残存した５ｉ０２膜である。この構成であればウェハー
１上に層間絶縁膜あるいは表面保護膜の為に有機材料を
回転塗布すると、溝３，３の交差点部分に５ｉ０２膜１
４の障害があるので回転動径方向に溝３，３を伝って有
機材料が流れることを防止できる。よって上記有機材料
を一様な膜厚で塗布することができるものである。従っ
て、例えば有機膜を用いた多層配線工程に本発明の製造
方法ｔＳ施した場合、有機膜の平坦化が達成でき、層間
絶縁膜膜厚１表面保護膜膜厚の安定化を画ることかでき
る。尚、本発明は多層配線工程だけではなく、有機膜又
は無機膜を回転塗布する全ての工・程に適用が可能であ
る。
面断面図である。２．２は各半導体素子チップ、１４は
残存した５ｉ０２膜である。この構成であればウェハー
１上に層間絶縁膜あるいは表面保護膜の為に有機材料を
回転塗布すると、溝３，３の交差点部分に５ｉ０２膜１
４の障害があるので回転動径方向に溝３，３を伝って有
機材料が流れることを防止できる。よって上記有機材料
を一様な膜厚で塗布することができるものである。従っ
て、例えば有機膜を用いた多層配線工程に本発明の製造
方法ｔＳ施した場合、有機膜の平坦化が達成でき、層間
絶縁膜膜厚１表面保護膜膜厚の安定化を画ることかでき
る。尚、本発明は多層配線工程だけではなく、有機膜又
は無機膜を回転塗布する全ての工・程に適用が可能であ
る。
〈効 果〉
本発明によれば半導体装置忙おいて絶縁膜を均一な膜厚
にて回転塗布することができるものである０
にて回転塗布することができるものである０
第１図は本発明に係る半導体装置の製造方法の一実施例
を示す工程説明図、第２図はウエノ・−の断面図、第３
図は平面図、第４図は半導体素子チップの周縁部分の側
面断面図、第５図はバイポーラＩＣの標準的な製造工程
の工程説明図、第６図は本発明に係る半導体装置の製造
方法を適用して得たものであり同図（ａ）は一部平面図
、同図（ｂ）は一部側面断ｍ１図である。 図中、！：ウエハー ２＝半導体素子チップ３：溝
５：有機膜 １４： ５ｉ０２膜 第１図 第２図 第３図 第４図 ３ 第６図 。 第５図
を示す工程説明図、第２図はウエノ・−の断面図、第３
図は平面図、第４図は半導体素子チップの周縁部分の側
面断面図、第５図はバイポーラＩＣの標準的な製造工程
の工程説明図、第６図は本発明に係る半導体装置の製造
方法を適用して得たものであり同図（ａ）は一部平面図
、同図（ｂ）は一部側面断ｍ１図である。 図中、！：ウエハー ２＝半導体素子チップ３：溝
５：有機膜 １４： ５ｉ０２膜 第１図 第２図 第３図 第４図 ３ 第６図 。 第５図
Claims (1)
- １、ウエハー上のチップ切断用の溝の交差点部分に酸化
膜若しくは配線用金属膜を残存せしめた状態で絶縁材料
を回転塗布し、絶縁膜を被覆形成したことを特徴とする
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59133827A JPS6112032A (ja) | 1984-06-27 | 1984-06-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59133827A JPS6112032A (ja) | 1984-06-27 | 1984-06-27 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6112032A true JPS6112032A (ja) | 1986-01-20 |
Family
ID=15113965
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59133827A Pending JPS6112032A (ja) | 1984-06-27 | 1984-06-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6112032A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0250992A (ja) * | 1987-12-18 | 1990-02-20 | Asahi Glass Co Ltd | 高耐久性低水素過電圧陰極及びその製造方法 |
| JPH02104686A (ja) * | 1988-02-12 | 1990-04-17 | Asahi Glass Co Ltd | 高耐久性低水素過電圧陰極及びその製造方法 |
| JPH0336287A (ja) * | 1989-06-30 | 1991-02-15 | Asahi Glass Co Ltd | 高耐久性低水素過電圧陰極 |
| US5954928A (en) * | 1995-04-26 | 1999-09-21 | Chlorine Engineers Corp., Ltd. | Activated cathode and method for manufacturing the same |
| JP2001174849A (ja) * | 1999-12-21 | 2001-06-29 | Matsushita Electric Ind Co Ltd | 液晶表示装置およびその製造方法 |
-
1984
- 1984-06-27 JP JP59133827A patent/JPS6112032A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0250992A (ja) * | 1987-12-18 | 1990-02-20 | Asahi Glass Co Ltd | 高耐久性低水素過電圧陰極及びその製造方法 |
| JPH02104686A (ja) * | 1988-02-12 | 1990-04-17 | Asahi Glass Co Ltd | 高耐久性低水素過電圧陰極及びその製造方法 |
| JPH0336287A (ja) * | 1989-06-30 | 1991-02-15 | Asahi Glass Co Ltd | 高耐久性低水素過電圧陰極 |
| US5954928A (en) * | 1995-04-26 | 1999-09-21 | Chlorine Engineers Corp., Ltd. | Activated cathode and method for manufacturing the same |
| JP2001174849A (ja) * | 1999-12-21 | 2001-06-29 | Matsushita Electric Ind Co Ltd | 液晶表示装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0415938A (ja) | コンタクトホールの形成方法 | |
| US4487653A (en) | Process for forming and locating buried layers | |
| JPS6112032A (ja) | 半導体装置の製造方法 | |
| JPH03138920A (ja) | 半導体装置 | |
| JPH09330891A (ja) | 半導体チップおよび半導体チップの製造方法 | |
| JP2625362B2 (ja) | 半導体装置の製造方法 | |
| JPS5910059B2 (ja) | 半導体装置の製法 | |
| JP2993339B2 (ja) | 半導体装置の製造方法 | |
| US5661079A (en) | Contacting process using O-SIPOS layer | |
| JPS61102051A (ja) | 半導体装置の製造方法 | |
| JPH02172215A (ja) | 半導体装置の製造方法 | |
| JP2913716B2 (ja) | 半導体装置 | |
| JPS61191035A (ja) | 半導体装置の製造方法 | |
| JPS58194345A (ja) | 半導体装置 | |
| KR100356791B1 (ko) | 반도체 소자의 퓨즈 형성 방법 | |
| JPH06310597A (ja) | 半導体装置 | |
| JPH09199588A (ja) | 半導体装置の製造方法 | |
| GB1470804A (en) | Method for fabrucating semiconductor devices utilizing compo site masking | |
| JPH06112102A (ja) | 半導体装置 | |
| JPS61237428A (ja) | 半導体装置の製造方法 | |
| JP2639146B2 (ja) | 半導体装置の製造方法 | |
| JPH06140381A (ja) | 半導体装置の製造方法 | |
| US3676126A (en) | Planar technique for producing semiconductor microcomponents | |
| JPS6295821A (ja) | イオン打込み方法 | |
| JPH0311658A (ja) | 半導体装置の製造方法 |