JPS61102051A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS61102051A JPS61102051A JP22485184A JP22485184A JPS61102051A JP S61102051 A JPS61102051 A JP S61102051A JP 22485184 A JP22485184 A JP 22485184A JP 22485184 A JP22485184 A JP 22485184A JP S61102051 A JPS61102051 A JP S61102051A
- Authority
- JP
- Japan
- Prior art keywords
- film
- onto
- organic film
- metals
- organic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
く技術分野〉
本発明は半導体装置に絶縁膜を均一な膜厚にて回転塗布
する為の新規な製造方法に関する。
する為の新規な製造方法に関する。
〈従来技術〉
従来の半導体装置作成工程における製造途中のウェハー
の断面図を第２図に示す。ウェハー１の表面には半導体
素子チップ２，２．・・・が数多く形成され、各半導体
素子チップ２，２．・・・間にはチップ切断用の溝３，
３．・・・（一般にはスクライプラインと呼ばれる。）
が形成されている。４は配線用金属、５はＳｉＯ２膜で
ある。この様な状態のウェハー１上に眉間絶縁膜あるい
は表面保護膜の為に有機材料を回転塗布すると回転動径
方向に溝３を伝って有機材料が流れてしまい、第３図に
示す様に溝３の近傍の半導体素子チップの周縁部分で有
機膜６の膜厚が薄くなるという現象が生じた。更に半導
体素子チップの周縁部の配線用金属４のヘリの部分７上
の有機膜の膜厚が非常に薄かった。この現象は塗布する
有機材料の粘度が低い程、又溝３．３．・・・の深さが
深い程顕著であった。
の断面図を第２図に示す。ウェハー１の表面には半導体
素子チップ２，２．・・・が数多く形成され、各半導体
素子チップ２，２．・・・間にはチップ切断用の溝３，
３．・・・（一般にはスクライプラインと呼ばれる。）
が形成されている。４は配線用金属、５はＳｉＯ２膜で
ある。この様な状態のウェハー１上に眉間絶縁膜あるい
は表面保護膜の為に有機材料を回転塗布すると回転動径
方向に溝３を伝って有機材料が流れてしまい、第３図に
示す様に溝３の近傍の半導体素子チップの周縁部分で有
機膜６の膜厚が薄くなるという現象が生じた。更に半導
体素子チップの周縁部の配線用金属４のヘリの部分７上
の有機膜の膜厚が非常に薄かった。この現象は塗布する
有機材料の粘度が低い程、又溝３．３．・・・の深さが
深い程顕著であった。
この様な問題点の存在に反して、ウェハー上に多層配線
構造を形成する場合は眉間絶縁膜として有機膜を利用し
て平坦化を画ることか必要とされており、上記問題点が
障害になっていた。例えば第４図に示す如く半導体素子
チップ２の周縁部の一層目配線と二層目配線とが重なる
部分のヘリ８で段差が大きい（２〜４μｍ）ために有機
膜６の膜厚が非常に薄くなり、信頼性の高い多層配線構
造が望めなかった。又表面保護膜として有機膜を利用す
るものにおいても同様なことが言える。
構造を形成する場合は眉間絶縁膜として有機膜を利用し
て平坦化を画ることか必要とされており、上記問題点が
障害になっていた。例えば第４図に示す如く半導体素子
チップ２の周縁部の一層目配線と二層目配線とが重なる
部分のヘリ８で段差が大きい（２〜４μｍ）ために有機
膜６の膜厚が非常に薄くなり、信頼性の高い多層配線構
造が望めなかった。又表面保護膜として有機膜を利用す
るものにおいても同様なことが言える。
〈目 的〉
本発明は以上の従来問題点に鑑みてなされたものであシ
、絶縁膜を均一な膜厚にて回転塗布する新規な手法を提
供することをその目的とするものである。
、絶縁膜を均一な膜厚にて回転塗布する新規な手法を提
供することをその目的とするものである。
〈実施例２
以下、本発明に係る半導体装置の製造方法の一実施例に
ついて図面を用いて詳細に説明を行なう。
ついて図面を用いて詳細に説明を行なう。
本発明に係る半導体装置の製造方法の一実施例について
説明する為にまずバイポーラＩＣの標準的な製造工程に
ついて説明する。
説明する為にまずバイポーラＩＣの標準的な製造工程に
ついて説明する。
第５図はその工程説明図である。
９はｐ型のＳｉ基板であり、該基板９上に第１酸化■を
行ないＳ ｉｃｈ膜ｌＯを形成する。次に埋込コレクタ
の拡散開口部形成を行なう為にホトエツチング■を行な
う。次にアンチモンを用いて埋込コレクタの拡散■を行
なう。１１はコレクタ拡散層である。次に５ｉＯｚ膜１
０を除去■する。次にｎ型エピタキシャル層１２を形成
■する。次に第２酸化■を行ない５ｉＯｚ膜１３を形成
する。次にアイソレーション拡散開口部形成の為にホト
エツチング■を行なうつ次にポロンを用いてアイソレー
ショノ拡散■を行なう。次にベース拡散開口部を形成す
る為にベースホトエツチング■を行なう。次にボロンを
用いてベース拡散＠を行なう。
行ないＳ ｉｃｈ膜ｌＯを形成する。次に埋込コレクタ
の拡散開口部形成を行なう為にホトエツチング■を行な
う。次にアンチモンを用いて埋込コレクタの拡散■を行
なう。１１はコレクタ拡散層である。次に５ｉＯｚ膜１
０を除去■する。次にｎ型エピタキシャル層１２を形成
■する。次に第２酸化■を行ない５ｉＯｚ膜１３を形成
する。次にアイソレーション拡散開口部形成の為にホト
エツチング■を行なうつ次にポロンを用いてアイソレー
ショノ拡散■を行なう。次にベース拡散開口部を形成す
る為にベースホトエツチング■を行なう。次にボロンを
用いてベース拡散＠を行なう。
１４はベース拡散層である。次にエミッタ拡散開口部を
形成する為にエミッタホトエツチング■を行なう。次に
リンを用いてエミッタ・コレクタコンタクト拡散＠を行
なう。１５はエミツタ層であり、１５′はコレクタコン
タクト拡散層である。次（エミッターベース・コレクタ
コンタクト開口部を形成する為にホトエツチング［相］
を行なう。次にＡＡ１６を蒸着■する。次にＡｔパター
７を形成する為にＡ４ホトエツチング＠を行なう。この
後有機膜を被覆して多層プロセスに移行する。
形成する為にエミッタホトエツチング■を行なう。次に
リンを用いてエミッタ・コレクタコンタクト拡散＠を行
なう。１５はエミツタ層であり、１５′はコレクタコン
タクト拡散層である。次（エミッターベース・コレクタ
コンタクト開口部を形成する為にホトエツチング［相］
を行なう。次にＡＡ１６を蒸着■する。次にＡｔパター
７を形成する為にＡ４ホトエツチング＠を行なう。この
後有機膜を被覆して多層プロセスに移行する。
以上のバイポーラＩＣの標準的な製造工程を基にして本
発明に係る半導体装置の製造方法の一実施例を説明する
。
発明に係る半導体装置の製造方法の一実施例を説明する
。
第５図に示されるＡｔ１６の蒸着の工程■の完了後はウ
ェハー１の表面全面がＡｔ１６で覆われる。そして次の
Ａｔホトエツチングの工程［相］の際に所定のパターン
形状のガラスマスクを使用することによって第１図（ａ
）の如くウェハー１の各チップ２の周縁上に電気的配線
には寄与しないＡｔ補助パターン１７を作成する。この
様に配線用金属４の作成と同時にＡｔ補助パターン１７
を作成後層間絶縁膜の為に有機材料を回転塗布する。第
１図（ｂ）に有機膜６形成後の状態を示す。同図に示さ
れる如く有機膜６は上記Ａｔ補助パターン１７によシチ
ノプ切断用の溝３に流入するのを防がれ、むしろチップ
部分にためられる。この動作によシチップ部分での有機
膜６の薄膜化が防止され、その膜厚分布が一様となる。
ェハー１の表面全面がＡｔ１６で覆われる。そして次の
Ａｔホトエツチングの工程［相］の際に所定のパターン
形状のガラスマスクを使用することによって第１図（ａ
）の如くウェハー１の各チップ２の周縁上に電気的配線
には寄与しないＡｔ補助パターン１７を作成する。この
様に配線用金属４の作成と同時にＡｔ補助パターン１７
を作成後層間絶縁膜の為に有機材料を回転塗布する。第
１図（ｂ）に有機膜６形成後の状態を示す。同図に示さ
れる如く有機膜６は上記Ａｔ補助パターン１７によシチ
ノプ切断用の溝３に流入するのを防がれ、むしろチップ
部分にためられる。この動作によシチップ部分での有機
膜６の薄膜化が防止され、その膜厚分布が一様となる。
但しＡｔ補助パターン１７のへす１８の部分の有機膜６
は薄くなるがこの部分は非活性領域であるので問題はな
い。第１図（ｅ）に多層配線した構造を示す。同図に示
される如く多層配線を行なっても層間絶縁膜の膜厚を均
シ以よ。よ発ａｌゆ有機膜によらｆや、ワ。。１６布に
も適用可能である０ く効 果〉 本発明によれば半導体装置において絶縁膜を均一な膜厚
にて回転塗布することができるものである０
は薄くなるがこの部分は非活性領域であるので問題はな
い。第１図（ｅ）に多層配線した構造を示す。同図に示
される如く多層配線を行なっても層間絶縁膜の膜厚を均
シ以よ。よ発ａｌゆ有機膜によらｆや、ワ。。１６布に
も適用可能である０ く効 果〉 本発明によれば半導体装置において絶縁膜を均一な膜厚
にて回転塗布することができるものである０
第１図は本発明に係る半導体装置の製造方法の一実施例
を示す工程説明図、第２図はウエノ・−の断面図、第３
図及び第４図は有機膜を被覆したウェハーの断面図、第
５図はバイポーラＩＣの標準的な製造工程の工程説明図
を示す０ 図中、１：ウエハ−２：チノプ ３：溝 ４：配線用金属５：５ｉＣｈ膜
６：有機膜 １７：Ａｔ補助パターン １８：ヘリ 代理人 弁理士 福 士 愛 彦（他２名）（ｏ）
’ 第２図 １ ＄３図 ＄４ 図
を示す工程説明図、第２図はウエノ・−の断面図、第３
図及び第４図は有機膜を被覆したウェハーの断面図、第
５図はバイポーラＩＣの標準的な製造工程の工程説明図
を示す０ 図中、１：ウエハ−２：チノプ ３：溝 ４：配線用金属５：５ｉＣｈ膜
６：有機膜 １７：Ａｔ補助パターン １８：ヘリ 代理人 弁理士 福 士 愛 彦（他２名）（ｏ）
’ 第２図 １ ＄３図 ＄４ 図
Claims (1)
- １、ウエハー上のチップ切断用の溝の近傍の周縁部分に
補助の配線用金属パターンを形成し、該パターンの形成
状態で絶縁材料を回転塗布し、絶縁膜を被覆形成したこ
とを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22485184A JPS61102051A (ja) | 1984-10-24 | 1984-10-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22485184A JPS61102051A (ja) | 1984-10-24 | 1984-10-24 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61102051A true JPS61102051A (ja) | 1986-05-20 |
Family
ID=16820156
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22485184A Pending JPS61102051A (ja) | 1984-10-24 | 1984-10-24 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61102051A (ja) |
-
1984
- 1984-10-24 JP JP22485184A patent/JPS61102051A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3492174A (en) | Method of making a semiconductor device | |
| WO1985004134A1 (en) | Process for forming and locating buried layers | |
| JPH09330891A (ja) | 半導体チップおよび半導体チップの製造方法 | |
| US4740482A (en) | Method of manufacturing bipolar transistor | |
| JPS61102051A (ja) | 半導体装置の製造方法 | |
| JPS6112032A (ja) | 半導体装置の製造方法 | |
| JPS5950104B2 (ja) | ハンドウタイソウチ | |
| JPH0728044B2 (ja) | ガラス被覆半導体チツプの製造方法 | |
| US5661079A (en) | Contacting process using O-SIPOS layer | |
| US4632728A (en) | Method of manufacturing a glass passivation type semiconductor device | |
| JP3136561B2 (ja) | 半導体装置の製造方法 | |
| JPH02172215A (ja) | 半導体装置の製造方法 | |
| JPH0715896B2 (ja) | 半導体装置の製造方法 | |
| US3583857A (en) | Method of producing a germanium transistor | |
| JPS612351A (ja) | 半導体装置 | |
| JPS60224229A (ja) | 半導体装置 | |
| JPS61237428A (ja) | 半導体装置の製造方法 | |
| JPS643068B2 (ja) | ||
| JPH0262944B2 (ja) | ||
| JPH02265238A (ja) | シリコン基板にアルミニウム選択拡散層を形成する方法 | |
| JPS6212670B2 (ja) | ||
| JPS63232350A (ja) | 半導体装置 | |
| JPS60244047A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0444326A (ja) | 半導体装置の製造方法 | |
| JPS6276670A (ja) | 半導体装置の製造方法 |