JPH09330891A - 半導体チップおよび半導体チップの製造方法 - Google Patents
半導体チップおよび半導体チップの製造方法Info
- Publication number
- JPH09330891A JPH09330891A JP8145415A JP14541596A JPH09330891A JP H09330891 A JPH09330891 A JP H09330891A JP 8145415 A JP8145415 A JP 8145415A JP 14541596 A JP14541596 A JP 14541596A JP H09330891 A JPH09330891 A JP H09330891A
- Authority
- JP
- Japan
- Prior art keywords
- cutting
- semiconductor chip
- groove
- wafer
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 70
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 34
- 238000005520 cutting process Methods 0.000 claims abstract description 85
- 238000005530 etching Methods 0.000 claims description 12
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 238000000034 method Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000002985 plastic film Substances 0.000 description 1
- 229920006255 plastic film Polymers 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
- H01L21/3043—Making grooves, e.g. cutting
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Dicing (AREA)
Abstract
(57)【要約】
【課題】 半導体ウエハから半導体チップを切出す際、
損傷を受けにくい半導体チップおよびその製造方法を提
供する。 【解決手段】 ウエハ２０の切断部分の上部には、ダイ
シングソーによるスクライブライン（切断線）２４より
も広い幅の切断用溝２６が形成されている。すなわち、
切出されたダイ２２の側面２８において、切断用溝２６
の側壁３２は、切断面３０から待避させられた状態にな
る。したがって、ダイシングソー（図示せず）を用い
て、切断用溝２６の中心に沿ってウエハ２０を切断する
場合、ダイシングソーが切断用溝２６の側壁３２に接す
る可能性はきわめて低い。このため、ダイシングソーの
刃の進入にともなうダイ２２上面の破損を防止すること
ができる。
損傷を受けにくい半導体チップおよびその製造方法を提
供する。 【解決手段】 ウエハ２０の切断部分の上部には、ダイ
シングソーによるスクライブライン（切断線）２４より
も広い幅の切断用溝２６が形成されている。すなわち、
切出されたダイ２２の側面２８において、切断用溝２６
の側壁３２は、切断面３０から待避させられた状態にな
る。したがって、ダイシングソー（図示せず）を用い
て、切断用溝２６の中心に沿ってウエハ２０を切断する
場合、ダイシングソーが切断用溝２６の側壁３２に接す
る可能性はきわめて低い。このため、ダイシングソーの
刃の進入にともなうダイ２２上面の破損を防止すること
ができる。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体チップに
関し、特に、半導体ウエハから複数の半導体チップを切
出す技術に関する。
関し、特に、半導体ウエハから複数の半導体チップを切
出す技術に関する。
【０００２】
【従来の技術】半導体素子を多数形成した１枚のウエハ
をダイシングソー等により切り分けることにより、複数
のダイ（半導体チップ）を得る技術が知られている。シ
リコンウエハからダイを切出す作業のようす（フルカッ
トの場合）を、図１４に示す。まず図１４Ａに示すよう
に、ウエハ２を、表面に粘着材を塗布したプラスチック
フィルム４に貼りつける。つぎに、図１４Ｂに示すよう
に、貼りつけたウエハ２をダイシングソー６により完全
に切断する。このようにして、１枚のウエハ２から多数
のダイ８を切出すことができる（図１５参照）。
をダイシングソー等により切り分けることにより、複数
のダイ（半導体チップ）を得る技術が知られている。シ
リコンウエハからダイを切出す作業のようす（フルカッ
トの場合）を、図１４に示す。まず図１４Ａに示すよう
に、ウエハ２を、表面に粘着材を塗布したプラスチック
フィルム４に貼りつける。つぎに、図１４Ｂに示すよう
に、貼りつけたウエハ２をダイシングソー６により完全
に切断する。このようにして、１枚のウエハ２から多数
のダイ８を切出すことができる（図１５参照）。
【０００３】
【発明が解決しようとする課題】しかしながら、上記の
ような従来の方法には、次のような問題点があった。ウ
エハ２からダイ８を切出す際、ダイシングソー６によ
り、ダイ８の一部が破損する場合がある。特に、図１５
に示すように、縦方向のスクライブライン（切断線）１
０と横方向のスクライブライン１２とが交差する交差点
１４近傍において、ダイ８の角部８ａが破損することが
ある。
ような従来の方法には、次のような問題点があった。ウ
エハ２からダイ８を切出す際、ダイシングソー６によ
り、ダイ８の一部が破損する場合がある。特に、図１５
に示すように、縦方向のスクライブライン（切断線）１
０と横方向のスクライブライン１２とが交差する交差点
１４近傍において、ダイ８の角部８ａが破損することが
ある。
【０００４】図１６に示すように、ダイ８の上部がシリ
コン窒化物（ＳiＮ）等により構成された保護膜１６に
より覆われている場合、ダイ８の角部８ａが崩れること
により、この保護膜１６にひび割れ等の損傷が生じ、ダ
イ８の防水性等が損われる。このような問題は、１つの
ウエハ２からより多数のダイ８を切出すために、ダイ８
相互の間隔を狭く設定しなければならない場合、すなわ
ち、スクライブラインのマージンが小さい場合に、特に
顕著に生ずる。
コン窒化物（ＳiＮ）等により構成された保護膜１６に
より覆われている場合、ダイ８の角部８ａが崩れること
により、この保護膜１６にひび割れ等の損傷が生じ、ダ
イ８の防水性等が損われる。このような問題は、１つの
ウエハ２からより多数のダイ８を切出すために、ダイ８
相互の間隔を狭く設定しなければならない場合、すなわ
ち、スクライブラインのマージンが小さい場合に、特に
顕著に生ずる。
【０００５】この発明は、このような問題点を解決し、
半導体ウエハから半導体チップを切出す際、損傷を受け
にくい半導体チップおよびその製造方法を提供すること
を目的とする。
半導体ウエハから半導体チップを切出す際、損傷を受け
にくい半導体チップおよびその製造方法を提供すること
を目的とする。
【０００６】
【課題を解決するための手段】請求項１の半導体チップ
は、半導体ウエハから切出す際に形成されたほぼ平坦な
切断面を有する側面を複数備えた半導体チップにおい
て、前記側面に、切断面から実質的に退避させた逃げ部
を設けたことを特徴とする。
は、半導体ウエハから切出す際に形成されたほぼ平坦な
切断面を有する側面を複数備えた半導体チップにおい
て、前記側面に、切断面から実質的に退避させた逃げ部
を設けたことを特徴とする。
【０００７】請求項２の半導体チップは、請求項１の半
導体チップにおいて、側面相互が交差する近傍における
逃げ部の切断面からの退避量が、側面相互が交差する近
傍以外の部分における逃げ部の切断面からの退避量より
大きくなるよう形成したことを特徴とする。
導体チップにおいて、側面相互が交差する近傍における
逃げ部の切断面からの退避量が、側面相互が交差する近
傍以外の部分における逃げ部の切断面からの退避量より
大きくなるよう形成したことを特徴とする。
【０００８】請求項３の半導体チップの製造方法は、半
導体ウエハから半導体チップを切出す切断工程を有する
半導体チップの製造方法において、前記切断工程に先立
ち、半導体ウエハの切断予定部分に、切出し工具の切断
代より広い幅の切断用溝を形成する溝形成工程を設けた
ことを特徴とする。
導体ウエハから半導体チップを切出す切断工程を有する
半導体チップの製造方法において、前記切断工程に先立
ち、半導体ウエハの切断予定部分に、切出し工具の切断
代より広い幅の切断用溝を形成する溝形成工程を設けた
ことを特徴とする。
【０００９】請求項４の半導体チップの製造方法は、請
求項３の半導体チップの製造方法において、前記切断用
溝相互の交差点近傍における切断用溝の幅が、切断用溝
相互の交差点近傍以外の部分における切断用溝の幅より
広くなるよう形成したことを特徴とする。
求項３の半導体チップの製造方法において、前記切断用
溝相互の交差点近傍における切断用溝の幅が、切断用溝
相互の交差点近傍以外の部分における切断用溝の幅より
広くなるよう形成したことを特徴とする。
【００１０】請求項５の半導体チップの製造方法は、請
求項４の半導体チップの製造方法において、前記溝形成
工程の前の工程で使用したレジストを加熱して拡張した
ものを、溝形成工程におけるマスクとしてエッチングを
行なうことにより、前記切断用溝を形成するよう構成す
るとともに、当該前の工程で使用するレジストのパター
ンのうち、交差する切断用溝の輪郭線に対応する部分相
互を滑らかに接続したことを特徴とする。
求項４の半導体チップの製造方法において、前記溝形成
工程の前の工程で使用したレジストを加熱して拡張した
ものを、溝形成工程におけるマスクとしてエッチングを
行なうことにより、前記切断用溝を形成するよう構成す
るとともに、当該前の工程で使用するレジストのパター
ンのうち、交差する切断用溝の輪郭線に対応する部分相
互を滑らかに接続したことを特徴とする。
【００１１】請求項６の半導体チップの製造方法は、請
求項３ないし請求項５のいずれかの半導体チップの製造
方法において、半導体チップの前記切断用溝の形状に沿
うよう、半導体チップを構成する半導体素子の配置を定
めたことを特徴とする。
求項３ないし請求項５のいずれかの半導体チップの製造
方法において、半導体チップの前記切断用溝の形状に沿
うよう、半導体チップを構成する半導体素子の配置を定
めたことを特徴とする。
【００１２】
【発明の効果】請求項１の半導体チップおよび請求項３
の半導体チップの製造方法は、半導体チップの側面に、
切断面から実質的に退避させた逃げ部を設けることを特
徴とする。
の半導体チップの製造方法は、半導体チップの側面に、
切断面から実質的に退避させた逃げ部を設けることを特
徴とする。
【００１３】したがって、半導体ウエハから半導体チッ
プを切出す際、切出し工具が逃げ部に接触することはな
い。このため、逃げ部が切出し工具により損傷を受ける
ことはない。すなわち、損傷を受ける可能性が高い部分
に逃げ部を設けることで、損傷を受けにくい半導体チッ
プを実現することができる。
プを切出す際、切出し工具が逃げ部に接触することはな
い。このため、逃げ部が切出し工具により損傷を受ける
ことはない。すなわち、損傷を受ける可能性が高い部分
に逃げ部を設けることで、損傷を受けにくい半導体チッ
プを実現することができる。
【００１４】請求項２の半導体チップおよび請求項４の
半導体チップの製造方法は、側面相互が交差する近傍に
おける逃げ部の切断面からの退避量が、側面相互が交差
する近傍以外の部分における逃げ部の切断面からの退避
量より大きくなるよう設定したことを特徴とする。
半導体チップの製造方法は、側面相互が交差する近傍に
おける逃げ部の切断面からの退避量が、側面相互が交差
する近傍以外の部分における逃げ部の切断面からの退避
量より大きくなるよう設定したことを特徴とする。
【００１５】したがって、半導体ウエハから半導体チッ
プを切出す際、特に欠けやすい半導体チップの角部に、
より大きな逃げ部が設けられることになる。このため、
より損傷を受けにくい半導体チップを実現することがで
きる。
プを切出す際、特に欠けやすい半導体チップの角部に、
より大きな逃げ部が設けられることになる。このため、
より損傷を受けにくい半導体チップを実現することがで
きる。
【００１６】請求項５の半導体チップの製造方法は、溝
形成工程の前の工程で使用するレジストのパターンのう
ち、交差する切断用溝の輪郭線に対応する部分相互を滑
らかに接続したことを特徴とする。
形成工程の前の工程で使用するレジストのパターンのう
ち、交差する切断用溝の輪郭線に対応する部分相互を滑
らかに接続したことを特徴とする。
【００１７】したがって、当該前の工程で使用したレジ
ストを加熱すると、滑らかに接続された部分について
は、レジストが一様に拡張される。このため、拡張され
たレジストを溝形成工程におけるマスクとしてエッチン
グを行なった場合、切断用溝の交差部分における輪郭線
も、角がなく滑らかなものとなる。すなわち、半導体チ
ップの角部に、大きな逃げ部を確実に設けることができ
る。
ストを加熱すると、滑らかに接続された部分について
は、レジストが一様に拡張される。このため、拡張され
たレジストを溝形成工程におけるマスクとしてエッチン
グを行なった場合、切断用溝の交差部分における輪郭線
も、角がなく滑らかなものとなる。すなわち、半導体チ
ップの角部に、大きな逃げ部を確実に設けることができ
る。
【００１８】請求項６の半導体チップの製造方法は、半
導体チップの切断用溝の形状に沿うよう、半導体チップ
を構成する半導体素子の配置を定めたことを特徴とす
る。したがって、逃げ部の寸法や位置が、チップ内の半
導体素子の存在により制限されることはない。このた
め、必要な位置に必要な寸法の逃げ部を設けることがで
きる。
導体チップの切断用溝の形状に沿うよう、半導体チップ
を構成する半導体素子の配置を定めたことを特徴とす
る。したがって、逃げ部の寸法や位置が、チップ内の半
導体素子の存在により制限されることはない。このた
め、必要な位置に必要な寸法の逃げ部を設けることがで
きる。
【００１９】
【発明の実施の形態】図１に、この発明の一実施形態に
よる半導体チップであるプレーナトランジスタのダイ２
２を示す断面図である。図１は、ウエハ２０からダイ２
２を切出す前の状態を示す。この後、ウエハ２０は、ダ
イシングソー（図示せず）により、切断される。ウエハ
２０の切断部の上部には、ダイシングソーによるスクラ
イブライン（切断線）２４よりも広い幅の切断用溝２６
が形成されている。
よる半導体チップであるプレーナトランジスタのダイ２
２を示す断面図である。図１は、ウエハ２０からダイ２
２を切出す前の状態を示す。この後、ウエハ２０は、ダ
イシングソー（図示せず）により、切断される。ウエハ
２０の切断部の上部には、ダイシングソーによるスクラ
イブライン（切断線）２４よりも広い幅の切断用溝２６
が形成されている。
【００２０】したがって、スクライブライン２４で分割
されたダイ２２の側面２８は、ダイシングソーによりカ
ットされたほぼ平坦な切断面３０と、切断用溝２６の側
壁３２とにより構成されることになる。切断用溝２６の
側壁３２が、逃げ部に対応する。すなわち、切断用溝２
６の側壁３２は、切断面３０から待避させられた状態に
なっている。
されたダイ２２の側面２８は、ダイシングソーによりカ
ットされたほぼ平坦な切断面３０と、切断用溝２６の側
壁３２とにより構成されることになる。切断用溝２６の
側壁３２が、逃げ部に対応する。すなわち、切断用溝２
６の側壁３２は、切断面３０から待避させられた状態に
なっている。
【００２１】図２は、図１に示すウエハ２０の平面図
（略図）である。図２に示すように、ダイ２２は、上述
の構成を有する４つの側面２８により囲まれている。ま
た、図２に示すように、互いに交差する切断用溝２６の
側壁３２は、交差点３４近傍において接続部３２ａによ
り接続されている。この実施形態においては、接続部３
２ａは、円弧状に形成されている。
（略図）である。図２に示すように、ダイ２２は、上述
の構成を有する４つの側面２８により囲まれている。ま
た、図２に示すように、互いに交差する切断用溝２６の
側壁３２は、交差点３４近傍において接続部３２ａによ
り接続されている。この実施形態においては、接続部３
２ａは、円弧状に形成されている。
【００２２】つぎに、図１〜図１３に基づいて、プレー
ナトランジスタの製造手順を説明する。図３〜図９は、
ウエハ２０のうち１つのプレーナトランジスタ部分につ
いての、製造工程の一部を示す平面図である。図１０
は、一部の製造工程におけるウエハ２０の部分拡大平面
図である。図１１〜図１３は、一部の製造工程における
ウエハ２０の断面図の一部である。
ナトランジスタの製造手順を説明する。図３〜図９は、
ウエハ２０のうち１つのプレーナトランジスタ部分につ
いての、製造工程の一部を示す平面図である。図１０
は、一部の製造工程におけるウエハ２０の部分拡大平面
図である。図１１〜図１３は、一部の製造工程における
ウエハ２０の断面図の一部である。
【００２３】まず、図１に示すように、Ｎ型の基板４０
の表面に、エピタキシャル成長層４２およびシリコン酸
化膜（ＳiＯ2）４４をこの順に形成したものを用意す
る。
の表面に、エピタキシャル成長層４２およびシリコン酸
化膜（ＳiＯ2）４４をこの順に形成したものを用意す
る。
【００２４】つぎに、図３に示すように、シリコン酸化
膜（ＳiＯ2）４４のうち斜線部のみを、エッチングによ
り取り除く。エッチングは、斜線部以外の部分をレジス
トによりマスクすることにより行なう。エッチング後、
レジストを取り除き、残されたシリコン酸化膜４４（斜
線部以外の部分）をマスクとして、ボロンを熱拡散させ
る。これにより、ベース領域４６が形成される。
膜（ＳiＯ2）４４のうち斜線部のみを、エッチングによ
り取り除く。エッチングは、斜線部以外の部分をレジス
トによりマスクすることにより行なう。エッチング後、
レジストを取り除き、残されたシリコン酸化膜４４（斜
線部以外の部分）をマスクとして、ボロンを熱拡散させ
る。これにより、ベース領域４６が形成される。
【００２５】その後、再びウエハ２０の表面にシリコン
酸化膜４４を形成し、上述のベース領域４６の形成と同
様の手順で、図４に示すように、エミッタ領域４８を形
成する。ただし、この場合、ボロンではなくリンを熱拡
散させる。この工程において、同時にガードリング５０
も形成される。ガードリング５０は、プレーナトランジ
スタの素子を取巻くように形成され、チップ表面におけ
るリーク電流の発生を防止する。この実施形態において
は、ガードリング５０の角部５０ａは、円弧状に形成さ
れている。
酸化膜４４を形成し、上述のベース領域４６の形成と同
様の手順で、図４に示すように、エミッタ領域４８を形
成する。ただし、この場合、ボロンではなくリンを熱拡
散させる。この工程において、同時にガードリング５０
も形成される。ガードリング５０は、プレーナトランジ
スタの素子を取巻くように形成され、チップ表面におけ
るリーク電流の発生を防止する。この実施形態において
は、ガードリング５０の角部５０ａは、円弧状に形成さ
れている。
【００２６】つぎに、図５に示すように、ポリシリコン
により構成された抵抗体５２（斜線部）を形成する。す
なわち、ウエハ２０の表面に、再度、シリコン酸化膜４
４を形成し、その上にポリシリコンを堆積させる。堆積
させたポリシリコンをパタニングすることにより、抵抗
体５２が形成される。
により構成された抵抗体５２（斜線部）を形成する。す
なわち、ウエハ２０の表面に、再度、シリコン酸化膜４
４を形成し、その上にポリシリコンを堆積させる。堆積
させたポリシリコンをパタニングすることにより、抵抗
体５２が形成される。
【００２７】つぎに、図６に示すように、ベース領域４
６およびエミッタ領域４８の上部のシリコン酸化膜４４
を、エッチングにより一部取り除き、コンタクトホール
５４、５６を形成する。この工程で、ガードリング５０
の外側のシリコン酸化膜４４も取り除いておく。斜線部
が、この工程で取り除かれるシリコン酸化膜４４の範囲
である。
６およびエミッタ領域４８の上部のシリコン酸化膜４４
を、エッチングにより一部取り除き、コンタクトホール
５４、５６を形成する。この工程で、ガードリング５０
の外側のシリコン酸化膜４４も取り除いておく。斜線部
が、この工程で取り除かれるシリコン酸化膜４４の範囲
である。
【００２８】つぎに、図７に示すように、斜線部にアル
ミ配線５８を形成する。アルミ配線５８は、真空蒸着等
の手法を用いてウエハ２０の表面にアルミの層を形成
し、これをエッチングによりパタニングすることにより
得られる。
ミ配線５８を形成する。アルミ配線５８は、真空蒸着等
の手法を用いてウエハ２０の表面にアルミの層を形成
し、これをエッチングによりパタニングすることにより
得られる。
【００２９】つぎに、図１１Ａに示すように、ＣＶＤ法
等により、ウエハ２０の表面に保護膜としてシリコン窒
化膜（ＳiＮ）６０を形成し、図１１Ｂに示すように、
形成したシリコン窒化膜６０上にレジスト６２をパタニ
ングする。つぎに、図１２Ａに示すように、レジスト６
２をマスクとしてエッチングを行なうことにより、シリ
コン窒化膜６０の一部を取り除く。
等により、ウエハ２０の表面に保護膜としてシリコン窒
化膜（ＳiＮ）６０を形成し、図１１Ｂに示すように、
形成したシリコン窒化膜６０上にレジスト６２をパタニ
ングする。つぎに、図１２Ａに示すように、レジスト６
２をマスクとしてエッチングを行なうことにより、シリ
コン窒化膜６０の一部を取り除く。
【００３０】このようにして取り除かれたシリコン窒化
膜６０の範囲が、図８に示す斜線部である。この工程に
おいて、ボンディングワイヤ（図示せず）のためのコン
タクトホール６４が形成されるとともに、ダイ２２の周
辺部２２ａのシリコン窒化膜６０が取り除かれる。した
がって、図１２Ａに示すように、ダイ２２の周辺部２２
ａにおいては、シリコンのエピタキシャル成長層４２が
露出する。
膜６０の範囲が、図８に示す斜線部である。この工程に
おいて、ボンディングワイヤ（図示せず）のためのコン
タクトホール６４が形成されるとともに、ダイ２２の周
辺部２２ａのシリコン窒化膜６０が取り除かれる。した
がって、図１２Ａに示すように、ダイ２２の周辺部２２
ａにおいては、シリコンのエピタキシャル成長層４２が
露出する。
【００３１】つぎに、図１２Ａの状態のまま、すなわ
ち、図１２Ａの工程で使用したレジスト６２を残したま
ま、ウエハ２０を加熱する。この加熱により、図１２Ｂ
に示すように、レジスト６２が少し広がり、ダイ２２の
周辺部２２ａを一部覆うようになる。
ち、図１２Ａの工程で使用したレジスト６２を残したま
ま、ウエハ２０を加熱する。この加熱により、図１２Ｂ
に示すように、レジスト６２が少し広がり、ダイ２２の
周辺部２２ａを一部覆うようになる。
【００３２】図１０に示すハッチング部分が、加熱前の
レジスト６２を示す。加熱により、レジスト６２は、破
線部分まで広がる。この実施形態においては、前述のス
クライブライン２４の交差点３４近傍にあるレジスト６
２の角部６２ａを円弧状にパタニングするよう構成して
いる。したがって、加熱した場合、角部６２ａにおい
て、レジスト６２は円弧の法線方向に向って、均一に広
がる。
レジスト６２を示す。加熱により、レジスト６２は、破
線部分まで広がる。この実施形態においては、前述のス
クライブライン２４の交差点３４近傍にあるレジスト６
２の角部６２ａを円弧状にパタニングするよう構成して
いる。したがって、加熱した場合、角部６２ａにおい
て、レジスト６２は円弧の法線方向に向って、均一に広
がる。
【００３３】つぎに、図１３Ａに示すように、加熱によ
り広がったレジスト６２をマスクとしてエッチングを行
なう。この工程で、ダイ２２の周辺部２２ａの一部にお
いて、エピタキシャル成長層４２が所定深さだけ取り除
かれ、上述（図２参照）の切断用溝２６が形成される。
なお、コンタクトホール６４の一部においてアルミ配線
５８が露出しているが、シリコンに比しアルミニウムの
エッチングレートがかなり小さいため、アルミ配線５８
はほとんどエッチングされない。
り広がったレジスト６２をマスクとしてエッチングを行
なう。この工程で、ダイ２２の周辺部２２ａの一部にお
いて、エピタキシャル成長層４２が所定深さだけ取り除
かれ、上述（図２参照）の切断用溝２６が形成される。
なお、コンタクトホール６４の一部においてアルミ配線
５８が露出しているが、シリコンに比しアルミニウムの
エッチングレートがかなり小さいため、アルミ配線５８
はほとんどエッチングされない。
【００３４】このようにして形成された切断用溝２６
が、図９の斜線部で示される。その後、図１３Ｂに示す
ように、レジスト６２を取り除く。図９に示すように、
プレーナトランジスタを構成する要素は、ガードリング
５０を含め、全て切断用溝２６の内側に納まるように配
置されている。
が、図９の斜線部で示される。その後、図１３Ｂに示す
ように、レジスト６２を取り除く。図９に示すように、
プレーナトランジスタを構成する要素は、ガードリング
５０を含め、全て切断用溝２６の内側に納まるように配
置されている。
【００３５】つぎに、図１に示すように、切断用溝２６
の幅より狭い幅のダイシングソー（図示せず）を用い
て、切断用溝２６の中心に沿ってウエハ２０を切断す
る。したがって、スクライブライン２４の幅は切断用溝
２６の幅より狭く、ダイシングソーが切断用溝２６の側
壁３２に接する可能性はきわめて低い。このため、ダイ
シングソーの刃の進入にともなうダイ２２上面の破損を
防止することができる。
の幅より狭い幅のダイシングソー（図示せず）を用い
て、切断用溝２６の中心に沿ってウエハ２０を切断す
る。したがって、スクライブライン２４の幅は切断用溝
２６の幅より狭く、ダイシングソーが切断用溝２６の側
壁３２に接する可能性はきわめて低い。このため、ダイ
シングソーの刃の進入にともなうダイ２２上面の破損を
防止することができる。
【００３６】このように、切断用溝２６を設けることに
より、切断の精度を大幅に向上させることができる。し
たがって、１つのウエハ２０から、より多数のダイ２２
を切出すために、ダイ２２相互の間隔を狭く設定しなけ
ればならない場合、すなわち、スクライブライン２４の
マージンを小さくせざるを得ない場合であっても、ダイ
シングソーの幅自体を変更する必要はない。
より、切断の精度を大幅に向上させることができる。し
たがって、１つのウエハ２０から、より多数のダイ２２
を切出すために、ダイ２２相互の間隔を狭く設定しなけ
ればならない場合、すなわち、スクライブライン２４の
マージンを小さくせざるを得ない場合であっても、ダイ
シングソーの幅自体を変更する必要はない。
【００３７】図２に示すように、ウエハ２０の上面に形
成された縦および横の切断用溝２６に沿って、ダイシン
グソーでウエハ２０を切断することにより、ウエハ２０
からダイ２２を切出す。
成された縦および横の切断用溝２６に沿って、ダイシン
グソーでウエハ２０を切断することにより、ウエハ２０
からダイ２２を切出す。
【００３８】上述のように、互いに交差する切断用溝２
６の側壁３２は、交差点３４近傍において接続部３２ａ
で接続され、接続部３２ａは、円弧状に形成されてい
る。つまり、交差点３４近傍において、切断用溝２６の
側壁３２は、スクライブライン２４から、より離れてい
る。したがって、スクライブライン２４の交差点３４近
傍において、ダイシングソーが切断用溝２６の側壁３２
の接続部３２ａに接することはない。このため、切断時
にもっとも欠けやすいダイ２２上面角部の破損を確実に
防止することができる。
６の側壁３２は、交差点３４近傍において接続部３２ａ
で接続され、接続部３２ａは、円弧状に形成されてい
る。つまり、交差点３４近傍において、切断用溝２６の
側壁３２は、スクライブライン２４から、より離れてい
る。したがって、スクライブライン２４の交差点３４近
傍において、ダイシングソーが切断用溝２６の側壁３２
の接続部３２ａに接することはない。このため、切断時
にもっとも欠けやすいダイ２２上面角部の破損を確実に
防止することができる。
【００３９】なお、上述の実施形態においては、切断用
溝２６の側壁３２の接続部３２ａを円弧状に形成した
が、接続部３２ａを円弧状以外の形状、たとえば楕円形
状、双曲線形状等の２次曲線形状や３次以上の曲線形状
にすることができる。また、２以上の直線を接続した形
状や、１つの曲線（面取り形状）により形成することも
できる。
溝２６の側壁３２の接続部３２ａを円弧状に形成した
が、接続部３２ａを円弧状以外の形状、たとえば楕円形
状、双曲線形状等の２次曲線形状や３次以上の曲線形状
にすることができる。また、２以上の直線を接続した形
状や、１つの曲線（面取り形状）により形成することも
できる。
【００４０】また、上述の実施形態においては、溝形成
工程の前の工程で使用したレジストを加熱して拡張した
ものを、溝形成工程におけるマスクとしてエッチングを
行なうことにより、切断用溝を形成するよう構成した
が、前の工程で使用したレジストを使用することなく、
全く独立の工程により切断用溝を形成するよう構成する
こともできる。
工程の前の工程で使用したレジストを加熱して拡張した
ものを、溝形成工程におけるマスクとしてエッチングを
行なうことにより、切断用溝を形成するよう構成した
が、前の工程で使用したレジストを使用することなく、
全く独立の工程により切断用溝を形成するよう構成する
こともできる。
【００４１】また、上述の実施形態においては、切断用
溝相互の交差点近傍における切断用溝の幅が、切断用溝
相互の交差点近傍以外の部分における切断用溝の幅より
広くなるよう形成したが、切断用溝相互の交差点近傍に
おける切断用溝の幅が、切断用溝相互の交差点近傍以外
の部分における切断用溝の幅より広くならないよう形成
することもできる。
溝相互の交差点近傍における切断用溝の幅が、切断用溝
相互の交差点近傍以外の部分における切断用溝の幅より
広くなるよう形成したが、切断用溝相互の交差点近傍に
おける切断用溝の幅が、切断用溝相互の交差点近傍以外
の部分における切断用溝の幅より広くならないよう形成
することもできる。
【００４２】また、上述の実施形態においては、半導体
チップの側面全周に渡り、側面の上部に逃げ部を設けた
が、逃げ部は、必ずしも半導体チップの側面全周に渡り
設ける必要はない。たとえば、半導体チップの角部にの
み設けるよう構成することもできる。また、逃げ部は、
必ずしも側面の上部に設ける必要はない。
チップの側面全周に渡り、側面の上部に逃げ部を設けた
が、逃げ部は、必ずしも半導体チップの側面全周に渡り
設ける必要はない。たとえば、半導体チップの角部にの
み設けるよう構成することもできる。また、逃げ部は、
必ずしも側面の上部に設ける必要はない。
【００４３】なお、上述の実施形態においては、プレー
ナトランジスタにこの発明を適用した場合を例に説明し
たが、この発明はこれに限定されるものではない。この
発明は、プレーナトランジスタ以外のトランジスタや、
ＩＣ、ＬＳＩ等、半導体チップ一般に適用することがで
きる。
ナトランジスタにこの発明を適用した場合を例に説明し
たが、この発明はこれに限定されるものではない。この
発明は、プレーナトランジスタ以外のトランジスタや、
ＩＣ、ＬＳＩ等、半導体チップ一般に適用することがで
きる。
【図１】この発明の一実施形態による半導体チップであ
るプレーナトランジスタのダイ２２を示す断面図であ
る。
るプレーナトランジスタのダイ２２を示す断面図であ
る。
【図２】図１に示すウエハ２０の平面図（略図）であ
る。
る。
【図３】ウエハ２０のうち１つのプレーナトランジスタ
部分についての、製造工程の一部を示す平面図である。
部分についての、製造工程の一部を示す平面図である。
【図４】ウエハ２０のうち１つのプレーナトランジスタ
部分についての、製造工程の一部を示す平面図である。
部分についての、製造工程の一部を示す平面図である。
【図５】ウエハ２０のうち１つのプレーナトランジスタ
部分についての、製造工程の一部を示す平面図である。
部分についての、製造工程の一部を示す平面図である。
【図６】ウエハ２０のうち１つのプレーナトランジスタ
部分についての、製造工程の一部を示す平面図である。
部分についての、製造工程の一部を示す平面図である。
【図７】ウエハ２０のうち１つのプレーナトランジスタ
部分についての、製造工程の一部を示す平面図である。
部分についての、製造工程の一部を示す平面図である。
【図８】ウエハ２０のうち１つのプレーナトランジスタ
部分についての、製造工程の一部を示す平面図である。
部分についての、製造工程の一部を示す平面図である。
【図９】ウエハ２０のうち１つのプレーナトランジスタ
部分についての、製造工程の一部を示す平面図である。
部分についての、製造工程の一部を示す平面図である。
【図１０】一部の製造工程におけるウエハ２０の部分拡
大平面図である。
大平面図である。
【図１１】一部の製造工程におけるウエハ２０の断面図
の一部である。
の一部である。
【図１２】一部の製造工程におけるウエハ２０の断面図
の一部である。
の一部である。
【図１３】一部の製造工程におけるウエハ２０の断面図
の一部である。
の一部である。
【図１４】シリコンウエハからダイを切出す作業のよう
す（フルカットの場合）を示す図面（断面図）である。
す（フルカットの場合）を示す図面（断面図）である。
【図１５】シリコンウエハからダイを切出す作業のよう
すを示す図面（平面図）である。
すを示す図面（平面図）である。
【図１６】シリコンウエハから切出した従来のダイを示
す図面である。
す図面である。
２０・・・・・ウエハ ２２・・・・・ダイ ２４・・・・・スクライブライン ２６・・・・・切断用溝 ２８・・・・・ダイの側面 ３０・・・・・切断面 ３２・・・・・切断用溝の側壁
Claims (6)
- 【請求項１】半導体ウエハから切出す際に形成されたほ
ぼ平坦な切断面を有する側面を複数備えた半導体チップ
において、 前記側面に、切断面から実質的に退避させた逃げ部を設
けたことを特徴とする半導体チップ。 - 【請求項２】請求項１の半導体チップにおいて、 側面相互が交差する近傍における逃げ部の切断面からの
退避量が、側面相互が交差する近傍以外の部分における
逃げ部の切断面からの退避量より大きくなるよう形成し
たことを特徴とするもの。 - 【請求項３】半導体ウエハから半導体チップを切出す切
断工程を有する半導体チップの製造方法において、 前記切断工程に先立ち、半導体ウエハの切断予定部分
に、切出し工具の切断代より広い幅の切断用溝を形成す
る溝形成工程を設けたことを特徴とする半導体チップの
製造方法。 - 【請求項４】請求項３の半導体チップの製造方法におい
て、 前記切断用溝相互の交差点近傍における切断用溝の幅
が、切断用溝相互の交差点近傍以外の部分における切断
用溝の幅より広くなるよう形成したことを特徴とするも
の。 - 【請求項５】請求項４の半導体チップの製造方法におい
て、 前記溝形成工程の前の工程で使用したレジストを加熱し
て拡張したものを、溝形成工程におけるマスクとしてエ
ッチングを行なうことにより、前記切断用溝を形成する
よう構成するとともに、 当該前の工程で使用するレジストのパターンのうち、交
差する切断用溝の輪郭線に対応する部分相互を滑らかに
接続したことを特徴とするもの。 - 【請求項６】請求項３ないし請求項５のいずれかの半導
体チップの製造方法において、 半導体チップの前記切断用溝の形状に沿うよう、半導体
チップを構成する半導体素子の配置を定めたことを特徴
とするもの。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN97190479A CN1097849C (zh) | 1996-06-07 | 1996-06-06 | 半导体芯片及半导体芯片的制造方法 |
| JP8145415A JPH09330891A (ja) | 1996-06-07 | 1996-06-07 | 半導体チップおよび半導体チップの製造方法 |
| EP97924340A EP0844648A1 (en) | 1996-06-07 | 1997-06-06 | Semiconductor chip and method for manufacturing the same |
| PCT/JP1997/001935 WO1997047029A1 (fr) | 1996-06-07 | 1997-06-06 | Puce de semiconducteur et son procede de production |
| KR1019970708518A KR19990022039A (ko) | 1996-06-07 | 1997-06-06 | 반도체칩및반도체칩의제조방법 |
| US09/019,896 US6107161A (en) | 1996-06-07 | 1998-02-06 | Semiconductor chip and a method for manufacturing thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8145415A JPH09330891A (ja) | 1996-06-07 | 1996-06-07 | 半導体チップおよび半導体チップの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09330891A true JPH09330891A (ja) | 1997-12-22 |
Family
ID=15384734
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8145415A Pending JPH09330891A (ja) | 1996-06-07 | 1996-06-07 | 半導体チップおよび半導体チップの製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| EP (1) | EP0844648A1 (ja) |
| JP (1) | JPH09330891A (ja) |
| KR (1) | KR19990022039A (ja) |
| CN (1) | CN1097849C (ja) |
| WO (1) | WO1997047029A1 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6582993B1 (en) * | 1999-12-02 | 2003-06-24 | Fujitsu Limited | Method of underfilling semiconductor device |
| US6803294B2 (en) | 2002-05-15 | 2004-10-12 | Renesas Technology Corporation | Semiconductor wafer and manufacturing method of semiconductor device |
| US6821867B2 (en) | 2002-05-15 | 2004-11-23 | Renesas Technology Corp. | Method for forming grooves in the scribe region to prevent a warp of a semiconductor substrate |
| JP2009088336A (ja) * | 2007-10-01 | 2009-04-23 | Shinko Electric Ind Co Ltd | 配線基板 |
| JP2009253025A (ja) * | 2008-04-07 | 2009-10-29 | Toyota Central R&D Labs Inc | 半導体素子を金属層によって基板に接合したモジュール |
| US8441105B2 (en) | 2008-05-08 | 2013-05-14 | Furukawa Electric Co., Ltd. | Semiconductor device, wafer structure and method for fabricating semiconductor device |
| JP2019096656A (ja) * | 2017-11-20 | 2019-06-20 | 株式会社沖データ | 半導体素子、発光基板、光プリントヘッド、画像形成装置、及び半導体素子の製造方法 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001110755A (ja) * | 1999-10-04 | 2001-04-20 | Tokyo Seimitsu Co Ltd | 半導体チップ製造方法 |
| JP3368876B2 (ja) | 1999-11-05 | 2003-01-20 | 株式会社東京精密 | 半導体チップ製造方法 |
| KR100359769B1 (ko) * | 2000-02-29 | 2002-11-07 | 주식회사 하이닉스반도체 | 하프톤 위상반전 마스크 및 그 제조방법 |
| DE10029035C1 (de) * | 2000-06-13 | 2002-02-28 | Infineon Technologies Ag | Verfahren zur Bearbeitung eines Wafers |
| CN101989018B (zh) * | 2009-08-05 | 2012-09-05 | 群康科技(深圳)有限公司 | 薄膜晶体管基板 |
| EP3212417B1 (en) * | 2014-10-30 | 2019-12-18 | Hewlett-Packard Development Company, L.P. | Fluid ejection device |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56103447A (en) * | 1980-01-22 | 1981-08-18 | Toshiba Corp | Dicing method of semiconductor wafer |
| JPS6214440A (ja) * | 1985-07-12 | 1987-01-23 | Mitsubishi Electric Corp | 半導体ウエハ及びその分割方法 |
| JPS6226839A (ja) * | 1985-07-29 | 1987-02-04 | Oki Electric Ind Co Ltd | 半導体基板 |
| JPS62186569A (ja) * | 1986-02-12 | 1987-08-14 | Nec Corp | 電界効果型トランジスタの製造方法 |
| JPS6418733U (ja) * | 1987-07-22 | 1989-01-30 | ||
| JPH0750700B2 (ja) * | 1989-06-27 | 1995-05-31 | 三菱電機株式会社 | 半導体チップの製造方法 |
| JPH05136261A (ja) * | 1991-11-15 | 1993-06-01 | Kawasaki Steel Corp | 半導体チツプ及びウエハのダイシング方法 |
| US5259925A (en) * | 1992-06-05 | 1993-11-09 | Mcdonnell Douglas Corporation | Method of cleaning a plurality of semiconductor devices |
| EP0678904A1 (en) * | 1994-04-12 | 1995-10-25 | Lsi Logic Corporation | Multicut wafer saw process |
| JPH08293476A (ja) * | 1995-04-21 | 1996-11-05 | Hitachi Ltd | 半導体集積回路装置の製造方法および半導体ウエハならびにフォトマスク |
-
1996
- 1996-06-06 CN CN97190479A patent/CN1097849C/zh not_active Expired - Lifetime
- 1996-06-07 JP JP8145415A patent/JPH09330891A/ja active Pending
-
1997
- 1997-06-06 KR KR1019970708518A patent/KR19990022039A/ko not_active Application Discontinuation
- 1997-06-06 EP EP97924340A patent/EP0844648A1/en not_active Withdrawn
- 1997-06-06 WO PCT/JP1997/001935 patent/WO1997047029A1/ja not_active Application Discontinuation
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6582993B1 (en) * | 1999-12-02 | 2003-06-24 | Fujitsu Limited | Method of underfilling semiconductor device |
| US6803294B2 (en) | 2002-05-15 | 2004-10-12 | Renesas Technology Corporation | Semiconductor wafer and manufacturing method of semiconductor device |
| US6821867B2 (en) | 2002-05-15 | 2004-11-23 | Renesas Technology Corp. | Method for forming grooves in the scribe region to prevent a warp of a semiconductor substrate |
| JP2009088336A (ja) * | 2007-10-01 | 2009-04-23 | Shinko Electric Ind Co Ltd | 配線基板 |
| JP2009253025A (ja) * | 2008-04-07 | 2009-10-29 | Toyota Central R&D Labs Inc | 半導体素子を金属層によって基板に接合したモジュール |
| US8441105B2 (en) | 2008-05-08 | 2013-05-14 | Furukawa Electric Co., Ltd. | Semiconductor device, wafer structure and method for fabricating semiconductor device |
| JP2019096656A (ja) * | 2017-11-20 | 2019-06-20 | 株式会社沖データ | 半導体素子、発光基板、光プリントヘッド、画像形成装置、及び半導体素子の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0844648A4 (ja) | 1998-06-17 |
| CN1097849C (zh) | 2003-01-01 |
| CN1190489A (zh) | 1998-08-12 |
| WO1997047029A1 (fr) | 1997-12-11 |
| EP0844648A1 (en) | 1998-05-27 |
| KR19990022039A (ko) | 1999-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0032801B1 (en) | Method of dicing a semiconductor wafer | |
| KR20170138385A (ko) | 반도체 다이의 형성 방법 | |
| JPH09330891A (ja) | 半導体チップおよび半導体チップの製造方法 | |
| JPH10270388A (ja) | クラックストッパを形成する方法 | |
| US3771218A (en) | Process for fabricating passivated transistors | |
| US6107161A (en) | Semiconductor chip and a method for manufacturing thereof | |
| US4487653A (en) | Process for forming and locating buried layers | |
| EP0129915B1 (en) | A method of manufacturing an integrated circuit device | |
| US4443932A (en) | Self-aligned oxide isolated process and device | |
| JP2718901B2 (ja) | 半導体装置の製造方法 | |
| US5310691A (en) | Method of manufacturing semiconductor device including formation of alignment mark | |
| US4808542A (en) | Process for the stabilization of PN junctions | |
| US5403770A (en) | Method for forming a field oxide film in a semiconductor device | |
| KR100544596B1 (ko) | 반도체 장치 제조시 블랙 실리콘 감소 방법 및 반도체 장치 | |
| JP2993339B2 (ja) | 半導体装置の製造方法 | |
| JPS61267343A (ja) | 半導体装置の製造方法 | |
| KR100287079B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JPH01214040A (ja) | 半導体集積回路の製造方法 | |
| JP3151791B2 (ja) | 限界寸法制御装置のモニタパターン及びその使用方法 | |
| KR100277884B1 (ko) | 반도체 장치의 퓨즈부 및 그 제조방법 | |
| JPH0444336A (ja) | 半導体装置の製造方法 | |
| JPH08339976A (ja) | 半導体装置 | |
| JP2022142485A (ja) | 炭化珪素半導体装置およびその製造方法 | |
| EP0721657B1 (en) | Method of manufacturing high performance bipolar transistors in a bicmos process | |
| KR20010045021A (ko) | 반도체칩 파손 방지구조 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051003 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060306 |