JPH0444336A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0444336A JPH0444336A JP15375390A JP15375390A JPH0444336A JP H0444336 A JPH0444336 A JP H0444336A JP 15375390 A JP15375390 A JP 15375390A JP 15375390 A JP15375390 A JP 15375390A JP H0444336 A JPH0444336 A JP H0444336A
- Authority
- JP
- Japan
- Prior art keywords
- film
- groove
- insulating film
- mask
- margin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 238000000926 separation method Methods 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 9
- 229910003460 diamond Inorganic materials 0.000 abstract description 4
- 239000010432 diamond Substances 0.000 abstract description 4
- 150000004767 nitrides Chemical class 0.000 abstract description 2
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 7
- 238000002955 isolation Methods 0.000 description 3
- 239000010410 layer Substances 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000008188 pellet Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Landscapes
- Dicing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特に分離溝の形
成方法に関する。
成方法に関する。
従来半導体装置の製造に用いられる半導体基板（以下ウ
ェハという）の表面上には、素子を構成する領域毎にチ
ップとして切り離す為の分離領域（以下分離しろという
）が設けられており、素子形成後この分離しるにダイヤ
モンドブレードにより渭が形成され、ＩＣチップに分離
されていた。
ェハという）の表面上には、素子を構成する領域毎にチ
ップとして切り離す為の分離領域（以下分離しろという
）が設けられており、素子形成後この分離しるにダイヤ
モンドブレードにより渭が形成され、ＩＣチップに分離
されていた。
上述した従来のウェハは、素子を構成する領域毎にペレ
ットとして切り離す為の分離しるが設けられており、そ
の分離しろに添ってダイヤモンドブレードで、ウェハ部
分に切り込みを入れてＩＣチップにする為、ブレードの
寿命が短いこと及び多量の切削屑が発生するという問題
点があった。
ットとして切り離す為の分離しるが設けられており、そ
の分離しろに添ってダイヤモンドブレードで、ウェハ部
分に切り込みを入れてＩＣチップにする為、ブレードの
寿命が短いこと及び多量の切削屑が発生するという問題
点があった。
本発明の半導体装置の製造方法は、半導体素子を形成す
る工程において、半導体基板上の分離領域をエツチング
し溝を形成するものである。
る工程において、半導体基板上の分離領域をエツチング
し溝を形成するものである。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図（ａ）〜（ｄ）は本発明の一実施例を説明するた
めの工程順に示した半導体チップの断面図である。
めの工程順に示した半導体チップの断面図である。
まず第１図（ａ）に示すように、Ｓｉ基板１上の分離し
ろ２を除く部分に酸化膜や窒化膜等からなる絶縁膜３を
形成する。この絶縁膜としては拡散層形成用のものでも
、また層間絶縁膜であってもよい。
ろ２を除く部分に酸化膜や窒化膜等からなる絶縁膜３を
形成する。この絶縁膜としては拡散層形成用のものでも
、また層間絶縁膜であってもよい。
次に第１図（ｂ）に示すように、全面にフォトレジスト
膜を形成したのちパターニングして絶縁膜３上にマスク
４を形成する。
膜を形成したのちパターニングして絶縁膜３上にマスク
４を形成する。
次に第１図（ｃ）に示すように、このマスク４を用いて
絶縁膜３をエツチングし絶縁膜からなるパターン３Ａを
形成すると同時に、分離しろ２に溝５を形成する。エツ
チング法としては、０２Ｆ６やＣＦ４＋０２ガスを用い
るドラエツチング法を用いることにより絶縁膜としての
Ｓ ｉ ０２と基板のＳｉを同時にエツチングすること
ができる。
絶縁膜３をエツチングし絶縁膜からなるパターン３Ａを
形成すると同時に、分離しろ２に溝５を形成する。エツ
チング法としては、０２Ｆ６やＣＦ４＋０２ガスを用い
るドラエツチング法を用いることにより絶縁膜としての
Ｓ ｉ ０２と基板のＳｉを同時にエツチングすること
ができる。
以下第１図（ｄ）に示すように、マスク４を除去するこ
とにより分離しるに溝５を有するＳｉ基板が得られる。
とにより分離しるに溝５を有するＳｉ基板が得られる。
渭５を深く形成するためには、複数のエツチング工程に
おいてＳｉのエツチングレートの大きい反応ガスを用い
て分離しろ２をエツチングする。
おいてＳｉのエツチングレートの大きい反応ガスを用い
て分離しろ２をエツチングする。
または最終工程で必要な深さまで分離しろ２をエツチン
グしてもよい。
グしてもよい。
尚、上記実施例においては、絶縁膜のエツチングと同時
に溝を形成する場合について説明したが、これに限定さ
れるものではなく、分離しろがエツチング可能なエツチ
ング方法であれば多結晶シリコン膜や金属膜等と同時に
エツチングしてもよい。
に溝を形成する場合について説明したが、これに限定さ
れるものではなく、分離しろがエツチング可能なエツチ
ング方法であれば多結晶シリコン膜や金属膜等と同時に
エツチングしてもよい。
以上説明したように本発明は、半導体素子形成工程で分
離領域に溝を形成することにより、この溝に添ってウェ
ハをダイヤモンドブレードにより切り込むだけでＩＣチ
ップに分離できるため、ブレードの寿命が向上するとい
う効果がある。
離領域に溝を形成することにより、この溝に添ってウェ
ハをダイヤモンドブレードにより切り込むだけでＩＣチ
ップに分離できるため、ブレードの寿命が向上するとい
う効果がある。
第１図は本発明の一実施例を説明するための半導体チッ
プの断面図である。 １・・・Ｓｉ基板、２・・・分離しろ、３・・・絶縁膜
、３Ａ・・・パターン、４・・・マスク、５・・・溝。 代理人 弁理士 内 原 晋
プの断面図である。 １・・・Ｓｉ基板、２・・・分離しろ、３・・・絶縁膜
、３Ａ・・・パターン、４・・・マスク、５・・・溝。 代理人 弁理士 内 原 晋
Claims (1)
- 半導体素子を形成する工程において、半導体基板上の
分離領域をエッチングし溝を形成することを特徴とする
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15375390A JPH0444336A (ja) | 1990-06-12 | 1990-06-12 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15375390A JPH0444336A (ja) | 1990-06-12 | 1990-06-12 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0444336A true JPH0444336A (ja) | 1992-02-14 |
Family
ID=15569371
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15375390A Pending JPH0444336A (ja) | 1990-06-12 | 1990-06-12 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0444336A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7298029B2 (en) | 1998-12-17 | 2007-11-20 | Hitachi, Ltd. | Semiconductor devices and manufacturing method therefor |
| JP2008097644A (ja) * | 1998-12-17 | 2008-04-24 | Hitachi Ltd | 半導体装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6214440A (ja) * | 1985-07-12 | 1987-01-23 | Mitsubishi Electric Corp | 半導体ウエハ及びその分割方法 |
| JPS6226839A (ja) * | 1985-07-29 | 1987-02-04 | Oki Electric Ind Co Ltd | 半導体基板 |
-
1990
- 1990-06-12 JP JP15375390A patent/JPH0444336A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6214440A (ja) * | 1985-07-12 | 1987-01-23 | Mitsubishi Electric Corp | 半導体ウエハ及びその分割方法 |
| JPS6226839A (ja) * | 1985-07-29 | 1987-02-04 | Oki Electric Ind Co Ltd | 半導体基板 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7298029B2 (en) | 1998-12-17 | 2007-11-20 | Hitachi, Ltd. | Semiconductor devices and manufacturing method therefor |
| JP2008097644A (ja) * | 1998-12-17 | 2008-04-24 | Hitachi Ltd | 半導体装置 |
| JP4589375B2 (ja) * | 1998-12-17 | 2010-12-01 | 株式会社日立製作所 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5880004A (en) | Trench isolation process | |
| US5091331A (en) | Ultra-thin circuit fabrication by controlled wafer debonding | |
| US20050200004A1 (en) | Semiconductor chip and fabrication method thereof | |
| JPS62291940A (ja) | 半導体装置の製造方法 | |
| KR960043106A (ko) | 반도체장치의 절연막 형성방법 | |
| JPH0158661B2 (ja) | ||
| US5668401A (en) | Chessboard pattern layout for scribe lines | |
| US5827756A (en) | Method of manufacturing semiconductor device | |
| JP2718901B2 (ja) | 半導体装置の製造方法 | |
| EP0284456B1 (en) | Pad oxide protect sealed interface isolation process | |
| JP3407023B2 (ja) | 半導体装置の製造方法 | |
| JP2644069B2 (ja) | 半導体装置の製造方法 | |
| JPH0444336A (ja) | 半導体装置の製造方法 | |
| EP0293979A2 (en) | Zero bird-beak oxide isolation scheme for integrated circuits | |
| JPH1064855A (ja) | 半導体装置の製造方法 | |
| JPS6226839A (ja) | 半導体基板 | |
| US5763316A (en) | Substrate isolation process to minimize junction leakage | |
| JP2812013B2 (ja) | 半導体装置の製造方法 | |
| JP2586431B2 (ja) | 半導体装置の製造方法 | |
| JP2006203063A (ja) | 半導体基板及び半導体基板の製造方法 | |
| JPS6387743A (ja) | 半導体装置の製造方法 | |
| KR19990033625A (ko) | 반도체 장치의 트렌치 형성 방법 및 그 구조 | |
| JPH05259157A (ja) | 半導体装置及びその製造方法 | |
| EP0053484B1 (en) | A method for fabricating semiconductor device | |
| JP4668764B2 (ja) | 半導体装置の製造方法 |