CN1190489A - 半导体芯片及半导体芯片的制造方法 - Google Patents
半导体芯片及半导体芯片的制造方法 Download PDFInfo
- Publication number
- CN1190489A CN1190489A CN97190479A CN97190479A CN1190489A CN 1190489 A CN1190489 A CN 1190489A CN 97190479 A CN97190479 A CN 97190479A CN 97190479 A CN97190479 A CN 97190479A CN 1190489 A CN1190489 A CN 1190489A
- Authority
- CN
- China
- Prior art keywords
- semiconductor chip
- ditch
- cut
- semiconductor
- way
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 112
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 49
- 238000000034 method Methods 0.000 title claims abstract description 14
- 238000005520 cutting process Methods 0.000 claims abstract description 35
- 230000015572 biosynthetic process Effects 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 11
- 238000010438 heat treatment Methods 0.000 claims description 7
- 238000005304 joining Methods 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 6
- 239000004411 aluminium Substances 0.000 description 6
- 230000006378 damage Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 208000027418 Wounds and injury Diseases 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 208000014674 injury Diseases 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000002985 plastic film Substances 0.000 description 1
- 229920006255 plastic film Polymers 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
- 238000004078 waterproofing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
- H01L21/3043—Making grooves, e.g. cutting
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Dicing (AREA)
Abstract
本发明的目的在于提供一种从半导体晶片切出半导体芯片时不易损伤的半导体芯片及其制造方法。在晶片20切断部分的上部形成有比切割刀片产生的划线(切断线)24宽的切断用沟26。即切出后的小片22的侧面28中,切断用沟26的侧壁32呈避开切断面30的状态。因而,用切割刀片(未图示)沿切断用沟26中心切断晶片20时,切割刀片接触切断有沟26的侧壁32的可能性极小。所以,能防止随切割刀片刃的前进而导致小片22上面破损。
Description
技术领域
本发明涉及半导体芯片，尤其涉及从半导体晶片切出多个半导体芯片的技术。
背景技术
已知的获得多个小片(半导体芯片)的技术是通过切割刀片(dicing saw)对形成众多半导体元件的一片晶片进行切割。图14A、图14B所示为从硅片切出小片的作业(全切割状态)。首先，如图14A所示，将晶片2粘贴于表面涂敷粘合剂的塑料膜4。接着，如图14B所示，通过切割刀片6将已粘贴的晶片2完全切断。这样，能从一片晶片2切出众多小片8(见图15)。
但是，上述已有技术的方法存在问题如下。即从晶片2切出小片8时，因切割刀片6常常导致部分小片8破损。如图15所示，在纵向划线(切断线)10与横向划线12交叉的交叉点14附近，小片8的角部8a往往会破损。
如图16所示，在用氮化硅(SiN)等构成的保护膜16覆盖小片8上部情况下，因小片8角部8a崩裂而使该保护膜16产生裂纹等损伤，从而使小片8的防水性等受到损害。在为了从一片晶片2切出更多的小片8而不得不将小片8相互间的间隔设置得更窄的情况下，即划线余量小的情况下，上述问题变得尤为显著。
本发明的揭示
本发明为了解决上述问题，其目的在于提供一种从半导体晶片切出半导体芯片时不易受损的半导体芯片及其制造方法。
权利要求1的半导体芯片，具有从半导体晶片切出时形成有基本上为平坦切断面的多个侧面，其特征在于，
在所述侧面设有实际上避开了切断面的退避部。
权利要求2的半导体芯片，在权利要求1的半导体芯片基础上，其特征在于，在侧面相交附近的退避部避开切断面的退避量大于侧面相交附近以外部分中退避部避开切断面的退避量。
权利要求3的半导体芯片，在权利要求1的半导体芯片基础上，其特征在于，在侧面相交附近的退避部避开切断面的退避量基本等于侧面相交附近以外部分中退避部避开切断面的退避量。
权利要求4的半导体芯片，在权利要求1的半导体芯片基础上，其特征在于，在所述侧面的四周都设有所述退避部。
权利要求5的半导体芯片，在权利要求1的半导体芯片基础上，其特征在于，仅在所述侧面相交附近设有所述退避部。
权利要求6的半导体芯片，在权利要求1的半导体芯片基础上，其特征在于，所述侧面相交附近的退避部的形状，从半导体晶片上方观察时大致为圆弧状。
权利要求7的半导体芯片，在权利要求1的半导体芯片基础上，其特征在于，所述半导体芯片是一种具有平面型晶体管的芯片。
权利要求8的半导体芯片的制造方法，具有从半导体晶片切出半导体芯片的切断工序，其特征在于，在所述切断工序之前，设有在导半体晶片中预定切断部分形成比划片工具切断带要宽的切断槽的槽形成工序。
权利要求9的半导体芯片的制造方法，在权利要求8的半导体芯片制造方法中，其特征在于，所述切断用沟相交点附近的切断用沟的宽度大于切断用沟相交点附近以外部分的切断用沟的宽度。
权利要求10的半导体芯片制造方法，在权利要求9的半导体芯片制造方法中，其特征在于，将所述沟形成工序的前工序中使用的抗蚀剂加热扩展作为沟形成工序中的掩模进行蚀刻，形成所述切断用沟，并且
在所述前工序中使用的抗蚀剂图形中，与相交的切断用沟的轮廓线对应部分相互圆滑连接。
权利要求11的半导体芯片制造方法，在权利要求8的半导体芯片制造方法中，其特征在于，按照半导体芯片中所述切断用沟的形状确定构成半导体芯片的半导体元件的配置。
权利要求12的半导体芯片制造方法，在权利要求9的半导体芯片制造方法中，其特征在于，按照半导体芯片中所述切断用沟的形状确定构成半导体芯片的半导体元件的配置。
权利要求13的半导体芯片制造方法，在权利要求10的半导体芯片制造方法中，其特征在于，按照半导体芯片中所述切断用沟的形状确定构成半导体芯片的半导体元件的配置。
权利要求14的半导体芯片制造方法，在权利要求10的半导体芯片制造方法中，其特征在于，在所述前工序中使用的抗蚀剂图形中，与相交的切断用沟的轮廓线对应部分相互呈大致圆弧状连接。
权利要求15的半导体芯片制造方法，在权利要求8的半导体芯片制造方法中，其特征在于，所述半导体芯片是具有平面型晶体管的芯片。
权利要求1的半导体芯片及权利要求8的半导体芯片制造方法，其特征在于，在半导体芯片的侧面设有实际上避开了切断面的退避部。
因而，从半导体晶片切出半导体芯片时，划片工具不会接触到退避部。所以退避部不会受切出工具的伤害。也即，通过在受损伤可能性高的部分设置退避部，从而使半导体芯片不易受损伤。
权利要求2的半导体芯片及权利要求9的半导体芯片的制造方法，其特征在于，在侧面相交附近的退避部避开切断面的退避量大于侧面相交附近以外部分中退避部避开切断面的退避量。
因而，从半导体晶片切出半导体芯片时，特地在易缺损的半导体芯片角部设有更大的退避部。所以使半导体芯片更难受损伤。
权利要求10的半导体芯片的制造方法，其特征在于，在沟形成工序前的工序中使用的抗蚀剂的图形中，与相交的切断用沟的轮廓线对应部分相互圆滑连接。
因而，当对所述前工序中使用的抗蚀剂加热时，在圆滑连续部分，抗蚀剂进行同样的扩张。所以，当将扩张后的抗蚀剂作为沟形成工序中的掩模进行蚀刻时，切断用沟的相交部分的轮廓线呈无角的圆滑过渡。也即，在半导体芯片的角部可保证设置大的退避部。
权利要求11至13的半导体芯片的制造方法，其特征在于，按照半导体芯片中切断用沟的形状确定构成半导体芯片的半导体元件的配置。因而，退避部的尺寸及位置不受芯片内存在半导体元件的限制。所以可在所需位置设置所需尺寸的退避部。
附图概述
图1为表示作为本发明一实施形态的半导体芯片的平面型晶体管的小片22的剖面图；
图2为图1所示晶片20的平面图(简图)；
图3为表示晶片20内一个平面型晶体管部分的部分制造工序的平面图；
图4为表示晶片20内一个平面型晶体管部分的部分制造工序的平面图；
图5为表示晶片20内一个平面型晶体管部分的部分制造工序的平面图；
图6为表示晶片20内一个平面型晶体管部分的部分制造工序的平面图；
图7为表示晶片20内一个平面型晶体管部分的部分制造工序的平面图；
图8为表示晶片20内一个平面型晶体管部分的部分制造工序的平面图；
图9为表示晶片20内一个平面型晶体管部分的部分制造工序的平面图；
图10为部分制造工序中晶片20的局部放大平面图；
图11A为部分制造工序中晶片20的局部剖面图；
图11B为部分制造工序中晶片20的局部剖面图；
图12A为部分制造工序中晶片20的局部剖面图；
图12B为部分制造工序中晶片20的局部剖面图；
图13A为部分制造工序中晶片20的局部剖面图；
图13B为部分制造工序中晶片20的局部剖面图；
图14A为表示从硅片切出小片的作业状态(全切割情况)的示意图(剖面图)；
图14B为表示从硅片切出小片的作业状态(全切割情况)的示意图(剖面图)；
图15为表示从硅片切出小片的作业状态(全切割情况)的示意图(平面图)；
图16为表示从硅片切出的已有技术小片的示意图。
实施本发明的最佳形态
图1为表示作为本发明一实施形态的半导体芯片的平面型晶体管的小片22的剖面图。该图表示从晶片20切出小片22之前的状态。其后，通过切割刀片(未图示)切断晶片20。晶片20切断部上部形成有比切割刀片产生的划线(切断线)24宽度宽的切断用沟26。
因而，由划线24分割后的小片22的侧面28包含切割刀片切割后形成的大致平坦的切断面30，和切断用沟26的侧壁32。切断用沟26的侧壁32对应于退避部。也即，切断用沟26的侧壁32呈避开切断面30的状态。
图2为图1所示晶片20的平面图(简图)。如图2所示，小片22由上述结构的4个侧面28包围着。且相交的切断用沟26的侧壁32在交点34附近由连接部32a接续。在该实施形态中，接续部32a形成圆弧状。
下面，根据图1～图13B说明平面型晶体管的制造步骤。图3～图9为表示晶片20中一个平面型晶体管部分的部分制造工序的平面图。图10为部分制造工序中晶片20的局部放大平面图。图11A～图13B为部分制造工序中晶片20的部分剖面图。
首先，如图1所示，在N型衬底(基板)40的表面依次形成外延生长层42及氧化硅膜44(SiO2)。
接着，如图3所示，通过蚀刻仅除去氧化硅膜(SiO2)44中斜线部。该蚀刻是通过用抗蚀剂对斜线部外的部分加以掩模进行的。蚀刻后，除去抗蚀剂，以残留的氧化硅膜44(斜线部外的部分)为掩模对硼进行热扩散。由此，形成基极区46。
之后，在晶片20的表面上再形成氧化硅膜44，如图4所示，以与上述形成基极区46的同样步骤形成发射极区48。但此时，不是对硼而是对磷进行热扩散。在该工序中同时形成保护环(guard ring)50。保护环50包围着平面型晶体管元件，以防止在芯片表面中产生漏电流。在该实施形态中，保护环50的角部50a形成圆弧状。
下面，如图5所示，形成多晶硅构成的电阻器52(斜线部)。也即，在晶片20表面再次形成氧化硅膜44，并在其上堆积多晶硅。对堆积后的多晶硅制作图形(布线图案)，以形成电阻器52。
再，如图6所示，通过蚀刻除去基极区46及发射极区48上部的部分氧化硅膜44，制作接触孔54、56。在该工序中，也除去保护环50外侧的氧化硅膜44。斜线部为要去除的氧化硅膜44的区域。
再，如图7所示，在斜线部形成铝布线58。铝布线58是通过用真空蒸镀等方法在晶片20表面形成铝层，再用蚀刻对其制作图形而成。
接着，如图11A所示，用CVD等方法在晶片20表面形成氮化硅膜(SiN)60作为保护膜，如图11B所示，在形成的氮化硅膜60上制作抗蚀剂62的图形。再如图12A所示，以抗蚀剂62为掩模进行蚀刻，从而除去部分氮化硅膜60。
这样，去除了氮化硅膜60的区域为图8所示斜线部。在该工序中，形成用于焊接线(未图示)的接触孔64，同时去除小片22周边部22a的氮化硅膜60。因而，如图12A所示，在小片22的周边部22a中露出硅的外延生长层42。
下面，保持图12A的状态，即保持图12A工序中残留的使用过的抗蚀剂62状态，对晶片20加热。如图12B所示，经加热使抗蚀剂62稍有扩展，变得覆盖小片22的部分周边部22a。
图10所示阴影线部分表示加热前的抗蚀剂62。通过加热，抗蚀剂62扩张至虚线部分。在该实施形态中，上述划线24交点34附近的抗蚀剂62的角部62a在结构上作成圆弧状图形。因而，加热时，角部62a中的抗蚀剂62向着圆弧的法线方向均匀扩散。
下面，如图13A所示，将加热扩张后的抗蚀剂62作为掩模进行蚀刻。在该工序中，仅将小片22的部分周边部22a中的外延生长层42去除掉规定深度，以形成上述(参照图2)切断用沟26。在接触孔64的一部分中虽露出铝布线58，但由于与硅相比铝的蚀刻速率相当小，故铝布线58基本不被蚀刻。
如上形成的切断用沟26示于图9中斜线部。之后，如图13B所示，除去抗蚀剂62。如图9所示，构成平面型晶体管的要素包含保护环50在内，全部配置在切断用沟26的内侧。
接着，如图1所示，用比切断用沟26宽度窄的切割刀片(未图示)，沿切断用沟26的中心切断晶片20。因而，划线24的宽度比切断用沟26的宽度窄，故切割刀片接触到切断用沟26的侧壁32的可能性极小。所以，能防止随着切割刀片刀刃的前进而导致小片22上面破损。
由此，通过设置切断用沟26，能大幅度提高切断精度。因而，即使在为了从一片晶片20切割更多的小片22而不得不将小片22相互间隔设定得窄的情况下，也即在不得不减小划线24的余量的情况下，也不必改变切割刀片自身宽度。
如图2所示，用切割刀片沿晶片20上面形成的纵向及横向的切断用沟26切割晶片20，就能从晶片20切出小片22。
如上所述，相交的切断用沟26的侧壁32，在交点34附近由接续部32a接续，接续部32a构成圆弧状。总之，在交点34附近，切断用沟26的侧壁32离划线24更远。因而，在划线24的交叉点34附近，切割刀片不会接触到切断用沟26侧壁32的接续部32a。所以，切断时能可靠防止小片22上面最易于缺损的角部破损。
在上述实施形态中，切断用沟26侧壁32的接续部32a虽呈圆弧状，但也可将接续部32a作成圆弧状外的如椭圆形、双曲线形等2次曲线形或3次以上的曲线形等形状。也可用2根以上的直线连接的形状或一根曲线(倒角形状)形成。
在上述实施形态中，虽将沟形成工序前工序中使用的抗蚀剂加热扩张作为沟形成工序中的掩模进行蚀刻，形成切断用沟，但也可不使用前工序中使用的抗蚀剂，通过完全独立的工序来形成切断用沟。
在上述实施形态中，虽形成切断用沟相交点附近的切断用沟的宽度比切断用沟相交点附近以外部分的切断用沟的宽度宽，但也可不将前者作得比后者宽。
在上述实施形态中，虽绕半导体芯片的侧面四周、在侧面上部设有退避部，但未必要绕半导体芯片的侧面四周设置退避部。如也可仅在半导体芯片的角部进行设置。另外，退避部也未必一定要设在侧面的上部。
在上述实施形态中，虽将本发明应用于平面型晶体管的情况为例加以描述，但本发明并不限于此。本发明可通用于平面型晶体管外的晶体管，IC、LSI等半导体芯片。
Claims (15)
1.一种半导体芯片，具有从半导体晶片切出时形成有基本上为平坦切断面的多个侧面，其特征在于，
在所述侧面设有实际上避开了切断面的退避部。
2.如权利要求1所述的半导体芯片，其特征在于，在侧面相交附近的退避部避开切断面的退避量大于侧面相交附近以外部分中退避部避开切断面的退避量。
3.如权利要求1所述的半导体芯片，其特征在于，在侧面相交附近的退避部避开切断面的退避量基本等于侧面相交附近以外部分中退避部避开切断面的退避量。
4.如权利要求1所述的半导体芯片，其特征在于，在所述侧面的四周都设有所述退避部。
5.权利要求1所述的半导体芯片，其特征在于，仅在所述侧面相交附近设有所述退避部。
6.如权利要求1所述的半导体芯片，其特征在于，所述侧面相交附近的退避部的形状，从半导体晶片上方观察时大致为圆弧状。
7.权利要求1的半导体芯片，其特征在于，所述半导体芯片是一种具有平面型晶体管的芯片。
8.一种半导体芯片的制造方法，具有从半导体晶片切出半导体芯片的切断工序，其特征在于，在所述切断工序之前，设有在导半体晶片中预定切断部分形成比划片工具切断带要宽的切断槽的槽形成工序。
9.如权利要求8所述的半导体芯片的制造方法，其特征在于，所述切断用沟相交点附近的切断用沟的宽度大于切断用沟相交点附近以外部分的切断用沟的宽度。
10.权利要求9所述的半导体芯片制造方法，其特征在于，将所述沟形成工序的前工序中使用的抗蚀剂加热扩展作为沟形成工序中的掩模进行蚀刻，形成所述切断用沟，并且
在所述前工序中使用的抗蚀剂图形中，与相交的切断用沟的轮廓线对应部分相互圆滑连接。
11.如权利要求8所述的半导体芯片制造方法，其特征在于，按照半导体芯片中所述切断用沟的形状确定构成半导体芯片的半导体元件的配置。
12.如权利要求9所述的半导体芯片制造方法，其特征在于，按照半导体芯片中所述切断用沟的形状确定构成半导体芯片的半导体元件的配置。
13.如权利要求10所述的半导体芯片制造方法，其特征在于，按照半导体芯片中所述切断用沟的形状确定构成半导体芯片的半导体元件的配置。
14.如权利要求10所述的半导体芯片制造方法，其特征在于，在所述前工序中使用的抗蚀剂图形中，与相交的切断用沟的轮廓线对应部分相互呈大致圆弧状连接。
15.如权利要求8所述的半导体芯片制造方法，其特征在于，所述半导体芯片是具有平面型晶体管的芯片。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP145415/96 | 1996-06-07 | ||
| JP8145415A JPH09330891A (ja) | 1996-06-07 | 1996-06-07 | 半導体チップおよび半導体チップの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1190489A true CN1190489A (zh) | 1998-08-12 |
| CN1097849C CN1097849C (zh) | 2003-01-01 |
Family
ID=15384734
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN97190479A Expired - Lifetime CN1097849C (zh) | 1996-06-07 | 1996-06-06 | 半导体芯片及半导体芯片的制造方法 |
Country Status (5)
| Country | Link |
|---|---|
| EP (1) | EP0844648A1 (zh) |
| JP (1) | JPH09330891A (zh) |
| KR (1) | KR19990022039A (zh) |
| CN (1) | CN1097849C (zh) |
| WO (1) | WO1997047029A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101989018B (zh) * | 2009-08-05 | 2012-09-05 | 群康科技(深圳)有限公司 | 薄膜晶体管基板 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001110755A (ja) * | 1999-10-04 | 2001-04-20 | Tokyo Seimitsu Co Ltd | 半導体チップ製造方法 |
| JP3368876B2 (ja) | 1999-11-05 | 2003-01-20 | 株式会社東京精密 | 半導体チップ製造方法 |
| JP3992893B2 (ja) * | 1999-12-02 | 2007-10-17 | 富士通株式会社 | 半導体装置のアンダーフィル方法 |
| KR100359769B1 (ko) * | 2000-02-29 | 2002-11-07 | 주식회사 하이닉스반도체 | 하프톤 위상반전 마스크 및 그 제조방법 |
| DE10029035C1 (de) * | 2000-06-13 | 2002-02-28 | Infineon Technologies Ag | Verfahren zur Bearbeitung eines Wafers |
| JP2003332270A (ja) | 2002-05-15 | 2003-11-21 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| JP4185704B2 (ja) | 2002-05-15 | 2008-11-26 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
| JP4961617B2 (ja) * | 2007-10-01 | 2012-06-27 | 新光電気工業株式会社 | 配線基板とその製造方法及び半導体装置 |
| JP5080338B2 (ja) * | 2008-04-07 | 2012-11-21 | 株式会社豊田中央研究所 | 半導体素子を金属層によって基板に接合したモジュール |
| JP5503113B2 (ja) | 2008-05-08 | 2014-05-28 | 古河電気工業株式会社 | 半導体装置、ウエハ構造体および半導体装置の製造方法 |
| EP3212417B1 (en) * | 2014-10-30 | 2019-12-18 | Hewlett-Packard Development Company, L.P. | Fluid ejection device |
| JP6950484B2 (ja) * | 2017-11-20 | 2021-10-13 | 沖電気工業株式会社 | 半導体素子、発光基板、光プリントヘッド、画像形成装置 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56103447A (en) * | 1980-01-22 | 1981-08-18 | Toshiba Corp | Dicing method of semiconductor wafer |
| JPS6214440A (ja) * | 1985-07-12 | 1987-01-23 | Mitsubishi Electric Corp | 半導体ウエハ及びその分割方法 |
| JPS6226839A (ja) * | 1985-07-29 | 1987-02-04 | Oki Electric Ind Co Ltd | 半導体基板 |
| JPS62186569A (ja) * | 1986-02-12 | 1987-08-14 | Nec Corp | 電界効果型トランジスタの製造方法 |
| JPS6418733U (zh) * | 1987-07-22 | 1989-01-30 | ||
| JPH0750700B2 (ja) * | 1989-06-27 | 1995-05-31 | 三菱電機株式会社 | 半導体チップの製造方法 |
| JPH05136261A (ja) * | 1991-11-15 | 1993-06-01 | Kawasaki Steel Corp | 半導体チツプ及びウエハのダイシング方法 |
| US5259925A (en) * | 1992-06-05 | 1993-11-09 | Mcdonnell Douglas Corporation | Method of cleaning a plurality of semiconductor devices |
| EP0678904A1 (en) * | 1994-04-12 | 1995-10-25 | Lsi Logic Corporation | Multicut wafer saw process |
| JPH08293476A (ja) * | 1995-04-21 | 1996-11-05 | Hitachi Ltd | 半導体集積回路装置の製造方法および半導体ウエハならびにフォトマスク |
-
1996
- 1996-06-06 CN CN97190479A patent/CN1097849C/zh not_active Expired - Lifetime
- 1996-06-07 JP JP8145415A patent/JPH09330891A/ja active Pending
-
1997
- 1997-06-06 EP EP97924340A patent/EP0844648A1/en not_active Withdrawn
- 1997-06-06 KR KR1019970708518A patent/KR19990022039A/ko not_active Application Discontinuation
- 1997-06-06 WO PCT/JP1997/001935 patent/WO1997047029A1/ja not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101989018B (zh) * | 2009-08-05 | 2012-09-05 | 群康科技(深圳)有限公司 | 薄膜晶体管基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990022039A (ko) | 1999-03-25 |
| JPH09330891A (ja) | 1997-12-22 |
| CN1097849C (zh) | 2003-01-01 |
| EP0844648A1 (en) | 1998-05-27 |
| EP0844648A4 (zh) | 1998-06-17 |
| WO1997047029A1 (fr) | 1997-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1097849C (zh) | 半导体芯片及半导体芯片的制造方法 | |
| US9997363B2 (en) | Method for producing semiconductor piece, circuit board and electronic device including semiconductor piece, and method for designing etching condition | |
| CN1249782C (zh) | 缩小导体图案的间距的方法及使用此方法形成的结构 | |
| CN1447441A (zh) | 有内置光接收元件的半导体器件、制造方法及光学拾波器 | |
| CN1420571A (zh) | 制造半导体发光装置的方法及其制造的半导体发光装置 | |
| CN1819159A (zh) | 半导体晶片及半导体器件的制造方法以及半导体器件 | |
| CN1512272A (zh) | 利用氟化氩曝光光源制造半导体器件的方法 | |
| CN1913130A (zh) | 一种半导体器件芯片穿通隔离区及pn结的制造工艺 | |
| CN1202726A (zh) | 一种半导体器件的制造方法 | |
| CN1457087A (zh) | 半导体元件的接触孔的形成方法 | |
| CN1656608A (zh) | 非自对准SiGe异质结双极晶体管 | |
| JP2004228290A (ja) | 半導体発光素子及びその製造方法 | |
| JP2718901B2 (ja) | 半導体装置の製造方法 | |
| CN1126182C (zh) | 发光二极管的制造方法 | |
| CN1815754A (zh) | 半导体元件的结构与制造方法 | |
| CN1440049A (zh) | 半导体装置的制造方法 | |
| CN1503333A (zh) | 自对准双极型晶体管的制造方法与结构 | |
| CN1929148A (zh) | 双极结型晶体管及其制造方法 | |
| GB2102202A (en) | Semiconductor device passivation | |
| CN1059517C (zh) | 半导体器件的器件隔离方法 | |
| CN1809926A (zh) | 具有npn和pnp双极晶体管的集成电路装置及相应的制造方法 | |
| JPH0244729A (ja) | 半導体素子の製造方法 | |
| US20240213397A1 (en) | Wafer singulating method and led chip and light emitting module | |
| CN1992339A (zh) | 半导体装置及其制造方法 | |
| KR100505561B1 (ko) | 고내압 트랜지스터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term |
Granted publication date: 20030101 |
|
| CX01 | Expiry of patent term |