JPS62186569A - 電界効果型トランジスタの製造方法 - Google Patents
電界効果型トランジスタの製造方法Info
- Publication number
- JPS62186569A JPS62186569A JP61029357A JP2935786A JPS62186569A JP S62186569 A JPS62186569 A JP S62186569A JP 61029357 A JP61029357 A JP 61029357A JP 2935786 A JP2935786 A JP 2935786A JP S62186569 A JPS62186569 A JP S62186569A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- semiconductor wafer
- field effect
- wafer
- scribing lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims description 9
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000004065 semiconductor Substances 0.000 claims abstract description 19
- 239000002184 metal Substances 0.000 claims abstract description 16
- 229910052751 metal Inorganic materials 0.000 claims abstract description 16
- 239000011248 coating agent Substances 0.000 claims abstract description 4
- 238000000576 coating method Methods 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 8
- 239000008188 pellet Substances 0.000 abstract description 11
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 8
- 239000010931 gold Substances 0.000 abstract description 6
- 229910052737 gold Inorganic materials 0.000 abstract description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 abstract description 5
- 239000000463 material Substances 0.000 abstract 1
- 238000000059 patterning Methods 0.000 abstract 1
- 238000007747 plating Methods 0.000 description 7
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 150000002343 gold Chemical class 0.000 description 1
Landscapes
- Weting (AREA)
- Dicing (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電界効果型トランジスタの製造方法に関する。
従来半導体ペレット表面に形成された電界効果トランジ
スタのソース電極を裏面の接地金属に電気的に接続する
方法としては、半導体ベット（以下単にペレットという
）の側面をめっきすることによって電気的に接続させる
方法が用いられている。
スタのソース電極を裏面の接地金属に電気的に接続する
方法としては、半導体ベット（以下単にペレットという
）の側面をめっきすることによって電気的に接続させる
方法が用いられている。
上述した従来の電界効果トランジスタのソース電極の接
続方法は、ベレッＩ・の側面にめっきをする方法であり
、表面のめつきされてはならない部分をホトレジストで
覆い、ウェーハを各ペレットに分割した後、ペレット毎
にめっきを行い、その後ホトレジストを除去するという
複雑な工程となっているので、作業性が悪いという問題
点を有していた。
続方法は、ベレッＩ・の側面にめっきをする方法であり
、表面のめつきされてはならない部分をホトレジストで
覆い、ウェーハを各ペレットに分割した後、ペレット毎
にめっきを行い、その後ホトレジストを除去するという
複雑な工程となっているので、作業性が悪いという問題
点を有していた。
本発明の目的は、作業性の向上した電解効果トランジス
タの製造方法を提供することにある。
タの製造方法を提供することにある。
本発明の電界効果型トランジスタの製造方法は、半導体
素子及び電極が形成された半導体ウェーハのスクライブ
線の交差部に裏面の金属層に達する穴を設ける工程と、
この穴の内面を導電性金属で被覆する工程と、穴の内面
が導電性金属で被覆された前記半導体ウェーハをスクラ
イブ線に沿って分割する工程とを含んで構成される。
素子及び電極が形成された半導体ウェーハのスクライブ
線の交差部に裏面の金属層に達する穴を設ける工程と、
この穴の内面を導電性金属で被覆する工程と、穴の内面
が導電性金属で被覆された前記半導体ウェーハをスクラ
イブ線に沿って分割する工程とを含んで構成される。
〔実施例Ｊ
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例を説明する為の半導体ウェー
ハの平面図、第２図（ａ＞、（ｂ）は製造工程順に示し
た第１図の実施例のＡ−Ａ’線の拡大断面図、第３図は
本発明の一実施例により形成されたベレットの斜視図で
ある。
ハの平面図、第２図（ａ＞、（ｂ）は製造工程順に示し
た第１図の実施例のＡ−Ａ’線の拡大断面図、第３図は
本発明の一実施例により形成されたベレットの斜視図で
ある。
まず、第１図及び第２図（ａ）に示すように、半導体素
子及び電極が形成されたＧａＡｓからなる半導体ウェー
ハ１０上にホトレジスト膜８を形成した後バターニング
しスクライブ線７の交差部に開孔部を設けたのち、この
ホトレジスト膜８をマスクとして半導体ウェーハ１０を
エツチングし裏面の金属層５に達する穴４を形成する。
子及び電極が形成されたＧａＡｓからなる半導体ウェー
ハ１０上にホトレジスト膜８を形成した後バターニング
しスクライブ線７の交差部に開孔部を設けたのち、この
ホトレジスト膜８をマスクとして半導体ウェーハ１０を
エツチングし裏面の金属層５に達する穴４を形成する。
尚第１図において、１はソース電極、２はドレイン電極
、３はゲートの引出し電極である。
、３はゲートの引出し電極である。
次に第２図（ｂ）に示すように、穴４の内面に金めつき
を施す。この金めつきにより穴４の内面は金めつき層６
により被覆され、ソース電極１と裏面の金属層５とが接
続される。
を施す。この金めつきにより穴４の内面は金めつき層６
により被覆され、ソース電極１と裏面の金属層５とが接
続される。
次に第３図に示すように、ホトレジスト膜８を除去した
後、スクライブ線７に沿って半導体ウェーハ】０を切断
しベレット２０を形成する。尚、ベレット２０に分割す
る前に穴４における金属層５を除去してもよい。
後、スクライブ線７に沿って半導体ウェーハ】０を切断
しベレット２０を形成する。尚、ベレット２０に分割す
る前に穴４における金属層５を除去してもよい。
このようにして製造された電界効果型トランジスタは、
第３図に示したように、表面のソース電［ｉｌは金めつ
き層６により裏面の金属層５と接続されたものとなる。
第３図に示したように、表面のソース電［ｉｌは金めつ
き層６により裏面の金属層５と接続されたものとなる。
以］−説明したように本発明は、半導体ウェーハのスク
ライブ線の交差部に穴を設け、この穴の内面を導電性金
属で被覆する事によりソース電極と裏面の金属層とが接
続される為、従来のようにベレットを形成した後その側
面をめっきする方法に比べ、作業性の向上した電界効果
トランジスタの製造方法が得られる効果がある。
ライブ線の交差部に穴を設け、この穴の内面を導電性金
属で被覆する事によりソース電極と裏面の金属層とが接
続される為、従来のようにベレットを形成した後その側
面をめっきする方法に比べ、作業性の向上した電界効果
トランジスタの製造方法が得られる効果がある。
第１図は本発明の一実施例を説明する為の半導体ウェー
ハの平面図、第２図（ａ）、（ｂ）は製造工程順に示し
た第１図の実施例のＡ−Ａ’線の拡大断面図、第３図は
本発明の一実施例により形成されたベレットの斜視図で
ある。 １・・・ソース電極、２・・・ドレイン電極、３・・・
引出し電極、４・・・穴、５・・・金属層、６・・・金
めつき層、７・・・スクライブ線、８・・・ホトレジス
ト膜、１０・・半導体ウェーハ、２０・・・ベレット。 ＃２ ＠
ハの平面図、第２図（ａ）、（ｂ）は製造工程順に示し
た第１図の実施例のＡ−Ａ’線の拡大断面図、第３図は
本発明の一実施例により形成されたベレットの斜視図で
ある。 １・・・ソース電極、２・・・ドレイン電極、３・・・
引出し電極、４・・・穴、５・・・金属層、６・・・金
めつき層、７・・・スクライブ線、８・・・ホトレジス
ト膜、１０・・半導体ウェーハ、２０・・・ベレット。 ＃２ ＠
Claims (1)
- 半導体素子及び電極が形成された半導体ウェーハのスク
ライブ線の交差部に裏面の金属層に達する穴を設ける工
程と、該穴の内面を導電性金属で被覆する工程と、穴の
内面が導電性金属で被覆された前記半導体ウェーハをス
クライブ線に沿って分割する工程とを含むことを特徴と
する電界効果型トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61029357A JPS62186569A (ja) | 1986-02-12 | 1986-02-12 | 電界効果型トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61029357A JPS62186569A (ja) | 1986-02-12 | 1986-02-12 | 電界効果型トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62186569A true JPS62186569A (ja) | 1987-08-14 |
Family
ID=12273944
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61029357A Pending JPS62186569A (ja) | 1986-02-12 | 1986-02-12 | 電界効果型トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62186569A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6432681A (en) * | 1987-07-28 | 1989-02-02 | Mitsubishi Electric Corp | Semiconductor device |
| WO1997047029A1 (fr) * | 1996-06-07 | 1997-12-11 | Rohm Co., Ltd. | Puce de semiconducteur et son procede de production |
| US6107161A (en) * | 1996-06-07 | 2000-08-22 | Rohm Co., Ltd. | Semiconductor chip and a method for manufacturing thereof |
-
1986
- 1986-02-12 JP JP61029357A patent/JPS62186569A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6432681A (en) * | 1987-07-28 | 1989-02-02 | Mitsubishi Electric Corp | Semiconductor device |
| WO1997047029A1 (fr) * | 1996-06-07 | 1997-12-11 | Rohm Co., Ltd. | Puce de semiconducteur et son procede de production |
| US6107161A (en) * | 1996-06-07 | 2000-08-22 | Rohm Co., Ltd. | Semiconductor chip and a method for manufacturing thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5226232A (en) | Method for forming a conductive pattern on an integrated circuit | |
| JPH02270342A (ja) | 半導体装置の製造方法 | |
| JPS62186569A (ja) | 電界効果型トランジスタの製造方法 | |
| US4939071A (en) | Method for forming low resistance, sub-micrometer semiconductor gate structures | |
| JP3116469B2 (ja) | バンプ型電極の形成方法及び半導体装置の製造方法 | |
| US6074948A (en) | Method for manufacturing thin semiconductor device | |
| JPS63204663A (ja) | 半導体装置の製造方法 | |
| JPH03191542A (ja) | フィルムキャリアテープの製造方法 | |
| JPH02260443A (ja) | 半導体装置およびその製造方法 | |
| JPH03133158A (ja) | 半導体装置の電極形成方法 | |
| JPS5856472A (ja) | 半導体装置の製造方法 | |
| JPS5895869A (ja) | シヨツトキバリア形電界効果トランジスタの製造方法 | |
| JPH0227732A (ja) | 低抵抗配線接続加工方法 | |
| JPS5935449A (ja) | 半導体装置の製造方法 | |
| JPH01747A (ja) | 半導体装置の製造方法 | |
| JPS6292362A (ja) | 半導体装置の製造方法 | |
| JPS63240073A (ja) | 電界効果トランジスタの製造方法 | |
| JPS57198647A (en) | Semiconductor device and manufacture therefor | |
| JPH04264733A (ja) | 集積回路装置のバンプ電極用下地膜の形成方法 | |
| JPS616865A (ja) | 半導体集積回路の製造方法 | |
| JPH01251642A (ja) | 半導体装置の製造方法 | |
| JPS6320854A (ja) | 集積回路用外部電極の形成方法 | |
| JPS61156886A (ja) | 半導体装置の製造方法 | |
| JPS61107747A (ja) | 半導体装置の製造方法 | |
| JPS6077474A (ja) | ホ−ル素子の製造方法 |