JPS5935449A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5935449A JPS5935449A JP14566682A JP14566682A JPS5935449A JP S5935449 A JPS5935449 A JP S5935449A JP 14566682 A JP14566682 A JP 14566682A JP 14566682 A JP14566682 A JP 14566682A JP S5935449 A JPS5935449 A JP S5935449A
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- forming
- substance
- extraction electrode
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法にかかり、とくに半導体
装置の引き出し電極形成用コンタクト孔に於ける引き出
し電極の形成法の改良に関するものである。
装置の引き出し電極形成用コンタクト孔に於ける引き出
し電極の形成法の改良に関するものである。
最初に第１図に示した従来例について説明する。
まず第１図（ａ）に示すように７オトレジスト吟のマス
ク物質１１を用いた公知のフォトエツチング技術によシ
ー導電型半導体基板１３上の絶縁層１２に引き出し電極
形成用コンタクト孔を開孔し、前記フォトレジスト等の
マスク物質を除去した状態が第１図（ｂ）である。次に
第１図（Ｃ）に示す杼に前記絶縁層１２の表面及び前記
引き出し電極形成用コンタクト孔に導電性物質１４を被
着し、前記フォトエツチング技術により前記導電性物’
Ｊｉ１４をパターニング後、前記フォトレジスト等のマ
スク物質を除去すると第１図（ｄ）に示すようになる。
ク物質１１を用いた公知のフォトエツチング技術によシ
ー導電型半導体基板１３上の絶縁層１２に引き出し電極
形成用コンタクト孔を開孔し、前記フォトレジスト等の
マスク物質を除去した状態が第１図（ｂ）である。次に
第１図（Ｃ）に示す杼に前記絶縁層１２の表面及び前記
引き出し電極形成用コンタクト孔に導電性物質１４を被
着し、前記フォトエツチング技術により前記導電性物’
Ｊｉ１４をパターニング後、前記フォトレジスト等のマ
スク物質を除去すると第１図（ｄ）に示すようになる。
この従来例に於いては、前記引き出し電極形成用コンタ
クト孔と引き出し！＃ｉ、１６との位置合せにずれが生
じた場合に、前記−導電型半導体基板１３と前記引き出
し電極１６との接触面積が減少し接触抵抗が増大するの
で、これを防止するために前記引き出し電極１６には位
置合せ余裕度をもたせである。つまシ、前記引き出し電
極形成用コンタクト孔の開孔部よりも前記引き出し電極
１６を犬きくして前記引き出し電極形成用コンタクト孔
の開孔部を覆う様になっている。
クト孔と引き出し！＃ｉ、１６との位置合せにずれが生
じた場合に、前記−導電型半導体基板１３と前記引き出
し電極１６との接触面積が減少し接触抵抗が増大するの
で、これを防止するために前記引き出し電極１６には位
置合せ余裕度をもたせである。つまシ、前記引き出し電
極形成用コンタクト孔の開孔部よりも前記引き出し電極
１６を犬きくして前記引き出し電極形成用コンタクト孔
の開孔部を覆う様になっている。
しかし、この場合には前記引き出し電極１６の間隔が前
記引き出し電極形成用コンタクト孔の開孔部よシ前記引
き出し電極１６を大きくした幅だけ広く必要となり高集
積化に対して不利である。
記引き出し電極形成用コンタクト孔の開孔部よシ前記引
き出し電極１６を大きくした幅だけ広く必要となり高集
積化に対して不利である。
また、前記絶縁層１２の前記引き出し電極形成用コンタ
クト孔部分での段差によシ前記引き出し電極１６が断線
し易いという欠点もある。
クト孔部分での段差によシ前記引き出し電極１６が断線
し易いという欠点もある。
本発明は、これらの問題を改善すること、すなわち高集
積化及び前記引き出し電極形成用コンタクト孔部での前
記絶縁層の段差に−よる断線の防止を目的とする。
積化及び前記引き出し電極形成用コンタクト孔部での前
記絶縁層の段差に−よる断線の防止を目的とする。
本発明の特徴は、半導体装置に於いて、フォトレジスト
等のマスク物質により覆われていない絶縁膜の所定の場
所に１選択的に引き出し電極形成用コンタクト孔′Ｉｋ
開孔する工程と、続いて、前記引き出し電極形成用コン
タクト孔を被って、導電性物質を被着する工程と、引き
続き前記フォトレジスト等のマスク物質を除去すること
により前記フォトレジスト等のマスク物質上に形成され
た前記導電性物質も同時に除去せしめ、前記引き出し電
極用コンタクト孔領域にのみ前記導電性物質を自己整合
的に形成する工程を有する半導体装置製造方法にある。
等のマスク物質により覆われていない絶縁膜の所定の場
所に１選択的に引き出し電極形成用コンタクト孔′Ｉｋ
開孔する工程と、続いて、前記引き出し電極形成用コン
タクト孔を被って、導電性物質を被着する工程と、引き
続き前記フォトレジスト等のマスク物質を除去すること
により前記フォトレジスト等のマスク物質上に形成され
た前記導電性物質も同時に除去せしめ、前記引き出し電
極用コンタクト孔領域にのみ前記導電性物質を自己整合
的に形成する工程を有する半導体装置製造方法にある。
第２図に本発明の一実施例を示す。第２図に従い本発明
について説明する。
について説明する。
まず第２図（ａＪに示す様に７オトレジスト等のマスク
物質２１を用いた公知のフォトエツチング技術により一
導電型半導体基板２３上の絶縁層２２に引き出し電極形
成用コンタクト孔を開孔する０次に第２図（ｂＪに示す
様に前記フォトレジスト等のマスク物質２１の表面及び
前記引き出し電極形成用コンタクト孔を覆う様に第１の
導電性物質２４を前記絶縁層２２と同程度の厚さに被着
する。そして前記フォトレジスト等のマスク物質２１を
除去することにより前記フォトレジスト等のマスク物質
２１上に形成された前記第１の導電性物質２４も同時に
除去したのが第２図（ＣＪである。その後、前記絶縁層
２２０表面及び前記引き出し電極形成用コンタクト孔に
自己整合的に埋め込まれた前記第１の導電物質２４の表
面に第２の導電物質２５を被着したものが第２図（ｄｌ
である。最後に前記フォトレジスト等のマスク物質を用
いた前記フォトエツチング技術によシ前記第２の導電性
物質２５をバターニングし、フォトレジスト等のマスク
物質を除去し、引き出し電極及び配線を形成したのが第
２図（ｅ）である。
物質２１を用いた公知のフォトエツチング技術により一
導電型半導体基板２３上の絶縁層２２に引き出し電極形
成用コンタクト孔を開孔する０次に第２図（ｂＪに示す
様に前記フォトレジスト等のマスク物質２１の表面及び
前記引き出し電極形成用コンタクト孔を覆う様に第１の
導電性物質２４を前記絶縁層２２と同程度の厚さに被着
する。そして前記フォトレジスト等のマスク物質２１を
除去することにより前記フォトレジスト等のマスク物質
２１上に形成された前記第１の導電性物質２４も同時に
除去したのが第２図（ＣＪである。その後、前記絶縁層
２２０表面及び前記引き出し電極形成用コンタクト孔に
自己整合的に埋め込まれた前記第１の導電物質２４の表
面に第２の導電物質２５を被着したものが第２図（ｄｌ
である。最後に前記フォトレジスト等のマスク物質を用
いた前記フォトエツチング技術によシ前記第２の導電性
物質２５をバターニングし、フォトレジスト等のマスク
物質を除去し、引き出し電極及び配線を形成したのが第
２図（ｅ）である。
この本発明の実施例に於いては、前記引き出し電極形成
用コンタクト孔に自己整合的に第１の導電性物質２４が
埋め込まれている為に２つの主な利点がある。
用コンタクト孔に自己整合的に第１の導電性物質２４が
埋め込まれている為に２つの主な利点がある。
１つは、前記引き出し電極形成用コンタクト孔と引き出
し電極２７との位置合せずれが生じた場合でも、前記−
導電型半導体基板２３と前記第１の導電性物質２４との
接触面積は一定であるので接触抵抗も一定となフ、前記
引き出し電極形成用コンタクト孔と前記引き出し電極２
７との位置合せ余裕度は不必要となり高集積化に対し有
利になる。もう１つは前記絶縁層２２の前記引き出し電
極形成用コンタクト孔部分の段差が無くなるので前記引
き出し電極２７には断線が生じない。
し電極２７との位置合せずれが生じた場合でも、前記−
導電型半導体基板２３と前記第１の導電性物質２４との
接触面積は一定であるので接触抵抗も一定となフ、前記
引き出し電極形成用コンタクト孔と前記引き出し電極２
７との位置合せ余裕度は不必要となり高集積化に対し有
利になる。もう１つは前記絶縁層２２の前記引き出し電
極形成用コンタクト孔部分の段差が無くなるので前記引
き出し電極２７には断線が生じない。
ここでは絶縁層の下が一導電型半導体基板の場合につい
て述べたが、前記絶縁層の下か導電物質であるような多
層配線構造の場合でも有効であるのは勿論である。
て述べたが、前記絶縁層の下か導電物質であるような多
層配線構造の場合でも有効であるのは勿論である。
本発明によれは、前記引き出し電極の前記引き出し電極
形成用コンタクト孔に対する位置合せ余裕度は不必要と
なフ高集積化に対して大変有利である。
形成用コンタクト孔に対する位置合せ余裕度は不必要と
なフ高集積化に対して大変有利である。
第１図は従来技術を示す断面図である。
１１・・・・・・フォトレジスト等のマスク物質、１２
・・・・・・絶縁層、１３・・・・・・−導電型半導体
基板、１４・・・・・・導電性物質、１５・・・・・・
形成された配線、１６・・・・・・形成されて引き出し
電極。 第２図は本発明の一実施例を示す断面図である。 ２１・・・・・・フォトレジスト等のマスク物質、２２
・・・・・・絶縁層、２３・・・・・・−導電型半導体
基板、２４・・・・・・第１の導電性物質、２５・・・
・・・第２の導電性物質、２６・・・・・・形成された
配線、２７・・・・・・形成された引き出し電極。 （ａ） （ｂ） ２１１ １、／ｌ Ｎ Ｎ
・・・・・・絶縁層、１３・・・・・・−導電型半導体
基板、１４・・・・・・導電性物質、１５・・・・・・
形成された配線、１６・・・・・・形成されて引き出し
電極。 第２図は本発明の一実施例を示す断面図である。 ２１・・・・・・フォトレジスト等のマスク物質、２２
・・・・・・絶縁層、２３・・・・・・−導電型半導体
基板、２４・・・・・・第１の導電性物質、２５・・・
・・・第２の導電性物質、２６・・・・・・形成された
配線、２７・・・・・・形成された引き出し電極。 （ａ） （ｂ） ２１１ １、／ｌ Ｎ Ｎ
Claims (1)
- マスク物質によシ覆われていない絶縁膜の所定の場所に
選択的に引き出し電極形成用コンタクト孔を開孔する工
程と、前記引き出し電極形成用コンタクト孔を被って導
電性物質を被着する工程と、前記マスク物質を除去する
ことによりマスク物質上に形成された前記導電性物質も
同時に除去せしめ、前記引き出し電極用コンタクト孔領
域にのみ前記導電性物質を自己整合的に形成する工程と
を有することを特徴とする半導体装置製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14566682A JPS5935449A (ja) | 1982-08-23 | 1982-08-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14566682A JPS5935449A (ja) | 1982-08-23 | 1982-08-23 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5935449A true JPS5935449A (ja) | 1984-02-27 |
Family
ID=15390274
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14566682A Pending JPS5935449A (ja) | 1982-08-23 | 1982-08-23 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5935449A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62209624A (ja) * | 1986-02-17 | 1987-09-14 | Fujitsu Ltd | 高速命令シミユレ−ト方式 |
-
1982
- 1982-08-23 JP JP14566682A patent/JPS5935449A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62209624A (ja) * | 1986-02-17 | 1987-09-14 | Fujitsu Ltd | 高速命令シミユレ−ト方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5614762A (en) | Field effect transistors having comb-shaped electrode assemblies | |
| JPH06216125A (ja) | 高集積半導体素子のコンタクトホール形成方法 | |
| KR920004541B1 (ko) | 반도체 소자에서 식각베리어층을 사용한 콘택홀 형성방법 | |
| KR100256800B1 (ko) | 콘택홀 제조방법 | |
| KR950011555B1 (ko) | 반도체 접속장치 및 그 제조방법 | |
| CA1243132A (en) | Semiconductor device electrode and contact structure | |
| JPH0799738B2 (ja) | 半導体装置の製造方法 | |
| JPS5935449A (ja) | 半導体装置の製造方法 | |
| KR19980020482A (ko) | 반도체 장치의 배선구조 및 방법 | |
| KR100365743B1 (ko) | 반도체소자의콘택형성방법 | |
| JP2557154B2 (ja) | 半導体素子の接続装置及び其の製造方法 | |
| KR100273681B1 (ko) | 반도체 소자의 커패시터 형성 방법 | |
| KR0149889B1 (ko) | 전계효과 소자의 전극 형성 방법 | |
| JP2551030B2 (ja) | 半導体装置およびその製造方法 | |
| JPH01289142A (ja) | 垂直配線構造 | |
| JP2900477B2 (ja) | 半導体装置の製造方法 | |
| JPH06326050A (ja) | 半導体装置及びその製造方法 | |
| JPS6347952A (ja) | 半導体装置 | |
| KR100230735B1 (ko) | 반도체 소자의 제조방법 | |
| KR100372657B1 (ko) | 반도체소자의콘택형성방법 | |
| JPS6359548B2 (ja) | ||
| JP2000058640A (ja) | 半導体装置の製造方法 | |
| JPH03248537A (ja) | 半導体装置の製造方法 | |
| JPS59155946A (ja) | 半導体装置の製造方法 | |
| JPH0497528A (ja) | 半導体装置及びその製造方法 |