JP2551030B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2551030B2 JP2551030B2 JP62247096A JP24709687A JP2551030B2 JP 2551030 B2 JP2551030 B2 JP 2551030B2 JP 62247096 A JP62247096 A JP 62247096A JP 24709687 A JP24709687 A JP 24709687A JP 2551030 B2 JP2551030 B2 JP 2551030B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- layer
- wiring
- opening
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は複数の配線層が積層形成され、且つ埋め込み
コンタクトを行う半導体装置およびその製造方法に関す
る。
コンタクトを行う半導体装置およびその製造方法に関す
る。
本発明は、他の配線層が絶縁層を介して第１配線層上
に積層され、該他の配線層が被接続領域と接続される半
導体装置であり、その製造工程において、絶縁層に被覆
される第１配線層上に第２配線層を形成し、その第２配
線層を選択的にエッチングして開口部を形成し、その開
口部を用いて第３配線層と接続させるように被接続領域
の一部を露出させ、第３配線層の形成後、第3,第２配線
層を順次パターニングすることにより、第２配線層と第
2,第３配線層からなる上層側の配線との間の耐圧等を向
上させるものである。
に積層され、該他の配線層が被接続領域と接続される半
導体装置であり、その製造工程において、絶縁層に被覆
される第１配線層上に第２配線層を形成し、その第２配
線層を選択的にエッチングして開口部を形成し、その開
口部を用いて第３配線層と接続させるように被接続領域
の一部を露出させ、第３配線層の形成後、第3,第２配線
層を順次パターニングすることにより、第２配線層と第
2,第３配線層からなる上層側の配線との間の耐圧等を向
上させるものである。
複数の多結晶シリコン層等の配線層を用いて半導体装
置を製造する方法が広く知られている。
置を製造する方法が広く知られている。
第２図ａおよび第２図ｂは、このような半導体装置の
従来の製造方法の一例の主要な工程を図示したものであ
り、これら第２図a,第２図ｂを参照して従来の半導体装
置の製造方法の一例について簡単に説明する。
従来の製造方法の一例の主要な工程を図示したものであ
り、これら第２図a,第２図ｂを参照して従来の半導体装
置の製造方法の一例について簡単に説明する。
まず、第２図ａに示すように、シリコン基板21上であ
ってフィールド酸化膜22の間の素子形成領域表面に、ゲ
ート酸化膜23を介して第１層目の多結晶シリコン層から
なる第１配線層（ゲート電極）24が所定の寸法で形成さ
れる。第１配線層24の両側の上記シリコン基板21の表面
には、不純物領域25,26が形成される。次に、上記第１
配線層24を被覆するように例えばCVDSiO2からなる絶縁
層27形成される。そして、このような絶縁層27の形成
後、被接続領域である上記不純物領域26を露出するよう
な開口部28が形成される。
ってフィールド酸化膜22の間の素子形成領域表面に、ゲ
ート酸化膜23を介して第１層目の多結晶シリコン層から
なる第１配線層（ゲート電極）24が所定の寸法で形成さ
れる。第１配線層24の両側の上記シリコン基板21の表面
には、不純物領域25,26が形成される。次に、上記第１
配線層24を被覆するように例えばCVDSiO2からなる絶縁
層27形成される。そして、このような絶縁層27の形成
後、被接続領域である上記不純物領域26を露出するよう
な開口部28が形成される。
次に、第２図ｂに示すように、上記開口部28を介して
例えば第２層目の多結晶シリコン層からなる第２配線層
29が形成される。このとき、第２配線層29の形成の前処
理として、上記開口部28内の自然酸化膜等を除去するた
めに、HF（フッ酸）系のライトエッチングが必要とされ
る。また、開口部28の形成時における上記不純物領域26
の表面のダメージを除去するために、やはり第２配線層
29の形成前に、アンモニア過水処理が行われる。
例えば第２層目の多結晶シリコン層からなる第２配線層
29が形成される。このとき、第２配線層29の形成の前処
理として、上記開口部28内の自然酸化膜等を除去するた
めに、HF（フッ酸）系のライトエッチングが必要とされ
る。また、開口部28の形成時における上記不純物領域26
の表面のダメージを除去するために、やはり第２配線層
29の形成前に、アンモニア過水処理が行われる。
第１配線層24と第２配線層29の間に形成されたCVDSiO
2膜からなる絶縁層27は、上記第１配線層24を被覆する
ところの段差部30でそのステップカバレージが悪化す
る。
2膜からなる絶縁層27は、上記第１配線層24を被覆する
ところの段差部30でそのステップカバレージが悪化す
る。
すると、上述のライトエッチングやアンモニア過水処
理を行った場合、平坦に部分に比較して、そのステップ
カバレージの悪い上記段差部30では、膜質が緻密でない
ためにエッチングレートが高くなり、余分に除去されて
しまうことになる。このため、第２配線層29と第１配線
層24の間の層間耐圧が劣化し、特に素子構造の微細化を
図った場合に顕著になる。
理を行った場合、平坦に部分に比較して、そのステップ
カバレージの悪い上記段差部30では、膜質が緻密でない
ためにエッチングレートが高くなり、余分に除去されて
しまうことになる。このため、第２配線層29と第１配線
層24の間の層間耐圧が劣化し、特に素子構造の微細化を
図った場合に顕著になる。
そこで、本発明は上述の問題点に鑑み、第１配線層と
第２配線層の間の層間耐圧の向上を実現するような半導
体装置の製造方法の提供を目的とする。
第２配線層の間の層間耐圧の向上を実現するような半導
体装置の製造方法の提供を目的とする。
本発明は、所定のパターンを有する第１配線層と、前
記第１配線層上に絶縁層を介して積層され、かつ該第１
の配線層に交差するパターンを有する第２配線層と、上
記第２配線層と上記絶縁層に共通パターンをもって形成
され、上記第１配線層の下層側の材料層に形成された被
接続領域の少なくとも一部を露出させる接続孔と、上記
接続孔の内部に延在されることにより上記被接続領域と
接続され、かつ上記接続孔の外部では上記第２配線層の
パターンの形成範囲内に全て含まれるパターンをもって
該第２配線層に積層される第３配線層とを備えた半導体
装置により、上述の問題点を解決する。
記第１配線層上に絶縁層を介して積層され、かつ該第１
の配線層に交差するパターンを有する第２配線層と、上
記第２配線層と上記絶縁層に共通パターンをもって形成
され、上記第１配線層の下層側の材料層に形成された被
接続領域の少なくとも一部を露出させる接続孔と、上記
接続孔の内部に延在されることにより上記被接続領域と
接続され、かつ上記接続孔の外部では上記第２配線層の
パターンの形成範囲内に全て含まれるパターンをもって
該第２配線層に積層される第３配線層とを備えた半導体
装置により、上述の問題点を解決する。
ここで上記第３配線層は、上記第２配線層と共通のパ
ターンをもって形成されていても、あるいは第２配線層
パターンの形成領域よりも狭い範囲内に形成されていて
も良い。後者の場合には、第２配線層と第３配線層とが
それぞれ別の被接続領域に接続されていても良い。
ターンをもって形成されていても、あるいは第２配線層
パターンの形成領域よりも狭い範囲内に形成されていて
も良い。後者の場合には、第２配線層と第３配線層とが
それぞれ別の被接続領域に接続されていても良い。
また本発明は、第１配線層上に絶縁層を介して他の配
線層が積層され、該他の配線層が該第１の配線層よりも
下層側の材料層に形成された被接続領域と接続される半
導体装置の製造方法において、上記下層側の材料層上に
形成した上記第１配線層を被覆する上記絶縁層を形成す
る工程と、上記絶縁層を被覆する第２配線層を形成する
工程と、上記第２配線層と上記絶縁層のを共通パターン
にてエッチングし、上記被接続領域の少なくとも一部を
露出させる開口部を形成する工程と、上記露出した被接
続領域と接続するように第３配線層を形成する工程と、
上記第３配線層と上記第２配線層とを順次パターニング
する工程とを経ることにより、上述の問題点を解決す
る。上記第３配線層のパターンが上記第２配線層のパタ
ーンと異なる場合には、これらのパターニングを別のマ
スクを用いて行えば良い。
線層が積層され、該他の配線層が該第１の配線層よりも
下層側の材料層に形成された被接続領域と接続される半
導体装置の製造方法において、上記下層側の材料層上に
形成した上記第１配線層を被覆する上記絶縁層を形成す
る工程と、上記絶縁層を被覆する第２配線層を形成する
工程と、上記第２配線層と上記絶縁層のを共通パターン
にてエッチングし、上記被接続領域の少なくとも一部を
露出させる開口部を形成する工程と、上記露出した被接
続領域と接続するように第３配線層を形成する工程と、
上記第３配線層と上記第２配線層とを順次パターニング
する工程とを経ることにより、上述の問題点を解決す
る。上記第３配線層のパターンが上記第２配線層のパタ
ーンと異なる場合には、これらのパターニングを別のマ
スクを用いて行えば良い。
被接続領域からの電極取り出しのための開口部を形成
する前に、第２配線層を絶縁層上に被覆しておくこと
で、ライトエッチングやアンモニア過水処理を行って
も、第２配線層と第１配線層の間の絶縁層はエッチング
されない。そして、開口部の形成後に、第３配線層を用
いて被接続領域から電極の取り出しを行い、且つ当該第
２配線層を第３配線層とを共に上層配線として用いるこ
とで、配線層の有効な接続も行われる。あるいは、当該
第２配線層と第３配線層を別々に用いることで、より複
雑な多層配線に対応することも可能となる。
する前に、第２配線層を絶縁層上に被覆しておくこと
で、ライトエッチングやアンモニア過水処理を行って
も、第２配線層と第１配線層の間の絶縁層はエッチング
されない。そして、開口部の形成後に、第３配線層を用
いて被接続領域から電極の取り出しを行い、且つ当該第
２配線層を第３配線層とを共に上層配線として用いるこ
とで、配線層の有効な接続も行われる。あるいは、当該
第２配線層と第３配線層を別々に用いることで、より複
雑な多層配線に対応することも可能となる。
本発明の好適な実施例を図面を参照しながら説明す
る。
る。
本実施例の半導体装置の製造方法は、第１配線層と絶
縁層を介して積層される他の配線層を第２配線層と第３
配線層からなる構成とし、第１配線層と他の配線層との
間の層間耐圧を向上させる例である。以下、本実施例を
その工程に従って説明する。
縁層を介して積層される他の配線層を第２配線層と第３
配線層からなる構成とし、第１配線層と他の配線層との
間の層間耐圧を向上させる例である。以下、本実施例を
その工程に従って説明する。
ａ まず、第１図ａに示すように、シリコン基板１上
に、選択酸化法を用いてフィールド酸化膜２を形成し、
続いてゲート酸化膜３を形成する。次に、ゲート酸化膜
３上に第１層目の多結晶シリコン層からなる第１配線層
４を形成し、この第１配線層４を所定の寸法にパターニ
ングする。このような第１配線層４の形成後、イオン注
入等により上記シリコン基板１の表面に不純物領域5,6
を形成する。
に、選択酸化法を用いてフィールド酸化膜２を形成し、
続いてゲート酸化膜３を形成する。次に、ゲート酸化膜
３上に第１層目の多結晶シリコン層からなる第１配線層
４を形成し、この第１配線層４を所定の寸法にパターニ
ングする。このような第１配線層４の形成後、イオン注
入等により上記シリコン基板１の表面に不純物領域5,6
を形成する。
次に、全面にSiO2層等の絶縁層７を形成し、上記第１
配線層４を被覆する。このとき第１配線層４の段差に応
じて絶縁層７にも段差部7a,7aが形成される。
配線層４を被覆する。このとき第１配線層４の段差に応
じて絶縁層７にも段差部7a,7aが形成される。
そして、このような絶縁層７の形成後、全面に第２層
目の多結晶シリコン層である第２配線層８を形成する。
ここで、第２配線層８の膜厚は、少なくともライトエッ
チングやアンモニア過水処理の際に、十分に上記段差部
7a,7aを被覆する膜厚とされる。一例として、従来の膜
厚の半分の半分とすることもできる。さらに第２配線層
８の材料は多結晶シリコン層に限定されず他の導電材料
を用いることもできる。
目の多結晶シリコン層である第２配線層８を形成する。
ここで、第２配線層８の膜厚は、少なくともライトエッ
チングやアンモニア過水処理の際に、十分に上記段差部
7a,7aを被覆する膜厚とされる。一例として、従来の膜
厚の半分の半分とすることもできる。さらに第２配線層
８の材料は多結晶シリコン層に限定されず他の導電材料
を用いることもできる。
ｂ 第２配線層８の形成後、被接続領域としての上記不
純物領域５を露出するための開口部９を形成する。これ
は、先ず、最も上部の第２配線層８に対してフォトリソ
グラフィー技術を用いて開口部を形成する。次に、この
開口部の形成された第２配線層８をマスクとして上記絶
縁層７をRIE（反応性イオンエッチング）法等によって
エッチングする。このとき第２配線層８に用いたレジス
ト層を残して該レジスト層をマスクの一部としながらエ
ッチングを行うようにしても良い。
純物領域５を露出するための開口部９を形成する。これ
は、先ず、最も上部の第２配線層８に対してフォトリソ
グラフィー技術を用いて開口部を形成する。次に、この
開口部の形成された第２配線層８をマスクとして上記絶
縁層７をRIE（反応性イオンエッチング）法等によって
エッチングする。このとき第２配線層８に用いたレジス
ト層を残して該レジスト層をマスクの一部としながらエ
ッチングを行うようにしても良い。
このようなエッチングにより、第１図ｂに示すような
開口部９を形成し、被接続領域である上記不純物領域５
の一部を露出させる。
開口部９を形成し、被接続領域である上記不純物領域５
の一部を露出させる。
そして、上記開口部９内の自然酸化膜等を除去するた
めに、HF（フッ酸）系のライトエッチングが行われる。
或いは開口部９の形成時における上記不純物領域５の表
面のダメージを除去するために、アンモニア過水処理が
行われる。従来では、このような処理によって絶縁層の
段差部がエッチングされてしまう問題が生じていた。し
かし、本実施例の半導体装置の製造方法では、上記絶縁
層７の段差部7a,7aがマスクとして用いられた上記第２
配線層８によって被覆されているため、絶縁層７の段差
部7a,7aが除去されるおそれはない。従って、第２配線
層８と第１配線層４の間の層間耐圧が向上する。
めに、HF（フッ酸）系のライトエッチングが行われる。
或いは開口部９の形成時における上記不純物領域５の表
面のダメージを除去するために、アンモニア過水処理が
行われる。従来では、このような処理によって絶縁層の
段差部がエッチングされてしまう問題が生じていた。し
かし、本実施例の半導体装置の製造方法では、上記絶縁
層７の段差部7a,7aがマスクとして用いられた上記第２
配線層８によって被覆されているため、絶縁層７の段差
部7a,7aが除去されるおそれはない。従って、第２配線
層８と第１配線層４の間の層間耐圧が向上する。
ｃ 上記ライトエッチングやアンモニア過水処理を行っ
た後、第１図ｃに示すように、例えば第３層目の多結晶
シリコン層を用いて第３配線層10を形成する。この第３
配線層10は、上記開口部９内で上記不純物領域５に接続
され、上記第２配線層８の上部では、該第２配線層８と
共に１つの配線層として機能する。
た後、第１図ｃに示すように、例えば第３層目の多結晶
シリコン層を用いて第３配線層10を形成する。この第３
配線層10は、上記開口部９内で上記不純物領域５に接続
され、上記第２配線層８の上部では、該第２配線層８と
共に１つの配線層として機能する。
そして、これら第２配線層８および第３配線層10を共
にパターニングし、所定の配線層ととする。
にパターニングし、所定の配線層ととする。
このような本実施例の半導体装置の製造方法によって
は、層間の絶縁層７の段差部7a,7aがエッチングにより
除去されることがなく、層間耐圧が向上する。
は、層間の絶縁層７の段差部7a,7aがエッチングにより
除去されることがなく、層間耐圧が向上する。
なお、本実施例では、第３配線層が接続する被接続領
域を不純物領域５として説明したが、被接続領域は多層
構造における半導体層や他の配線等であっても良い。ま
た、多層の多結晶シリコン層構造の半導体装置の第２層
目以上の多結晶シリコン層に適用することもできる。ま
た、配線層としては多結晶シリコン層に限定されず、シ
リサイドやポリサイド或いはその他の配線層等であって
も良い。
域を不純物領域５として説明したが、被接続領域は多層
構造における半導体層や他の配線等であっても良い。ま
た、多層の多結晶シリコン層構造の半導体装置の第２層
目以上の多結晶シリコン層に適用することもできる。ま
た、配線層としては多結晶シリコン層に限定されず、シ
リサイドやポリサイド或いはその他の配線層等であって
も良い。
さらに、開口部の外部における第３配線層と第２配線
層のパターンはすべて共通である必要はない。
層のパターンはすべて共通である必要はない。
本発明の半導体装置の製造方法は、上述のように第１
配線層上の配線層を第2,第３配線層で形成し、開口部の
形成時には、絶縁層が第２配線層で被覆されてなるため
に、段差部における絶縁層が除去されるような弊害が防
止される。従って、半導体装置の歩留り向上を図ること
ができ、半導体装置の信頼性向上に寄与することができ
る。また、この方法により製造される半導体装置は、上
層配線の確実な接続がなされた信頼性の高いものとな
り、かつ多層配線の設計の自由度を高めたものとなる。
配線層上の配線層を第2,第３配線層で形成し、開口部の
形成時には、絶縁層が第２配線層で被覆されてなるため
に、段差部における絶縁層が除去されるような弊害が防
止される。従って、半導体装置の歩留り向上を図ること
ができ、半導体装置の信頼性向上に寄与することができ
る。また、この方法により製造される半導体装置は、上
層配線の確実な接続がなされた信頼性の高いものとな
り、かつ多層配線の設計の自由度を高めたものとなる。
第１図ａ〜第１図ｃは本発明の半導体装置の製造方法の
一例をその工程に従って説明するためのそれぞれ工程断
面図、第２図ａおよび第２図ｂは従来の半導体装置の製
造方法の一例のそれぞれ工程断面図である。 １……シリコン基板 ４……第１配線層 ５……不純物領域 ７……絶縁層 ８……第２配線層 ９……開口部 10……第３配線層
一例をその工程に従って説明するためのそれぞれ工程断
面図、第２図ａおよび第２図ｂは従来の半導体装置の製
造方法の一例のそれぞれ工程断面図である。 １……シリコン基板 ４……第１配線層 ５……不純物領域 ７……絶縁層 ８……第２配線層 ９……開口部 10……第３配線層
Claims (2)
- 【請求項１】所定のパターンを有する第１配線層と、 前記第１配線層上に絶縁層を介して積層され、かつ該第
１の配線層に交差するパターンを有する第２配線層と、 上記第２配線層と上記絶縁層に共通パターンをもって形
成され、上記第１配線層の下層側の材料層に形成された
被接続領域の少なくとも一部を露出させる開口部と 上記開口部の内部に延在されることにより上記被接続領
域と接続され、かつ該開口部の外部では上記第２配線層
のパターンの形成範囲内に全て含まれるパターンをもっ
て該第２配線層に積層される第３配線層とを備えた半導
体装置。 - 【請求項２】第１配線層上に絶縁層を介して他の配線層
が積層され、該他の配線層が該第１の配線層よりも下層
側の材料層に形成された被接続領域と接続される半導体
装置の製造方法において、 上記下層側の材料層上に形成した上記第１配線層を被覆
する上記絶縁層を形成する工程と、 上記絶縁層を被覆する第２配線層を形成する工程と、 上記第２配線層の上記絶縁層とを共通パターンにてエッ
チングし、上記被接続領域の少なくとも一部を露出させ
る開口部を形成する工程と、 上記露出した被接続領域と接続するように第３配線層を
形成する工程と、 上記第３配線層と上記第２配線層とを順次パターニング
する工程とからなることを特徴とする半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62247096A JP2551030B2 (ja) | 1987-09-30 | 1987-09-30 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62247096A JP2551030B2 (ja) | 1987-09-30 | 1987-09-30 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6489539A JPS6489539A (en) | 1989-04-04 |
| JP2551030B2 true JP2551030B2 (ja) | 1996-11-06 |
Family
ID=17158369
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62247096A Expired - Fee Related JP2551030B2 (ja) | 1987-09-30 | 1987-09-30 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2551030B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5747694A (en) * | 1995-07-28 | 1998-05-05 | Nippondenso Co., Ltd. | Pressure sensor with barrier in a pressure chamber |
-
1987
- 1987-09-30 JP JP62247096A patent/JP2551030B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6489539A (en) | 1989-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2578577B2 (ja) | コンタクトホール形成方法 | |
| JP2568036B2 (ja) | 半導体装置のコンタクト形成方法 | |
| JPS63104371A (ja) | 半導体メモリの製造方法 | |
| JPH0799246A (ja) | 半導体装置のコンタクト及びその形成方法 | |
| JP2551030B2 (ja) | 半導体装置およびその製造方法 | |
| JP2616706B2 (ja) | 半導体装置およびその製造方法 | |
| EP0211888A4 (en) | METHOD FOR PRODUCING AN INTEGRATED FERROELECTRIC DEVICE, AND DEVICE THUS PRODUCED. | |
| JPH0426162A (ja) | 浮遊ゲート型半導体記憶装置およびその製造方法 | |
| JP2555755B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0551182B2 (ja) | ||
| JP2699454B2 (ja) | メモリ装置の製造方法 | |
| JPH0582518A (ja) | コンタクト形成方法 | |
| JP2618479B2 (ja) | 半導体素子の製造方法 | |
| JPS6347952A (ja) | 半導体装置 | |
| JPH0936222A (ja) | 半導体装置及びその製造方法 | |
| JP2900477B2 (ja) | 半導体装置の製造方法 | |
| JP2002134544A (ja) | 半導体装置の製造方法、および半導体装置 | |
| JPS63107141A (ja) | 半導体装置の製造方法 | |
| JP3028539B2 (ja) | 半導体装置の製造方法 | |
| JPS63284861A (ja) | 半導体装置の製造方法 | |
| JPH11354787A (ja) | 半導体装置の製造方法 | |
| JP2001044282A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| JPH06326050A (ja) | 半導体装置及びその製造方法 | |
| JPH11135629A (ja) | 半導体デバイスの配線構造並びにその形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |