JP2002134544A - 半導体装置の製造方法、および半導体装置 - Google Patents

半導体装置の製造方法、および半導体装置

Info

Publication number
JP2002134544A
JP2002134544A JP2000323640A JP2000323640A JP2002134544A JP 2002134544 A JP2002134544 A JP 2002134544A JP 2000323640 A JP2000323640 A JP 2000323640A JP 2000323640 A JP2000323640 A JP 2000323640A JP 2002134544 A JP2002134544 A JP 2002134544A
Authority
JP
Japan
Prior art keywords
film
metal
mask
semiconductor device
metal electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000323640A
Other languages
English (en)
Inventor
Yoshimichi Kobori
悦理 小堀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2000323640A priority Critical patent/JP2002134544A/ja
Publication of JP2002134544A publication Critical patent/JP2002134544A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】金属電極部を効率的に形成できる半導体装置の
製造方法を提供する。 【解決手段】半導体基板1上に金属膜9が形成され、こ
の金属膜9上の所定領域を選択的に覆うマスク膜として
のレジスト膜8が形成される。このレジスト膜8をマス
クとして、酸素イオンのインプランテーションを行う
と、レジスト膜8で覆われていない領域では、金属膜9
が絶縁性酸化物に変化する。こうして、酸化物層9Bに
より囲まれた金属電極部9Aが形成される。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、金属電極部を表
面に有する半導体装置の製造方法、およびそのような半
導体装置に関する。
【0002】
【従来の技術】半導体チップ同士を重ね合わせて接合し
たり、半導体チップを基板上にフリップチップボンディ
ングする場合などには、表面に金属電極部としてのバン
プを有する半導体チップが用いられる。半導体チップの
基となる半導体基板上にバンプを形成する工程では、図
3に示すように、半導体基板50上に窒化シリコン膜5
1が形成され、内部回路に接続された内部配線のパッド
部52に対応する位置において窒化シリコン膜51に開
口53が形成される(図3(a))。そして、この状態の
半導体基板50の表面にバリアメタル膜54およびシー
ド膜55が順に積層される(図3(b))。さらに、フォ
トリソグラフィによりレジスト膜56がパターン形成さ
れ、この状態で金またと銅めっきが行われる(図3
(c))。レジスト膜56には、開口53に整合する開口
57が形成されていて、めっき工程では、パッド部52
上にバンプ58が形成されることになる。その後、レジ
スト膜56を剥離し、バリアメタル膜54およびシード
膜55の不要部分をエッチングで除去することにより、
表面から隆起したバンプ58を有する半導体装置が得ら
れる(図3(d))。
【0003】
【発明が解決しようとする課題】バンプ58は、パッド
部52を保護しつつ、他の半導体チップ等との接続を良
好に行う機能を担っており、このような機能の実現のた
めには、窒化シリコン膜51の表面から少なくとも10
〜15μm程度の厚みが必要とされる。そのため、上述
のようなバンプの形成工程では、レジスト膜56を、た
とえば20μm程度の膜厚に厚く形成するようにしてい
る。
【0004】しかし、このような厚いレジスト膜56の
パターニングには、フォトレジスト工程における露光処
理に長時間を要し、そのために生産効率が阻害されると
いう問題がある。すなわち、半導体装置の内部構造を形
成するための薄膜のパターニングに用いられる通常のレ
ジスト膜の膜厚は1〜2μmであるので、このような場
合に比較すると、約10倍の露光時間が必要とされる。
また、上述の従来技術では、レジスト膜56の剥離後
に、シード膜55およびバリアメタル膜54の不要部分
のエッチング除去工程が必要であり、工程数が多く、し
たがって生産効率の向上が阻害されていた。
【0005】そこで、この発明の目的は、上述の技術的
課題を解決し、金属電極部を効率的に形成することがで
き、これにより生産効率の向上に資することができる半
導体装置の製造方法を提供することである。また、この
発明の他の目的は、金属電極部を効率的に形成すること
が可能な半導体装置を提供することである。
【0006】
【課題を解決するための手段および発明の効果】上記の
目的を達成するための請求項1記載の発明は、半導体基
板上に金属膜を形成する工程と、この金属膜上の所定領
域を選択的に覆うマスク膜を形成する工程と、上記マス
ク膜が形成された半導体基板の露出表面に酸化処理を施
すことによって、上記金属膜の上記マスク膜から露出し
ている部分を絶縁性酸化物に変化させる酸化工程とを含
むことを特徴とする半導体装置の製造方法である。
【0007】この発明によれば、金属膜上に形成された
マスク膜をマスクとした酸化処理によって、マスク膜か
ら露出している領域の金属膜が選択的に酸化される。こ
れにより、マスク膜下には金属膜が残り、その周囲に密
接して絶縁性の酸化物層が形成されることになる。よっ
て、マスク膜下の金属膜を金属電極として使用すること
ができる。マスク膜は、請求項2に記載したように、レ
ジスト膜であってもよい。レジスト膜が単独で用いられ
る場合には、このレジスト膜の厚さは、金属膜の表面か
ら当該金属膜の深さまでの酸化処理に耐えることができ
るように選択されればよい。具体的には、たとえば、金
属膜の膜厚が10〜15μmであれば、レジスト膜の膜
厚は、5μm程度であればよい。
【0008】また、マスク膜は、請求項3に記載したよ
うに、酸化物または窒化物からなる絶縁膜を含むもので
あってもよい。すなわち、たとえば、金属膜上に絶縁膜
を形成し、その上にレジスト膜を積層するようにしても
よい。これにより、酸化工程におけるマスク膜の直下の
金属膜の酸化を確実に防止できる。また、レジスト膜の
膜厚をさらに薄くできるという利点もある。すなわち、
レジスト膜の厚さは、たとえば、5000Å〜1μm程
度とすることができる。このレジスト膜は、絶縁膜をマ
スクパターンにパターニングする際のマスクとして兼用
できる。
【0009】このように、この発明によれば、薄いレジ
スト膜などからなるマスク膜を用いて半導体基板上に金
属膜を局所的に形成することが可能となり、この局所的
に形成された金属膜を金属電極として用いることができ
る。これにより、レジスト膜の露光処理に長時間を要す
ることがなくなるから、金属電極の形成工程の所要時間
を短縮でき、半導体装置の生産効率の向上に寄与するこ
とができる。金属膜には、たとえば、金または銅をその
材料として用いることができ、その形成には、めっき法
(電解めっきまたは無電解めっき)を適用できる。金属
膜をめっき処理によって形成する場合には、金属膜の形
成前にシード膜の形成が必要になるが、酸化工程におい
てシード膜も併せて酸化するようにすれば、シード膜の
エッチング除去工程を排除できる。これにより、金属電
極の形成工程の工程数を削減できるから、生産効率の向
上にさらに有利となる。
【0010】上記半導体装置の製造方法は、半導体基板
上に窒化膜などの絶縁膜(パッシベーション膜)を形成
する工程と、この絶縁膜に内部配線のパッド部を露出さ
せる開口を形成する工程とをさらに含んでいてもよく、
この後に、上記金属膜の形成以後の工程を行うようにし
てもよい。この場合に、上記パッド部の直上の位置を局
所的にマスク膜で覆うことにより、パッド部に接続され
た金属電極を形成することができる。
【0011】なお、上記酸化工程は、酸素イオンのイン
プランテーションによって行えるほか、半導体基板側を
陽極とした陽極酸化法によって半導体基板の表面(マス
ク膜から露出した金属膜の表面)を酸化させることによ
っても行える。また、金属電極部を周囲よりも突出させ
たい場合には、酸化工程後の半導体基板の表面の金属酸
化物の表層部をエッチングすればよい。このエッチング
には、たとえばふっ酸などのエッチング液を用いること
ができる。
【0012】請求項4記載の発明は、半導体基板上に形
成された金属電極部と、この金属電極部の周囲に密接し
て形成され、当該金属電極部の材料となる金属の酸化物
からなる絶縁性酸化物層とを含むことを特徴とする半導
体装置である。この構造の半導体装置は、請求項1ない
し3の発明の方法により作製することができ、したがっ
て、金属電極部の形成を効率的に行えるから、良好な生
産効率を実現できる。
【0013】
【発明の実施の形態】以下では、この発明の実施の形態
を、添付図面を参照して詳細に説明する。図1は、この
発明の一実施形態に係る半導体装置の製造方法を工程順
に示す断面図である。図1(a)に示すように、半導体基
板1上に形成された層間絶縁膜2上には、内部配線が形
成されていて、そのパッド部3が所定位置に設けられて
いる。層間絶縁膜2上には、たとえば、窒化シリコン膜
からなるパッシベーション膜4が形成される。このパッ
シベーション膜4には、パッド部3に対応する位置に、
開口5が形成される。
【0014】この状態から、半導体基板1上には、たと
えばTiWからなるバリアメタル膜6と、めっきのシー
ド膜7とが、たとえばスパッタ法によって、順に堆積さ
れる(図1(b))。そして、電解めっきまたは無電解め
っきによって、全面に金属膜9が堆積させられる(図1
(c))。金属膜9の膜厚(パッシベーション膜4の表面
からの膜厚)は、たとえば、10〜15μmとされる。
金属膜9とシード膜7とは同一金属材料からなり、一般
的には、金属または銅が適用される。
【0015】この状態から、パッド部3の直上、すなわ
ち開口5の直上の領域を局所的に覆うレジスト膜8が形
成される(図1(d))。このレジスト膜8の膜厚は、た
とえば、5μm程度とされる。この程度の薄いレジスト
膜8は、短時間の露光処理により形成することができ
る。ついで、レジスト膜8をマスクとして、酸素イオン
のインプランテーション(たとえば、加速電圧は1〜2
MeVとする。)が行われる(図1(d))。これによ
り、金属膜9において、レジスト膜8から露出している
領域が酸化されて、当該金属の絶縁性酸化物(たとえ
ば、酸化金または酸化銅)となって、酸化物層9Bを形
成する(図1(e))。このとき、バリアメタル膜6およ
びシード膜7も同時に酸化される。これにより、レジス
ト膜8の直下の金属膜9は、パッシベーション膜4上に
おいて孤立した金属電極部9A(バンプ)を構成するこ
とになる。酸化物層9Bは、金属電極部9Aの周囲に密
接されることになり、酸化物層9Bと金属電極部9Aと
は面一の状態となる。
【0016】この後、レジスト膜8が剥離されて半導体
装置が完成する(図1(e))。もしも、金属電極部9A
を周辺の表面よりも隆起させる必要があれば、たとえ
ば、ふっ酸を用いたエッチングにより、二点鎖線で示す
ように、金属電極部9Aに密接している酸化物層9Bの
表層部10を除去すればよい。このようにこの実施形態
によれば、金属電極部9Aの材料からなる金属膜9を半
導体基板1上に堆積し、この金属膜9上にレジスト膜8
をパターン形成して、これをマスクとした酸化処理(酸
素イオンのインプランテーション)によって、パッシベ
ーション膜4上において電気的に孤立した金属電極部9
Aを形成することができる。この際に用いられるレジス
ト膜8は薄膜のものでよく、また、酸化処理時にバリア
メタル膜6およびシード膜7も同時に酸化されるので、
これらのエッチング除去の必要もない。したがって、半
導体基板1の表面の金属電極部9Aの形成は、従来に比
較して短時間で、かつ工程数の少ない処理により実現で
きる。これにより、半導体装置の生産効率を格段に向上
することができる。
【0017】図2は、この発明の第2の実施形態に係る
半導体装置の製造方法を工程順に示す断面図である。こ
の図2において上述の図1に示された各部に対応する部
分には、図1の場合と同一の参照符号を付して示す。こ
の実施形態では、図1(a)〜(c)と同様の工程を経て金属
膜9が形成された図2(a)の状態から、金属膜9上に酸
化シリコンまたは窒化シリコンからなる絶縁膜15が形
成され、さらにこの絶縁膜15上には、パッド部3の直
上(すなわち、開口5の直上)の領域を局所的に覆う薄
いレジスト膜16(たとえば、5000Å〜1μmの膜
厚)が形成される(図2(b))。
【0018】この状態から、レジスト膜16をマスクと
したエッチングにより、絶縁膜15が選択的に除去さ
れ、パッド部3の直上の領域以外の領域において金属膜
9が露出させられる(図2(c)。この状態では、レジス
ト膜16および絶縁膜15の残留部分は、パッド部3の
直上の領域を局所的に覆うマスク膜20となる。次い
で、このマスク膜20をマスクとして、酸素イオンのイ
ンプランテーションが行われる(図2(d))。これによ
り、マスク膜20で覆われていない領域では、金属膜9
が酸化されて絶縁性金属酸化物層9Bが形成され、マス
ク膜20の直下の領域に残された金属膜9は金属電極部
9Aとなる(図1(e)参照)。
【0019】この後は、レジスト膜16および絶縁膜1
5を除去して金属電極部9Aを露出させれば、図1(e)
に示す構造の半導体装置が得られる。酸化物層9Bの表
層部10を必要に応じてエッチング除去してもよい点
は、上述の実施形態の場合と同様である。このように、
この実施形態では、マスク膜20を絶縁膜15とレジス
ト膜16との2層で構成しており、これにより、酸化工
程(図2(d))において、マスク膜20の直下の領域へ
の酸素イオンの侵入を効果的に防止できる。そのため、
レジスト膜16は、図1を用いて説明した第1の実施形
態よりもさらに薄くすることができ、そのパターニング
のための露光処理時間をさらに短縮できる。
【0020】以上、この発明の2つの実施形態について
説明したが、この発明は、他の形態でも実施することが
可能である。たとえば、上述の実施形態では、金属膜9
の形成をめっき法によって行うこととしたが、スパッタ
法などの他の方法によって金属膜9の堆積を行ってもよ
い。スパッタ法による場合には、シード膜7の形成は不
要である。また、上述の実施形態では、金属膜9の酸化
を酸素イオンのインプランテーションによって行うこと
としたが、金属膜9の酸化処理には、陽極酸化法などの
他の処理を用いることができる。陽極酸化法を用いる場
合には、半導体基板1を電池の陽極として電流を流すこ
とによって、金属膜9においてマスク膜から露出してい
る部位を表面から酸化することができる。
【0021】また、上述の第2の実施形態における酸化
工程(図2(d))は、レジスト膜16を残した状態で行
っているが、このレジスト膜16を除去した後に酸化工
程を行ってもよい。この場合は、マスク膜は絶縁膜15
だけで構成されることになる。その他、特許請求の範囲
に記載された事項の範囲で種々の設計変更を施すことが
可能である。
【図面の簡単な説明】
【図1】この発明の第1の実施形態に係る半導体装置の
製造方法を工程順に示す断面図である。
【図2】この発明の第2の実施形態に係る半導体装置の
製造方法を工程順に示す断面図てある。
【図3】従来のバンプ形成方法を工程順に示す断面図で
ある。
【符号の説明】
1 半導体基板 3 パッド部 4 パッシベーション膜 5 開口 6 バリアメタル膜 7 シード膜 8 レジスト膜 9 金属膜 9A 金属電極部 9B 酸化物層 15 絶縁膜 16 レジスト膜 20 マスク膜

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】半導体基板上に金属膜を形成する工程と、 この金属膜上の所定領域を選択的に覆うマスク膜を形成
    する工程と、 上記マスク膜が形成された半導体基板の露出表面に酸化
    処理を施すことによって、上記金属膜の上記マスク膜か
    ら露出している部分を絶縁性酸化物に変化させる酸化工
    程とを含むことを特徴とする半導体装置の製造方法。
  2. 【請求項2】上記マスク膜がレジスト膜を含むことを特
    徴とする請求項1記載の半導体装置の製造方法。
  3. 【請求項3】上記マスク膜が酸化物または窒化物からな
    る絶縁膜を含むことを特徴とする請求項1または2記載
    の半導体装置の製造方法。
  4. 【請求項4】半導体基板上に形成された金属電極部と、
    この金属電極部の周囲に密接して形成され、当該金属電
    極部の材料となる金属の酸化物からなる絶縁性酸化物層
    とを含むことを特徴とする半導体装置。
JP2000323640A 2000-10-24 2000-10-24 半導体装置の製造方法、および半導体装置 Pending JP2002134544A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000323640A JP2002134544A (ja) 2000-10-24 2000-10-24 半導体装置の製造方法、および半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000323640A JP2002134544A (ja) 2000-10-24 2000-10-24 半導体装置の製造方法、および半導体装置

Publications (1)

Publication Number Publication Date
JP2002134544A true JP2002134544A (ja) 2002-05-10

Family

ID=18801283

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000323640A Pending JP2002134544A (ja) 2000-10-24 2000-10-24 半導体装置の製造方法、および半導体装置

Country Status (1)

Country Link
JP (1) JP2002134544A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2852144A1 (fr) * 2003-03-05 2004-09-10 Commissariat Energie Atomique Procede de delimitation d'un element conducteur dispose sur une couche isolante, dispositif et transistor obtenus par ce procede
JP2007103859A (ja) * 2005-10-07 2007-04-19 Nec Electronics Corp 電子回路チップ、ならびに電子回路装置およびその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2852144A1 (fr) * 2003-03-05 2004-09-10 Commissariat Energie Atomique Procede de delimitation d'un element conducteur dispose sur une couche isolante, dispositif et transistor obtenus par ce procede
WO2004082004A1 (fr) * 2003-03-05 2004-09-23 Commissariat A L'energie Atomique PROCEDE DE LIMITATION D’UN ELEMENT CONDUCTEUR DISPOSE SUR UNE COUCHE ISOLANTE, DISPOSITIF ET TRANSIsTOR OBTENUS PAR CE PROCEDE
US7425496B2 (en) 2003-03-05 2008-09-16 Commissariat A L'energie Atomique Method for delineating a conducting element disposed on an insulating layer, device and transistor thus obtained
JP2007103859A (ja) * 2005-10-07 2007-04-19 Nec Electronics Corp 電子回路チップ、ならびに電子回路装置およびその製造方法

Similar Documents

Publication Publication Date Title
KR100679573B1 (ko) 반도체 장치의 제조 방법
KR100575591B1 (ko) 웨이퍼 레벨 적층 패키지용 칩 스케일 패키지 및 그 제조 방법
US6518092B2 (en) Semiconductor device and method for manufacturing
US6579757B2 (en) Method for fabricating semiconductor device which prevents gates of a peripheral region from being oxidized
US10784163B2 (en) Multi-wafer stacking structure and fabrication method thereof
EP0652590A1 (en) Method of fabricating a semiconductor device with a bump electrode
KR100691051B1 (ko) 반도체 디바이스 및 본드 패드 형성 프로세스
JP2019083250A (ja) 半導体装置及び半導体装置の製造方法
EP1003209A1 (en) Process for manufacturing semiconductor device
JP2000286283A (ja) 半導体装置の製造方法
JP3623209B2 (ja) 半導体装置及びその製造方法
JP2004140115A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2002134544A (ja) 半導体装置の製造方法、および半導体装置
KR19980020482A (ko) 반도체 장치의 배선구조 및 방법
KR100763760B1 (ko) 반도체 소자 제조 방법
JP2551030B2 (ja) 半導体装置およびその製造方法
JPH10326896A (ja) 半導体装置及びその製造方法
JPH0551182B2 (ja)
KR100475135B1 (ko) 반도체 소자의 콘택 형성방법
JPH0287526A (ja) 半導体装置の製造方法
KR20060006597A (ko) 반도체 소자의 금속 콘택 형성방법
KR100356788B1 (ko) 반도체 소자의 다층 금속배선 형성방법
JPH0936222A (ja) 半導体装置及びその製造方法
KR100252883B1 (ko) 반도체소자의 콘택홀 매립방법
JPH11135629A (ja) 半導体デバイスの配線構造並びにその形成方法