FR2852144A1 - Procede de delimitation d'un element conducteur dispose sur une couche isolante, dispositif et transistor obtenus par ce procede - Google Patents

Procede de delimitation d'un element conducteur dispose sur une couche isolante, dispositif et transistor obtenus par ce procede Download PDF

Info

Publication number
FR2852144A1
FR2852144A1 FR0302721A FR0302721A FR2852144A1 FR 2852144 A1 FR2852144 A1 FR 2852144A1 FR 0302721 A FR0302721 A FR 0302721A FR 0302721 A FR0302721 A FR 0302721A FR 2852144 A1 FR2852144 A1 FR 2852144A1
Authority
FR
France
Prior art keywords
conductive layer
mask
layer
insulating
oxidation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0302721A
Other languages
English (en)
Other versions
FR2852144B1 (fr
Inventor
Simon Deleonibus
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA filed Critical Commissariat a lEnergie Atomique CEA
Priority to FR0302721A priority Critical patent/FR2852144B1/fr
Priority to US10/546,009 priority patent/US7425496B2/en
Priority to PCT/FR2004/000467 priority patent/WO2004082004A1/fr
Priority to EP04715928A priority patent/EP1627422B1/fr
Publication of FR2852144A1 publication Critical patent/FR2852144A1/fr
Application granted granted Critical
Publication of FR2852144B1 publication Critical patent/FR2852144B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28079—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a single metal, e.g. Ta, W, Mo, Al
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31683—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of metallic layers, e.g. Al deposited on the body, e.g. formation of multi-layer insulating structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Une couche conductrice est déposée sur une couche isolante (2) disposée sur un substrat (4). Un masque (5) est formé sur au moins une zone (6) de la couche conductrice, destinée à former l'élément conducteur, délimitant ainsi dans la couche conductrice au moins une zone complémentaire (7) non-recouverte par le masque (5). Après formation du masque (5), les zones complémentaires (7) de la couche conductrice sont oxydées, de manière à être rendues isolantes. L'oxydation peut comporter une implantation d'oxygène et/ou une oxydation thermique. Le matériau de la couche conductrice et l'oxygène peuvent former un oxyde volatil s'évaporant en partie ou en totalité.

Description

i
Procédé de délimitation d'un élément conducteur disposé sur une couche isolante, dispositif et transistor obtenus par ce procédé Domaine technique de l'invention L'invention concerne un procédé de délimitation d'un élément conducteur disposé sur une couche isolante, comportant le dépôt d'une couche conductrice sur la face avant de la couche isolante disposée sur un substrat, la formation 10 d'un masque sur au moins une zone de la couche conductrice destinée à former l'élément conducteur, de manière à délimiter dans la couche conductrice au moins une zone complémentaire non-recouverte par le masque, et l'enlèvement du masque.
État de la technique Les dispositifs micro-électroniques comportent souvent des éléments conducteurs 1 (figure 3) séparés d'un substrat 4 par une couche isolante 2 très 20 fine. Par exemple, la grille des transistors de type MOS (" metal oxide semiconductor: MOS ") de différentes natures, en particulier métallique, est séparée du substrat semiconducteur par une couche isolante dont l'épaisseur peut être de l'ordre de quelques nanomètres. Un procédé typique de réalisation d'un tel élément conducteur est illustré aux figures 1 à 3. La formation de 25 l'élément conducteur 1 est effectuée par dépôt d'une couche en matériau conducteur 3 sur une couche isolante 2, disposée sur un substrat 4, et délimitation par gravure de la couche en matériau conducteur 3 à travers un masque 5 en résine qui est ensuite enlevé. Le masque est formé sur une zone 6 de la couche conductrice 3 destinée à former l'élément conducteur 1, délimitant ainsi, dans la couche conductrice et la couche isolante, des zones complémentaires 7 non-recouvertes par le masque 5. Or, la gravure peut dégrader (par exemple déformer ou oxyder) les zones complémentaires 7 de la couche isolante 2 et le substrat 4, ce qui est d'autant plus difficile à éviter que 5 l'épaisseur de la couche isolante 2 est faible. Certes, une gravure du matériau conducteur 3 sélective par rapport au matériau de la couche isolante 2 permet d'arrêter la gravure avant d'atteindre le substrat 4. Cependant une gravure sélective est difficile à obtenir. Par exemple, la gravure du nitrure de titane (TiN) est typiquement effectuée par des procédés à base d'hydrofluorocarbures 10 (CHXFy). Les mêmes procédés sont utilisés pour la gravure d'oxydes, en particulier de la silice (SiO2). La sélectivité de la gravure d'une couche isolante par rapport au TiN est donc très faible et la dégradation de l'oxyde, voire un percement de la couche isolante et la dégradation du substrat sous-jacent,
inévitable.
Dans certains procédés connus, le substrat 4 peut être oxydé ou déformé en fin de gravure à travers la couche isolante 2. Cette oxydation peut être désavantageuse, notamment dans le cas d'un substrat de type SOI (" silicon on insulator: SOI ") comportant une couche active très fine, dont la résistance est 20 ainsi fortement augmentée.
Objet de l'invention L'invention a pour but de remédier à ces inconvénients et, en particulier, de délimiter un élément conducteur disposé sur une couche isolante sans dégradation de la couche isolante et du substrat, afin de préserver les caractéristiques de résistance du dispositif.
Selon l'invention, ce but est atteint par le fait que, après formation du masque, les zones complémentaires de la couche conductrice sont rendues isolantes.
Selon un développement de l'invention, les zones complémentaires de la couche conductrice sont rendues isolantes par oxydation.
Selon un mode de réalisation préférentiel, l'oxydation des zones complémentaires de la couche conductrice comporte, avant l'enlèvement du masque, une implantation d'oxygène.
Selon une autre caractéristique de l'invention, le procédé comporte un recuit de stabilisation et d'évaporation de manière à ce que le matériau de la couche conductrice et l'oxygène implanté forment un oxyde volatil, la couche conductrice s'évaporant au moins en partie. li5 Selon un développement de l'invention, le dépôt de la couche conductrice comporte une première étape, de dépôt d'une première couche conductrice, et une seconde étape, de dépôt d'une seconde couche conductrice sur la face avant de la première couche conductrice. 20 Selon un développement de l'invention, l'oxydation des zones complémentaires de la couche conductrice comporte une oxydation thermique après enlèvement du masque, de manière à ce que la surface de la seconde couche conductrice soit oxydée sur les parois latérales et sur la face avant et que les zones 25 complémentaires de la première couche conductrice soient oxydées sur toute l'épaisseur de la première couche conductrice.
L'invention a également pour objet un dispositif obtenu par le procédé cidessus, la zone de la seconde couche conductrice faisant saillie à la périphérie de la zone de la première couche conductrice, et un transistor comportant une électrode de grille réalisée par le procédé ci-dessus.
Description sommaire des dessins
D'autres avantages et caractéristiques ressortiront plus clairement de la description qui va suivre de modes particuliers de réalisation de l'invention donnés à titre d'exemples non limitatifs et représentés aux dessins annexés, 10 dans lesquels: Les figures 1 à 3 représentent un procédé selon l'art antérieur.
Les figures 4 à 6 représentent un mode de réalisation particulier d'un procédé selon l'invention.
Les figures 7 à 10 représentent un autre mode de réalisation particulier d'un procédé selon l'invention, comportant le dépôt de deux couches conductrices superposées et une gravure.
Les figures 11 et 12 représentent des étapes d'un mode de réalisation particulier d'un procédé selon l'invention, comportant une oxydation thermique.
Les figures 13 et 14 représentent des étapes d'un mode de réalisation particulier d'un procédé selon l'invention, comportant un recuit de stabilisation et d'évaporation.
Les figures 15 et 16 représentent des étapes d'un mode de réalisation particulier d'un procédé selon l'invention, comportant une oxydation thermique et une 25 évaporation.
Description de modes particuliers de réalisation.
La figure 4 montre l'empilement d'un substrat 4 semiconducteur (par exemple Si, Ge, SiGe), d'une couche isolante 2 et d'une couche conductrice 3. Un masque 5 est disposé en face avant, sur la zone 6 de la couche conductrice 3, destinée à former l'élément conducteur, délimitant ainsi, dans la couche 5 conductrice, les zones complémentaires 7, nonrecouvertes par le masque 5. Le masque 5 peut être en résine ou constitué d'une bicouche (une couche de résine organique et une couche sacrificielle minérale, appelée " masque dur ").
Afin de délimiter un élément conducteur, les zones complémentaires 7 de la couche conductrice 3 sont rendues isolantes lors du procédé selon l'invention. 10 Comme représenté à la figure 5, les zones complémentaires 7 de la couche conductrice sont oxydées sur toute l'épaisseur de la couche conductrice, tandis que la zone 6 de la couche conductrice est protégée par le masque 5. Le matériau de la couche conductrice est choisi parmi les matériaux dont l'oxyde est isolant de sorte que les zones complémentaires 7 ne soient plus 15 conductrices après oxydation. Par exemple, les zones complémentaires 7 de la couche conductrice 3 peuvent former, après oxydation, un oxyde solide dans lequel les atomes d'oxygène et les atomes du matériau conducteur sont intégrés dans un seul réseau cristallin, les atomes d'oxygène se substituant, par exemple, aux atomes du matériau conducteur. Ainsi, l'élément conducteur 1 est 20 formé par les parties non-isolantes, notamment non-oxydées, de la couche conductrice, tandis que les zones rendues isolantes forment une barrière latérale de l'élément conducteur. Ensuite, le masque 5 est enlevé (figure 6).
Dans un mode de réalisation particulier, représenté à la figure 7, la couche 25 conductrice 3 est constitué par des première et seconde couches conductrices 3a et 3b superposées. Le masque 5 est formé au-dessus des couches 3a et 3b.
La seconde couche conductrice 3b peut être gravée avant oxydation de la couche 3a. Comme représenté à la figure 8, lorsque les zones complémentaires 7 de la seconde couche conductrice 3b sont enlevées par la gravure, seule la zone 6b de la seconde couche conductrice 3b est conservée.
Les zones complémentaires 7 de la première couche conductrice 3a peuvent 5 ensuite être oxydées par une implantation d'oxygène, la zone 6a de la première couche conductrice 3a étant protégée par le masque 5 (figure 9). L'implantation est, par exemple, effectuée par accélération d'ions oxygène ou par un procédé de gravure ionique réactive (" réactive ion etching: RIE "). Puis, le masque 5 est enlevé (figure 10). On peut ensuite procéder à une stabilisation thermique de 10 l'état métastable de la couche comportant l'oxygène implanté par un recuit sous atmosphère inerte, par exemple une atmosphère d'argon. L'élément conducteur 1 est alors formé par la superposition de la partie résiduelle (zone 6b) de la couche 3b et par la partie non-oxydée (zone 6a) de la couche 3a.
Dans une variante de réalisation, le masque 5 est enlevé (figure 11) après gravure de la seconde couche conductrice 3b (figure 8). Les zones complémentaires 7 de la première couche conductrice 3a sont ensuite oxydées par oxydation thermique. Dans ce cas, représenté à la figure 12, le matériau de la seconde couche conductrice 3b est oxydé en surface à la fois sur ses parois 20 latérales et sur sa face avant, tandis que les zones complémentaires 7 de la première couche conductrice 3a sont oxydées sur toute l'épaisseur de la première couche conductrice 3a. La diffusion des atomes à haute température dans les matériaux peut également conduire à une oxydation périphérique de la zone 6a de la première couche conductrice 3a sous la seconde couche 25 conductrice 3b, comme représenté à la figure 12.
La première couche conductrice 3a est, de préférence, en TiN et la seconde couche conductrice 3b en silicium polycristallin. Ainsi, un oxynitrure TiOXNY se forme lors de l'oxydation.
Dans une autre variante de réalisation, le procédé comporte un recuit de stabilisation et d'évaporation après une implantation d'oxygène utilisant des techniques du type implantation ionique ou plasma. La figure 13 illustre 5 l'évaporation des zones complémentaires 7 oxydées de la première couche conductrice. En effet, pendant le recuit, le matériau de la première couche conductrice 3a et l'oxygène implanté forment un oxyde volatil et les zones complémentaires 7 oxydées de la couche conductrice 3a s'évaporent. Selon la durée du recuit ou la dose d'oxygène implanté, les zones complémentaires 10 s'évaporent en partie (figure 13) ou en totalité (figure 14). L'enlèvement du masque 5 peut être effectué après le recuit si le masque est minéral. Dans le cas d'un masque en résine, il s'enlève avant.
Pour l'application du procédé avec évaporation, le matériau de la première 15 couche conductrice 3a est, de préférence, pris dans le groupe comprenant le tungstène, le molybdène, le nickel et le cobalt, et le matériau de la seconde couche conductrice 3b est du silicium polycristallin, un nitrure métallique ou un siliciure métallique comportant, par exemple, du tungstène, du tantale ou du molybdène (WSix, MoSix, TaSi).
Par exemple, en utilisant une première couche conductrice 3a en tungstène, les atomes d'oxygène sont implantés dans le cristal de tungstène dans un état métastable, par exemple sur des sites interstitiels. Un oxyde de tungstène se forme ensuite pendant le recuit de stabilisation. L'oxyde de type WOx (x étant 25 compris entre 1 et 3) est volatil et s'évapore. Typiquement ce phénomène peut être obtenu au-dessus de 2000C. Dans le cas de cette technique, la diffusion latérale d'oxygène est quasiment supprimée et l'oxydation périphérique de la zone 6a de la première couche conductrice 3a sous la zone 6b de la seconde couche conductrice 3b, représentée à la figure 12, est très faible.
Dans un autre développement du procédé avec évaporation, représenté aux figures 15 et 16, un oxyde volatil est formé par oxydation thermique à partir du matériau de la couche conductrice 3 et de l'oxygène. Sur la figure 15, la couche 5 conductrice 3 est constituée par une première couche conductrice 3a et une seconde couche conductrice 3b gravée. Après enlèvement du masque 5 en résine, l'oxydation thermique peut être effectuée dans un four, par exemple à une température supérieure à 2000C pour le tungstène. Dans ce cas, un oxyde volatil du tungstène W03 se forme et s'évapore. Les figures 15 et 16 illustrent ce 10 processus respectivement en cours d'évaporation et après évaporation complète. Ce processus favorise la diffusion des atomes d'oxygène dans le matériau conducteur et la périphérie de la zone 6a de la première couche conductrice 3a est oxydée sous la zone 6b de la seconde couche conductrice 3b. Ainsi, cette zone périphérique s'évapore également et on obtient un 15 dispositif dont la zone 6b de la seconde couche conductrice 3b fait saillie à la périphérie de la zone 6a de la première couche conductrice 3a. La zone 6a de la première couche conductrice 3a est alors réduite. Afin de limiter la réduction de la zone 6a et une dégradation du substrat 4, l'oxydation thermique peut être arrêtée dès que la seconde couche conductrice s'est évaporée ou juste avant. 20 Les zones complémentaires 7 rendues isolantes peuvent alors présenter, de préférence, une épaisseur au moins égale à une couche atomique. Comme représenté aux figures 15 et 16, le matériau de la seconde couche conductrice 3b est oxydé en surface sur les parois latérales et sur la face avant.
L'électrode de grille d'un transistor peut être réalisée par le procédé décrit cidessus. Dans ce cas, le substrat 4 est constitué par une couche active en matériau semiconducteur, par exemple en silicium homogène ou silicium sur isolant (SOI). Le procédé selon l'invention permet de délimiter l'électrode de grille en évitant une déformation des zones du substrat correspondant aux zones complémentaires 7 et en évitant la diffusion des espèces oxydantes dans la couche active ou dans la couche isolante entre l'électrode de grille et la couche active. La réalisation de l'électrode de grille par deux couches superposées 3a et 3b présente plusieurs avantages. Cela permet, notamment, 5 de réduire les contraintes exercées par le matériau conducteur sur l'isolant, de masquer des implantations source et drain effectuées après la réalisation de l'électrode de grille, d'assurer un contact avec les interconnexions, d'éviter toute oxydation du matériau de grille postérieure à la réalisation de l'électrode de grille et de protéger le matériau de grille d'une métallisation (siliciuration) auto-alignée 10 de la source et du drain.

Claims (15)

Revendications
1. Procédé de délimitation d'un élément conducteur (1) disposé sur une 5 couche isolante (2), comportant le dépôt d'une couche conductrice (3) sur la face avant de la couche isolante (2) disposée sur un substrat (4), la formation d'un masque (5) sur au moins une zone (6) de la couche conductrice (3) destinée à former l'élément conducteur (1), de manière à délimiter dans la couche conductrice au moins une zone complémentaire (7) non-recouverte par 10 le masque (5), et l'enlèvement du masque (5), procédé caractérisé en ce que, après formation du masque (5), les zones complémentaires (7) de la couche conductrice (3) sont rendues isolantes.
2. Procédé selon la revendication 1, caractérisé en ce que les zones 15 complémentaires (7) de la couche conductrice (3) sont rendues isolantes par oxydation.
3. Procédé selon la revendication 2, caractérisé en ce que l'oxydation des zones complémentaires (7) de la couche conductrice (3) comporte, avant 20 l'enlèvement du masque (5), une implantation d'oxygène.
4. Procédé selon la revendication 3, caractérisé en ce qu'il comporte un recuit de stabilisation et d'évaporation, de manière à ce que le matériau de la couche conductrice (3) et l'oxygène implanté forment un oxyde volatil, la couche 25 conductrice (3) s'évaporant au moins en partie.
5. Procédé selon la revendication 4, caractérisé en ce que les zones complémentaires (7) rendues isolantes ont une épaisseur au moins égale à une couche atomique.
6. Procédé selon l'une quelconque des revendications 2 à 5, caractérisé en ce qu'il comporte, en fin d'oxydation, une étape de stabilisation thermique sous atmosphère inerte.
7. Procédé selon l'une quelconque des revendications 2 à 6, caractérisé en ce que le dépôt de la couche conductrice (3) comporte une première étape, de dépôt d'une première couche conductrice (3a), et une seconde étape, de dépôt d'une seconde couche conductrice (3b) sur la face avant de la première couche 10 conductrice (3a).
8. Procédé selon la revendication 7, caractérisé en ce qu'il comporte, après la formation du masque (5) et avant l'oxydation, une gravure de la seconde couche conductrice (3b).
9. Procédé selon la revendication 8, caractérisé en ce que l'oxydation des zones complémentaires (7) de la couche conductrice (3) comporte une oxydation thermique après enlèvement du masque (5), de manière à ce que la surface de la seconde couche conductrice (3b) soit oxydée sur les parois 20 latérales et sur la face avant et que les zones complémentaires (7) de la première couche conductrice (3a) soient oxydées sur toute l'épaisseur de la première couche conductrice (3a).
10. Procédé selon l'une quelconque des revendications 7 à 9, caractérisé en ce 25 que la première couche conductrice (3a) est en TiN et la seconde couche conductrice (3b) est en silicium polycristallin.
11. Procédé selon la revendication 9, caractérisé en ce que, pendant l'oxydation thermique, le matériau de la couche conductrice (3) et l'oxygène forment un oxyde volatil, la couche conductrice (3) s'évaporant au moins en partie pendant l'oxydation thermique.
12. Procédé selon l'une quelconque des revendications 7 à 11, caractérisé en 5 ce que le matériau de la première couche conductrice (3a) est pris dans le groupe comprenant le tungstène, le molybdène, le nickel et le cobalt, et le matériau de la seconde couche conductrice (3b) est du silicium polycristallin.
13. Procédé selon l'une quelconque des revendications 1 à 3, caractérisé en ce 10 que les zones complémentaires (7) de la couche conductrice (3) forment, après oxydation, un oxyde solide.
14. Dispositif comportant un élément conducteur (1) disposé sur une couche isolante (2), caractérisé en ce qu'il est obtenu par le procédé selon l'une 15 quelconque des revendications 7 à 12, la zone (6b) de la seconde couche conductrice (3b) faisant saillie à la périphérie de la zone (6a) de la première couche conductrice (3a).
15. Transistor comportant une électrode de grille, caractérisé en ce que 20 l'électrode de grille est réalisée par le procédé selon l'une quelconque des
revendications 1 à 13.
FR0302721A 2003-03-05 2003-03-05 Procede de delimitation d'un element conducteur dispose sur une couche isolante, dispositif et transistor obtenus par ce procede Expired - Fee Related FR2852144B1 (fr)

Priority Applications (4)

Application Number Priority Date Filing Date Title
FR0302721A FR2852144B1 (fr) 2003-03-05 2003-03-05 Procede de delimitation d'un element conducteur dispose sur une couche isolante, dispositif et transistor obtenus par ce procede
US10/546,009 US7425496B2 (en) 2003-03-05 2004-03-01 Method for delineating a conducting element disposed on an insulating layer, device and transistor thus obtained
PCT/FR2004/000467 WO2004082004A1 (fr) 2003-03-05 2004-03-01 PROCEDE DE LIMITATION D’UN ELEMENT CONDUCTEUR DISPOSE SUR UNE COUCHE ISOLANTE, DISPOSITIF ET TRANSIsTOR OBTENUS PAR CE PROCEDE
EP04715928A EP1627422B1 (fr) 2003-03-05 2004-03-01 Procede de delimitation d'un element conducteur dispose sur une couche isolante

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0302721A FR2852144B1 (fr) 2003-03-05 2003-03-05 Procede de delimitation d'un element conducteur dispose sur une couche isolante, dispositif et transistor obtenus par ce procede

Publications (2)

Publication Number Publication Date
FR2852144A1 true FR2852144A1 (fr) 2004-09-10
FR2852144B1 FR2852144B1 (fr) 2005-06-10

Family

ID=32865267

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0302721A Expired - Fee Related FR2852144B1 (fr) 2003-03-05 2003-03-05 Procede de delimitation d'un element conducteur dispose sur une couche isolante, dispositif et transistor obtenus par ce procede

Country Status (4)

Country Link
US (1) US7425496B2 (fr)
EP (1) EP1627422B1 (fr)
FR (1) FR2852144B1 (fr)
WO (1) WO2004082004A1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2886763A1 (fr) * 2005-06-06 2006-12-08 Commissariat Energie Atomique Procede de realisation d'un composant comportant au moins un element a base de germanium et composant ainsi obtenu

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7784882B2 (en) 2006-09-26 2010-08-31 The Boeing Company Power interrupt management for an aircraft electric brake system

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3867148A (en) * 1974-01-08 1975-02-18 Westinghouse Electric Corp Making of micro-miniature electronic components by selective oxidation
US4666556A (en) * 1986-05-12 1987-05-19 International Business Machines Corporation Trench sidewall isolation by polysilicon oxidation
US20010020723A1 (en) * 1998-07-07 2001-09-13 Mark I. Gardner Transistor having a transition metal oxide gate dielectric and method of making same
JP2002134544A (ja) * 2000-10-24 2002-05-10 Rohm Co Ltd 半導体装置の製造方法、および半導体装置
US6451657B1 (en) * 1998-10-23 2002-09-17 Advanced Micro Devices, Inc. Transistor with an ultra short channel length defined by a laterally diffused nitrogen implant

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6331490B1 (en) * 1998-03-13 2001-12-18 Semitool, Inc. Process for etching thin-film layers of a workpiece used to form microelectric circuits or components
US6528363B2 (en) * 2001-03-19 2003-03-04 International Business Machines Corporation Fabrication of notched gates by passivating partially etched gate sidewalls and then using an isotropic etch

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3867148A (en) * 1974-01-08 1975-02-18 Westinghouse Electric Corp Making of micro-miniature electronic components by selective oxidation
US4666556A (en) * 1986-05-12 1987-05-19 International Business Machines Corporation Trench sidewall isolation by polysilicon oxidation
US20010020723A1 (en) * 1998-07-07 2001-09-13 Mark I. Gardner Transistor having a transition metal oxide gate dielectric and method of making same
US6451657B1 (en) * 1998-10-23 2002-09-17 Advanced Micro Devices, Inc. Transistor with an ultra short channel length defined by a laterally diffused nitrogen implant
JP2002134544A (ja) * 2000-10-24 2002-05-10 Rohm Co Ltd 半導体装置の製造方法、および半導体装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
"DEFECT-FREE SI IN REGROWN SIMOX STRUCTURES", IBM TECHNICAL DISCLOSURE BULLETIN, IBM CORP. NEW YORK, US, vol. 35, no. 3, 1 August 1992 (1992-08-01), pages 60 - 61, XP000326169, ISSN: 0018-8689 *
PATENT ABSTRACTS OF JAPAN vol. 2002, no. 09 4 September 2002 (2002-09-04) *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2886763A1 (fr) * 2005-06-06 2006-12-08 Commissariat Energie Atomique Procede de realisation d'un composant comportant au moins un element a base de germanium et composant ainsi obtenu
EP1732122A2 (fr) * 2005-06-06 2006-12-13 Commissariat A L'Energie Atomique Procédé de réalisation d'un composant comportant au moins un élément à base de germanium et composant ainsi obtenu
US7361592B2 (en) 2005-06-06 2008-04-22 Commissariat A L'energie Atomique Method for producing a component comprising at least one germanium-based element and component obtained by such a method
EP1732122A3 (fr) * 2005-06-06 2009-11-11 Commissariat A L'Energie Atomique Procédé de réalisation d'un composant comportant au moins un élément à base de germanium et composant ainsi obtenu

Also Published As

Publication number Publication date
US7425496B2 (en) 2008-09-16
US20060172523A1 (en) 2006-08-03
EP1627422A1 (fr) 2006-02-22
EP1627422B1 (fr) 2012-08-15
WO2004082004A1 (fr) 2004-09-23
FR2852144B1 (fr) 2005-06-10

Similar Documents

Publication Publication Date Title
US8242567B2 (en) Semiconductor device and manufacturing method thereof
TWI420604B (zh) 使用雙間隔物製程之雙金屬矽化物結構
US8008177B2 (en) Method for fabricating semiconductor device using a nickel salicide process
EP2096676A1 (fr) Procédé de fabrication d'un dispositif semi-conducteur à grille enterrée et circuit intégré correspondant.
WO2001001477A1 (fr) Procede de gravure laterale par trous pour fabriquer des dispositifs semi-conducteurs
EP2045837B1 (fr) Formation sélective d'un composé comprenant un matériau semi-conducteur et un matériau métallique dan un substrat, à travers une couche d'oxyde de germanium
JP3305301B2 (ja) 電極構造体の形成方法及び半導体装置の製造方法
EP2120258B1 (fr) Procédé de réalisation d'un transistor à source et drain métalliques
JP2006522481A (ja) Ｍｏｓトランジスタのためのゲート電極
EP0635880B1 (fr) Procédé de fabrication d'un transistor en technologie silicium sur isolant
EP1463102A2 (fr) Procédé de fabrication d'un transistor à grille métallique, et transistor correspondant
EP3079178B1 (fr) Procede de fabrication d'un circuit integre cointegrant un transistor fet et un point memoire oxram
EP1627422B1 (fr) Procede de delimitation d'un element conducteur dispose sur une couche isolante
FR2803095A1 (fr) Dispositif a semiconducteurs avec une structure d'isolation et procede de fabrication
FR2791178A1 (fr) NOUVEAU DISPOSITIF SEMI-CONDUCTEUR COMBINANT LES AVANTAGES DES ARCHITECTURES MASSIVE ET soi, ET PROCEDE DE FABRICATION
EP3459907B1 (fr) Micro-dispositif comportant un element protege contre une gravure hf et forme d'un materiau comprenant un semi-conducteur et un metal
FR3106696A1 (fr) Procédé de formation d'espaceurs différentiels asymétriques pour des performances optimisées des mosfet et une co-intégration optimisée des mosfet et des sonos
EP3136429B1 (fr) Formation de contacts ohmiques pour un dispositif dote d'une region en materiau iii-v et d'une region en un autre materiau semi-conducteur
FR2848726A1 (fr) Transistor mis a grille auto-alignee et son procede de fabrication
FR2752338A1 (fr) Transistor en couche mince a siliciure
FR2856514A1 (fr) Procede de formation selective de siliciure sur une plaque de materiau semi-conducteur
FR2892856A1 (fr) Formation de zones de siliciure dans un dispositif semiconducteur
EP1489647A2 (fr) Procédé de formation de siliciure
FR3084519A1 (fr) Realisation de circuit 3d avec transistor de niveau superieur dote d'un dielectrique de grille issu d'un report de substrat
WO2001099179A1 (fr) Procede de fabrication d'un substrat semi-conducteur du type silicium sur isolant à couche active semi-conductrice mince

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20141128