JP3305301B2 - 電極構造体の形成方法及び半導体装置の製造方法 - Google Patents
電極構造体の形成方法及び半導体装置の製造方法Info
- Publication number
- JP3305301B2 JP3305301B2 JP2000233928A JP2000233928A JP3305301B2 JP 3305301 B2 JP3305301 B2 JP 3305301B2 JP 2000233928 A JP2000233928 A JP 2000233928A JP 2000233928 A JP2000233928 A JP 2000233928A JP 3305301 B2 JP3305301 B2 JP 3305301B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- metal
- metal film
- titanium
- depositing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 37
- 239000004065 semiconductor Substances 0.000 title claims description 36
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 229910052751 metal Inorganic materials 0.000 claims description 115
- 239000002184 metal Substances 0.000 claims description 115
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 91
- 229920005591 polysilicon Polymers 0.000 claims description 91
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 79
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 79
- 229910052719 titanium Inorganic materials 0.000 claims description 79
- 239000010936 titanium Substances 0.000 claims description 79
- 238000010438 heat treatment Methods 0.000 claims description 73
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 67
- 229910052721 tungsten Inorganic materials 0.000 claims description 59
- 239000010937 tungsten Substances 0.000 claims description 58
- 238000000151 deposition Methods 0.000 claims description 37
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 36
- 239000012535 impurity Substances 0.000 claims description 33
- 229910052710 silicon Inorganic materials 0.000 claims description 33
- 239000010703 silicon Substances 0.000 claims description 33
- 229910052757 nitrogen Inorganic materials 0.000 claims description 30
- 239000003870 refractory metal Substances 0.000 claims description 29
- 150000004767 nitrides Chemical class 0.000 claims description 23
- 239000000758 substrate Substances 0.000 claims description 20
- -1 tungsten nitride Chemical class 0.000 claims description 18
- 230000008021 deposition Effects 0.000 claims description 7
- 238000002844 melting Methods 0.000 claims description 7
- 230000008018 melting Effects 0.000 claims description 6
- 230000003213 activating effect Effects 0.000 claims description 5
- 238000004544 sputter deposition Methods 0.000 claims description 5
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 5
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 4
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 2
- 239000010931 gold Substances 0.000 claims 2
- 229910052737 gold Inorganic materials 0.000 claims 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 45
- 230000004888 barrier function Effects 0.000 description 33
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 30
- 229910052581 Si3N4 Inorganic materials 0.000 description 24
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 24
- 239000007789 gas Substances 0.000 description 20
- 229910052786 argon Inorganic materials 0.000 description 17
- 229910021341 titanium silicide Inorganic materials 0.000 description 11
- 229910001873 dinitrogen Inorganic materials 0.000 description 8
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 7
- 238000004140 cleaning Methods 0.000 description 4
- 229910021332 silicide Inorganic materials 0.000 description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000004913 activation Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910008484 TiSi Inorganic materials 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000009751 slip forming Methods 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- BLOIXGFLXPCOGW-UHFFFAOYSA-N [Ti].[Sn] Chemical compound [Ti].[Sn] BLOIXGFLXPCOGW-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 description 1
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C26/00—Coating not provided for in groups C23C2/00 - C23C24/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28176—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the definitive gate conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
- H01L29/4941—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a barrier layer between the silicon and the metal or metal silicide upper layer, e.g. Silicide/TiN/Polysilicon
Description
【０００１】
【発明の属する技術分野】本発明は、ポリシリコン又は
アモルファスシリコンからなる下層膜と、高融点金属か
らなる上層膜とを有する電極構造体の製造方法、及び該
電極構造体からなるゲート電極を有する半導体装置の製
造方法に関する。
アモルファスシリコンからなる下層膜と、高融点金属か
らなる上層膜とを有する電極構造体の製造方法、及び該
電極構造体からなるゲート電極を有する半導体装置の製
造方法に関する。
【０００２】
【従来の技術】従来のＭＯＳトランジスタにおいては、
ゲート電極はポリシリコン膜により形成されていたが、
ＬＳＩの微細化及び高速化の進展に伴って、ＭＯＳトラ
ンジスタのゲート電極の低抵抗化の要求が大きくなって
きた。
ゲート電極はポリシリコン膜により形成されていたが、
ＬＳＩの微細化及び高速化の進展に伴って、ＭＯＳトラ
ンジスタのゲート電極の低抵抗化の要求が大きくなって
きた。
【０００３】そこで、ゲート電極の低抵抗化を図るべ
く、ゲート電極として、下層のポリシリコン膜と上層の
高融点金属膜との積層膜からなるポリメタルゲート電極
を用いる技術が提案されていると共に、上層の高融点金
属膜としてはタングステン膜が提案されている。上層の
高融点金属膜としてタングステン膜を用いると、ゲート
電極の抵抗値を小さくすることができる。
く、ゲート電極として、下層のポリシリコン膜と上層の
高融点金属膜との積層膜からなるポリメタルゲート電極
を用いる技術が提案されていると共に、上層の高融点金
属膜としてはタングステン膜が提案されている。上層の
高融点金属膜としてタングステン膜を用いると、ゲート
電極の抵抗値を小さくすることができる。
【０００４】ところで、ポリシリコン膜とタングステン
膜との間には、ポリシリコン膜中に導入された不純物
（例えば、Ｂ、Ｐ、Ａｓ）のタングステン膜への拡散を
防止するために、窒化タングステン（ＷＮx ）又は窒化
チタン（ＴｉＮ）からなるバリア膜が必要になる（例え
ば、特開平１１−２６１０５９号公報又は特開平７−２
３５５４２号公報を参照）。
膜との間には、ポリシリコン膜中に導入された不純物
（例えば、Ｂ、Ｐ、Ａｓ）のタングステン膜への拡散を
防止するために、窒化タングステン（ＷＮx ）又は窒化
チタン（ＴｉＮ）からなるバリア膜が必要になる（例え
ば、特開平１１−２６１０５９号公報又は特開平７−２
３５５４２号公報を参照）。
【０００５】図８（ａ）は、第１の従来例に係る電極構
造体の断面構造を示している。図８（ａ）に示すよう
に、半導体基板１の上にゲート絶縁膜２を介してゲート
電極が形成されており、該ゲート電極は、下側から順次
形成された、ポリシリコン膜３、窒化タングステン（Ｗ
Ｎx ）からなるバリア膜４Ａ及びタングステン膜５によ
り構成されている。
造体の断面構造を示している。図８（ａ）に示すよう
に、半導体基板１の上にゲート絶縁膜２を介してゲート
電極が形成されており、該ゲート電極は、下側から順次
形成された、ポリシリコン膜３、窒化タングステン（Ｗ
Ｎx ）からなるバリア膜４Ａ及びタングステン膜５によ
り構成されている。
【０００６】図８（ｂ）は、第２の従来例に係る電極構
造体の断面構造を示している。図８（ｂ）に示すよう
に、半導体基板１の上にゲート絶縁膜２を介してゲート
電極が形成されており、該ゲート電極は、下側から順次
形成された、ポリシリコン膜３、窒化チタン（ＴｉＮ）
からなるバリア膜４Ｂ及びタングステン膜５により構成
されている。
造体の断面構造を示している。図８（ｂ）に示すよう
に、半導体基板１の上にゲート絶縁膜２を介してゲート
電極が形成されており、該ゲート電極は、下側から順次
形成された、ポリシリコン膜３、窒化チタン（ＴｉＮ）
からなるバリア膜４Ｂ及びタングステン膜５により構成
されている。
【０００７】ところで、第１の従来例においては、後工
程において熱処理が施されると、図８（ｃ）に示すよう
に、窒化タングステンからなるバリア膜４Ａの窒素が蒸
発してバリア膜４Ａがタングステン膜５に変化すると共
に、バリア膜４Ａの窒素とポリシリコン膜３のシリコン
とが反応して、ポリシリコン膜３とタングステン膜５と
の間に抵抗値が極めて大きい窒化シリコン（ＳｉＮ）か
らなる反応層６が形成され、これによって、ゲート電極
の抵抗値が大きくなってしまうという問題がある。
程において熱処理が施されると、図８（ｃ）に示すよう
に、窒化タングステンからなるバリア膜４Ａの窒素が蒸
発してバリア膜４Ａがタングステン膜５に変化すると共
に、バリア膜４Ａの窒素とポリシリコン膜３のシリコン
とが反応して、ポリシリコン膜３とタングステン膜５と
の間に抵抗値が極めて大きい窒化シリコン（ＳｉＮ）か
らなる反応層６が形成され、これによって、ゲート電極
の抵抗値が大きくなってしまうという問題がある。
【０００８】そこで、特開平７−２３５５４２号公報に
おいては、窒化シリコンからなる反応層６の窒素の面密
度を所定値以下にすると、反応層６のシート抵抗が低く
なって、ゲート電極の抵抗値を低減することができると
提案している。
おいては、窒化シリコンからなる反応層６の窒素の面密
度を所定値以下にすると、反応層６のシート抵抗が低く
なって、ゲート電極の抵抗値を低減することができると
提案している。
【０００９】
【発明が解決しようとする課題】ところで、本件発明者
は、第１の従来例において、反応層６の窒素の面密度を
所定値以下にしても、ゲート電極の抵抗値を低減するこ
とはできないという事実に直面した。
は、第１の従来例において、反応層６の窒素の面密度を
所定値以下にしても、ゲート電極の抵抗値を低減するこ
とはできないという事実に直面した。
【００１０】そこで、第１の従来例においてゲート電極
の抵抗値を低減することができない理由について種々の
検討を加えた結果、以下のことを見い出した。すなわ
ち、反応層６における窒素の面密度を低減するべく、バ
リア膜４Ａの厚さを０．１〜１．０ｎｍ程度に小さくす
ると、バリア膜４Ａがバリア機能を発揮することができ
ずタングステンシリサイド（ＷＳｉx ）が形成されてし
まうため、ゲート電極の抵抗値を低くすることができな
い。一方、バリア膜４Ａの厚さを１．０ｎｍを超える程
度に大きくすると、バリア機能は発揮されるが、ポリシ
リコン膜３とタングステン膜５との間に、抵抗値が極め
て大きい窒化シリコンからなる反応層６が形成されるの
で、ポリシリコン膜３とタングステン膜５との間の界面
抵抗値が大きくなってしまう。
の抵抗値を低減することができない理由について種々の
検討を加えた結果、以下のことを見い出した。すなわ
ち、反応層６における窒素の面密度を低減するべく、バ
リア膜４Ａの厚さを０．１〜１．０ｎｍ程度に小さくす
ると、バリア膜４Ａがバリア機能を発揮することができ
ずタングステンシリサイド（ＷＳｉx ）が形成されてし
まうため、ゲート電極の抵抗値を低くすることができな
い。一方、バリア膜４Ａの厚さを１．０ｎｍを超える程
度に大きくすると、バリア機能は発揮されるが、ポリシ
リコン膜３とタングステン膜５との間に、抵抗値が極め
て大きい窒化シリコンからなる反応層６が形成されるの
で、ポリシリコン膜３とタングステン膜５との間の界面
抵抗値が大きくなってしまう。
【００１１】また、窒化タングステン膜は耐熱性に劣る
ため、７５０℃以上の熱処理が施されると、窒化タング
ステン膜中の窒素が多量に拡散してしまいタングステン
膜になってしまうという問題もある。
ため、７５０℃以上の熱処理が施されると、窒化タング
ステン膜中の窒素が多量に拡散してしまいタングステン
膜になってしまうという問題もある。
【００１２】第２の従来例のように、窒化チタンからな
るバリア膜を用いた場合には、以下に説明する理由によ
って、ポリシリコン膜とタングステン膜との間に、抵抗
値が極めて大きい窒化シリコンからなる反応層６が形成
されるので、ポリシリコン膜３とタングステン膜５との
間の界面抵抗値が大きくなってしまう。
るバリア膜を用いた場合には、以下に説明する理由によ
って、ポリシリコン膜とタングステン膜との間に、抵抗
値が極めて大きい窒化シリコンからなる反応層６が形成
されるので、ポリシリコン膜３とタングステン膜５との
間の界面抵抗値が大きくなってしまう。
【００１３】まず、図９（ａ）に示すように、半導体基
板１の上にはゲート絶縁膜２を介してポリシリコン膜３
が形成されており、該ポリシリコン膜３には、ｐ型ゲー
ト電極を形成する場合にはボロン等のｐ型不純物がドー
ピングされていると共に、ｎ型ゲート電極を形成する場
合にはリン等のｎ型不純物がドーピングされている。次
に、ポリシリコン膜３の上に窒化チタン膜４Ｂを堆積す
るため、半導体基板１を、チタンを主成分とするチタン
ターゲット７が配置されたチャンバー内に搬入した後、
該チャンバー内にアルゴンガスと窒素ガスとの混合ガス
を導入すると共に該チャンバー内において放電を起こさ
せる。このようにすると、アルゴンガスと窒素ガスから
なるプラズマが発生し、プラズマ中の窒素イオンとポリ
シリコン膜３中のシリコンとが反応して、ポリシリコン
膜３の表面に窒化シリコン膜からなる反応層６が形成さ
れる。そして、チタンターゲット７が窒化して窒化チタ
ン膜８が形成される共に該窒化チタン膜８から窒化チタ
ンが弾き飛ばされ、図９（ｂ）に示すように、反応層６
の上に窒化チタンからなるバリア膜４Ｂが形成される。
板１の上にはゲート絶縁膜２を介してポリシリコン膜３
が形成されており、該ポリシリコン膜３には、ｐ型ゲー
ト電極を形成する場合にはボロン等のｐ型不純物がドー
ピングされていると共に、ｎ型ゲート電極を形成する場
合にはリン等のｎ型不純物がドーピングされている。次
に、ポリシリコン膜３の上に窒化チタン膜４Ｂを堆積す
るため、半導体基板１を、チタンを主成分とするチタン
ターゲット７が配置されたチャンバー内に搬入した後、
該チャンバー内にアルゴンガスと窒素ガスとの混合ガス
を導入すると共に該チャンバー内において放電を起こさ
せる。このようにすると、アルゴンガスと窒素ガスから
なるプラズマが発生し、プラズマ中の窒素イオンとポリ
シリコン膜３中のシリコンとが反応して、ポリシリコン
膜３の表面に窒化シリコン膜からなる反応層６が形成さ
れる。そして、チタンターゲット７が窒化して窒化チタ
ン膜８が形成される共に該窒化チタン膜８から窒化チタ
ンが弾き飛ばされ、図９（ｂ）に示すように、反応層６
の上に窒化チタンからなるバリア膜４Ｂが形成される。
【００１４】次に、半導体基板１を、タングステンを主
成分とするタングステンターゲット９が配置されたチャ
ンバー内に移送した後、該チャンバー内にアルゴンガス
を導入すると共に該チャンバー内において放電を起こさ
せる。このようにすると、アルゴンガスからなるプラズ
マが発生し、プラズマ中のアルゴンイオンのスパッタリ
ングによりタングステンターゲット９からタングステン
が弾き飛ばされ、弾き飛ばされたタングステンが窒化チ
タン膜４Ｂの表面に堆積されるので、図９（ｃ）に示す
ように、窒化チタン膜４Ｂの上に反応層６を介してタン
グステン膜５が形成される。
成分とするタングステンターゲット９が配置されたチャ
ンバー内に移送した後、該チャンバー内にアルゴンガス
を導入すると共に該チャンバー内において放電を起こさ
せる。このようにすると、アルゴンガスからなるプラズ
マが発生し、プラズマ中のアルゴンイオンのスパッタリ
ングによりタングステンターゲット９からタングステン
が弾き飛ばされ、弾き飛ばされたタングステンが窒化チ
タン膜４Ｂの表面に堆積されるので、図９（ｃ）に示す
ように、窒化チタン膜４Ｂの上に反応層６を介してタン
グステン膜５が形成される。
【００１５】次に、半導体基板１に、ＭＯＳトランジス
タのソース又はドレインとなる不純物層を形成した後、
該不純物層を活性化するために例えば７５０℃以上の熱
処理を施すと、図１０（ａ）に示すように、バリア膜４
Ｂ中の余剰な窒素がポリシリコン膜３の上部に拡散する
ため、図１０（ｂ）に示すように、窒化チタンからなる
反応層６の厚さが大きくなる。
タのソース又はドレインとなる不純物層を形成した後、
該不純物層を活性化するために例えば７５０℃以上の熱
処理を施すと、図１０（ａ）に示すように、バリア膜４
Ｂ中の余剰な窒素がポリシリコン膜３の上部に拡散する
ため、図１０（ｂ）に示すように、窒化チタンからなる
反応層６の厚さが大きくなる。
【００１６】また、本件発明者は、熱処理温度と熱処理
後のバリア膜の界面抵抗との関係についても検討を加え
た。図１１は、熱処理温度（℃）と、熱処理後のポリシ
リコン膜と高融点金属膜との間の界面抵抗（Ｒc ）との
関係を示しており、図１１において、●はｎ型のポリシ
リコン膜（ＮＰＳと表示）の上に窒化タングステン（Ｗ
Ｎx ）からなるバリア膜を形成した場合を示し、○はｐ
型のポリシリコン膜（ＰＰＳと表示）の上に窒化タング
ステンからなるバリア膜を形成した場合を示し、◆はｎ
型のポリシリコン膜の上に窒化チタン（ＴｉＮ）からな
るバリア膜を形成した場合を示し、◇はｐ型のポリシリ
コン膜の上に窒化チタンからなるバリア膜を形成した場
合を示している。また、図２４においては、非オーミッ
クであるため、界面抵抗としては１ｍＡ／μｍ2 の電流
を流した場合の抵抗値を示している。
後のバリア膜の界面抵抗との関係についても検討を加え
た。図１１は、熱処理温度（℃）と、熱処理後のポリシ
リコン膜と高融点金属膜との間の界面抵抗（Ｒc ）との
関係を示しており、図１１において、●はｎ型のポリシ
リコン膜（ＮＰＳと表示）の上に窒化タングステン（Ｗ
Ｎx ）からなるバリア膜を形成した場合を示し、○はｐ
型のポリシリコン膜（ＰＰＳと表示）の上に窒化タング
ステンからなるバリア膜を形成した場合を示し、◆はｎ
型のポリシリコン膜の上に窒化チタン（ＴｉＮ）からな
るバリア膜を形成した場合を示し、◇はｐ型のポリシリ
コン膜の上に窒化チタンからなるバリア膜を形成した場
合を示している。また、図２４においては、非オーミッ
クであるため、界面抵抗としては１ｍＡ／μｍ2 の電流
を流した場合の抵抗値を示している。
【００１７】図１１から、窒化チタンからなるバリア膜
４Ｂを用いた場合には、熱処理の温度が低くても界面抵
抗が高いことが分かる。また、本件発明者らの実験で
は、窒化チタンからなるバリア膜４Ｂを用いた場合に
は、熱処理を施さなくても界面抵抗は高い。その理由
は、図９（ａ）〜（ｃ）に示すように、ポリシリコン膜
３とバリア膜４Ｂとの間に窒化チタンからなる反応層６
が形成されているためである。
４Ｂを用いた場合には、熱処理の温度が低くても界面抵
抗が高いことが分かる。また、本件発明者らの実験で
は、窒化チタンからなるバリア膜４Ｂを用いた場合に
は、熱処理を施さなくても界面抵抗は高い。その理由
は、図９（ａ）〜（ｃ）に示すように、ポリシリコン膜
３とバリア膜４Ｂとの間に窒化チタンからなる反応層６
が形成されているためである。
【００１８】また、窒化タングステンからなるバリア膜
４Ａを用いた場合には、窒化チタンからなるバリア膜４
Ｂを用いた場合に比べて界面抵抗は低いが、７５０℃以
上の温度の熱処理を施すと、界面抵抗は急激に高くなる
ことが分かる。その理由は、窒化タングステンからなる
バリア膜４Ａを用いた場合に７５０℃以上の温度の熱処
理を施すと、窒化タングステン中の窒素が拡散し、ポリ
シリコン膜３とタングステン膜５との間に窒化シリコン
からなる反応層６が形成されるためである。
４Ａを用いた場合には、窒化チタンからなるバリア膜４
Ｂを用いた場合に比べて界面抵抗は低いが、７５０℃以
上の温度の熱処理を施すと、界面抵抗は急激に高くなる
ことが分かる。その理由は、窒化タングステンからなる
バリア膜４Ａを用いた場合に７５０℃以上の温度の熱処
理を施すと、窒化タングステン中の窒素が拡散し、ポリ
シリコン膜３とタングステン膜５との間に窒化シリコン
からなる反応層６が形成されるためである。
【００１９】ポリシリコン膜３とタングステン膜５との
間の界面抵抗（Ｒc ）が大きくなるとＭＯＳトランジス
タの動作速度は遅くなる。すなわち、ゲート電極がＡＣ
（交流）動作をする場合、ゲート絶縁膜に発生する分布
容量に対して充放電が繰り返し行なわれるため、分布界
面抵抗に電流が流れるので、分布界面抵抗の影響が現わ
れ、これによって、ＭＯＳトランジスタの動作速度は遅
くなるのである。ＭＯＳトランジスタの動作速度が遅く
なると、ＬＳＩの動作速度が遅くなって信号遅延時間が
増加するという問題がある。ＬＳＩの動作速度が重要視
される現在においては、ＭＯＳトランジスタの動作速度
は、数％程度劣化するだけでも大きな問題となる。
間の界面抵抗（Ｒc ）が大きくなるとＭＯＳトランジス
タの動作速度は遅くなる。すなわち、ゲート電極がＡＣ
（交流）動作をする場合、ゲート絶縁膜に発生する分布
容量に対して充放電が繰り返し行なわれるため、分布界
面抵抗に電流が流れるので、分布界面抵抗の影響が現わ
れ、これによって、ＭＯＳトランジスタの動作速度は遅
くなるのである。ＭＯＳトランジスタの動作速度が遅く
なると、ＬＳＩの動作速度が遅くなって信号遅延時間が
増加するという問題がある。ＬＳＩの動作速度が重要視
される現在においては、ＭＯＳトランジスタの動作速度
は、数％程度劣化するだけでも大きな問題となる。
【００２０】尚、ＭＯＳトランジスタの遅延時間に影響
を及ぼさない程度にまで界面抵抗を低くするためには、
界面抵抗値としては３００Ωμｍ2 以下の値が必要とな
る。
を及ぼさない程度にまで界面抵抗を低くするためには、
界面抵抗値としては３００Ωμｍ2 以下の値が必要とな
る。
【００２１】前記に鑑み、本発明は、ポリシリコン膜と
高融点金属膜との間の界面抵抗を低くすることを目的と
する。
高融点金属膜との間の界面抵抗を低くすることを目的と
する。
【００２２】
【課題を解決するための手段】前記の目的を達成するた
め、本発明に係る電極構造体の形成方法は、シリコンを
主成分とするシリコン含有膜の上に、第１の金属からな
る第１の金属膜を堆積する工程と、第１の金属膜の上
に、第２の金属の窒化物からなる第２の金属膜を堆積す
る工程と、第２の金属膜の上に高融点金属膜を堆積し
て、シリコン含有膜、第１の金属膜、第２の金属膜及び
高融点金属膜からなる積層膜を形成する工程と、積層膜
に対して７５０℃以上の温度で熱処理を施す工程とを備
え、熱処理の前に、第１の金属は既に窒化されて第１の
金属の窒化物に変化しており、且つ熱処理の前に、シリ
コン含有膜の表面には第１の金属のシリサイド層が形成
されていない。
め、本発明に係る電極構造体の形成方法は、シリコンを
主成分とするシリコン含有膜の上に、第１の金属からな
る第１の金属膜を堆積する工程と、第１の金属膜の上
に、第２の金属の窒化物からなる第２の金属膜を堆積す
る工程と、第２の金属膜の上に高融点金属膜を堆積し
て、シリコン含有膜、第１の金属膜、第２の金属膜及び
高融点金属膜からなる積層膜を形成する工程と、積層膜
に対して７５０℃以上の温度で熱処理を施す工程とを備
え、熱処理の前に、第１の金属は既に窒化されて第１の
金属の窒化物に変化しており、且つ熱処理の前に、シリ
コン含有膜の表面には第１の金属のシリサイド層が形成
されていない。
【００２３】本発明に係る電極構造体の形成方法による
と、シリコン含有膜と高融点金属膜との間に、第１の金
属からなる下層の第１の金属膜と、第２の金属の窒化物
からなる上層の第２の金属膜とからなるバリア膜を介在
させると共に、熱処理の前において、第１の金属は窒化
されて第１の金属の窒化物に変化していると共にシリコ
ン含有膜には第１の金属のシリサイド層が形成されてい
ないため、以下の理由によって、シリコン含有膜と高融
点金属膜との間の界面抵抗が大きく低減する。すなわ
ち、第２の金属膜に含まれる窒素は第１の金属膜の窒化
に消費され、第２の金属膜に含まれる窒素のうちシリコ
ン含有膜の窒化に寄与する窒素の量は少なくなるため、
シリコン含有膜と金属窒化膜との間に形成されるシリコ
ン窒化膜からなり抵抗値の極めて大きい反応層の厚さが
小さくなるので、界面抵抗は低減する。
と、シリコン含有膜と高融点金属膜との間に、第１の金
属からなる下層の第１の金属膜と、第２の金属の窒化物
からなる上層の第２の金属膜とからなるバリア膜を介在
させると共に、熱処理の前において、第１の金属は窒化
されて第１の金属の窒化物に変化していると共にシリコ
ン含有膜には第１の金属のシリサイド層が形成されてい
ないため、以下の理由によって、シリコン含有膜と高融
点金属膜との間の界面抵抗が大きく低減する。すなわ
ち、第２の金属膜に含まれる窒素は第１の金属膜の窒化
に消費され、第２の金属膜に含まれる窒素のうちシリコ
ン含有膜の窒化に寄与する窒素の量は少なくなるため、
シリコン含有膜と金属窒化膜との間に形成されるシリコ
ン窒化膜からなり抵抗値の極めて大きい反応層の厚さが
小さくなるので、界面抵抗は低減する。
【００２４】本発明に係る電極構造体の形成方法におい
て、熱処理の後に、シリコン含有膜と第１の金属膜との
間には、窒化シリコン膜が形成されていないか又は１．
５ｎｍ以下の厚さを持つ窒化シリコン膜が形成されてい
ることが好ましい。
て、熱処理の後に、シリコン含有膜と第１の金属膜との
間には、窒化シリコン膜が形成されていないか又は１．
５ｎｍ以下の厚さを持つ窒化シリコン膜が形成されてい
ることが好ましい。
【００２５】このようにすると、シリコン含有膜と高融
点金属膜との間の界面抵抗を３００Ωμｍ2 以下にでき
るので、本発明に係る電極構造体からなるゲート電極を
備えたＭＯＳトランジスタの遅延時間を大きく低減する
ことができる。
点金属膜との間の界面抵抗を３００Ωμｍ2 以下にでき
るので、本発明に係る電極構造体からなるゲート電極を
備えたＭＯＳトランジスタの遅延時間を大きく低減する
ことができる。
【００２６】本発明に係る電極構造体の形成方法におい
て、熱処理の後におけるシリコン含有膜と高融点金属膜
との間の界面抵抗は３００Ωμｍ2 以下であることが好
ましい。
て、熱処理の後におけるシリコン含有膜と高融点金属膜
との間の界面抵抗は３００Ωμｍ2 以下であることが好
ましい。
【００２７】このようにすると、本発明に係る電極構造
体からなるゲート電極を備えたＭＯＳトランジスタの遅
延時間を大きく低減することができる。
体からなるゲート電極を備えたＭＯＳトランジスタの遅
延時間を大きく低減することができる。
【００２８】本発明に係る電極構造体の形成方法におい
て、第１の金属と第２の金属とは同一の金属であり、第
１の金属膜は、前記同一の金属からなるターゲットを用
いて行なうスパッタリングにより堆積され、第２の金属
膜は、ターゲットの表面に形成された前記同一の金属の
窒化物膜に対するスパッタリングにより堆積されること
が好ましい。
て、第１の金属と第２の金属とは同一の金属であり、第
１の金属膜は、前記同一の金属からなるターゲットを用
いて行なうスパッタリングにより堆積され、第２の金属
膜は、ターゲットの表面に形成された前記同一の金属の
窒化物膜に対するスパッタリングにより堆積されること
が好ましい。
【００２９】このようにすると、同一の金属からなるタ
ーゲットを用いて、導入するガスを切り替えるだけで、
第１の金属膜と第２の金属膜とを連続的に堆積すること
ができるので、スループットが向上する。
ーゲットを用いて、導入するガスを切り替えるだけで、
第１の金属膜と第２の金属膜とを連続的に堆積すること
ができるので、スループットが向上する。
【００３０】本発明に係る電極構造体の形成方法におい
て、第１の金属及び第２の金属は、いずれもチタンであ
ることが好ましい。
て、第１の金属及び第２の金属は、いずれもチタンであ
ることが好ましい。
【００３１】本発明に係る電極構造体を形成方法におい
て、第２の金属の窒化物としては、窒化チタン、窒化タ
ングステン、窒化タンタル又は窒化タングステンシリサ
イドを用いることができる。
て、第２の金属の窒化物としては、窒化チタン、窒化タ
ングステン、窒化タンタル又は窒化タングステンシリサ
イドを用いることができる。
【００３２】前記の目的を達成するため、本発明に係る
半導体装置の製造方法は、半導体領域上にポリシリコン
膜を堆積する工程と、ポリシリコン膜の上に、第１の金
属からなる第１の金属膜を堆積する工程と、第１の金属
膜の上に、第２の金属の窒化物からなる第２の金属膜を
堆積する工程と、第２の金属膜の上に高融点金属膜を堆
積して、ポリシリコン膜、第１の金属膜、第２の金属膜
及び高融点金属膜からなるゲート電極を形成する工程
と、ゲート電極をマスクとして不純物をイオン注入して
ソース又はドレインとなる不純物層を形成する工程と、
７５０℃以上の温度で熱処理を施して、不純物層を活性
化する工程とを備え、熱処理の前に、第１の金属が既に
窒化されて第１の金属の窒化物に変化しており、且つ熱
処理の前に、ポリシリコン膜の表面に第１の金属のシリ
サイド層が形成されていない。
半導体装置の製造方法は、半導体領域上にポリシリコン
膜を堆積する工程と、ポリシリコン膜の上に、第１の金
属からなる第１の金属膜を堆積する工程と、第１の金属
膜の上に、第２の金属の窒化物からなる第２の金属膜を
堆積する工程と、第２の金属膜の上に高融点金属膜を堆
積して、ポリシリコン膜、第１の金属膜、第２の金属膜
及び高融点金属膜からなるゲート電極を形成する工程
と、ゲート電極をマスクとして不純物をイオン注入して
ソース又はドレインとなる不純物層を形成する工程と、
７５０℃以上の温度で熱処理を施して、不純物層を活性
化する工程とを備え、熱処理の前に、第１の金属が既に
窒化されて第１の金属の窒化物に変化しており、且つ熱
処理の前に、ポリシリコン膜の表面に第１の金属のシリ
サイド層が形成されていない。
【００３３】本発明に係る半導体装置の製造方法による
と、本発明に係る電極構造体の形成方法を用いて半導体
装置を製造するため、ソース又はドレインとなる不純物
層を活性化するために７５０℃以上の熱処理を施して
も、ゲート電極におけるポリシリコン膜と高融点金属膜
との間の界面抵抗を極めて低くすることができる。
と、本発明に係る電極構造体の形成方法を用いて半導体
装置を製造するため、ソース又はドレインとなる不純物
層を活性化するために７５０℃以上の熱処理を施して
も、ゲート電極におけるポリシリコン膜と高融点金属膜
との間の界面抵抗を極めて低くすることができる。
【００３４】本発明に係る半導体装置の製造方法におい
て、熱処理の後に、ポリシリコン膜と第１の金属膜との
間には、窒化シリコン膜が形成されていないか又は１．
５ｎｍ以下の膜厚を有する窒化シリコン膜が形成されて
いることが好ましい。
て、熱処理の後に、ポリシリコン膜と第１の金属膜との
間には、窒化シリコン膜が形成されていないか又は１．
５ｎｍ以下の膜厚を有する窒化シリコン膜が形成されて
いることが好ましい。
【００３５】このようにすると、ＭＯＳトランジスタの
遅延時間を大きく低減することができる。
遅延時間を大きく低減することができる。
【００３６】本発明に係る半導体装置の製造方法におい
て、第１の金属及び第２の金属は、いずれもチタンであ
ることが好ましい。
て、第１の金属及び第２の金属は、いずれもチタンであ
ることが好ましい。
【００３７】
【発明の実施の形態】（第１の実施形態）以下、本発明
の第１の実施形態に係る電極構造体の形成方法として、
ゲート電極の形成方法について図１（ａ）〜（ｃ）及び
図２（ａ）〜（ｃ）を参照しながら説明する。
の第１の実施形態に係る電極構造体の形成方法として、
ゲート電極の形成方法について図１（ａ）〜（ｃ）及び
図２（ａ）〜（ｃ）を参照しながら説明する。
【００３８】まず、図１（ａ）に示すように、シリコン
基板１０の上にシリコン酸化膜からなるゲート絶縁膜１
１を形成した後、該ゲート絶縁膜１１の上に、ゲート電
極の下層膜となるポリシリコン膜１２を堆積する。その
後、ｐ型のポリシリコンを形成する場合には、ポリシリ
コン膜１２にボロン等のｐ型不純物をドーピングすると
共に、ｎ型のポリシリコンを形成する場合には、ポリシ
リコン膜１２にリン等のｎ型不純物をドーピングする。
尚、ポリシリコン膜１２に代えて、アモルファスシリコ
ン膜を用いてもよい。
基板１０の上にシリコン酸化膜からなるゲート絶縁膜１
１を形成した後、該ゲート絶縁膜１１の上に、ゲート電
極の下層膜となるポリシリコン膜１２を堆積する。その
後、ｐ型のポリシリコンを形成する場合には、ポリシリ
コン膜１２にボロン等のｐ型不純物をドーピングすると
共に、ｎ型のポリシリコンを形成する場合には、ポリシ
リコン膜１２にリン等のｎ型不純物をドーピングする。
尚、ポリシリコン膜１２に代えて、アモルファスシリコ
ン膜を用いてもよい。
【００３９】次に、図１（ｂ）に示すように、半導体基
板１０を、チタンを主成分とするチタンターゲット１３
が配置されたチャンバーＡ内に搬入した後、該チャンバ
ーＡ内にアルゴンガスを導入すると共に該チャンバーＡ
内において放電を起こさせる。このようにすると、アル
ゴンガスからなるプラズマが発生し、プラズマ中のアル
ゴンイオンがチタンターゲット１３をスパッタリングす
るので、ポリシリコン膜１２の表面には第１の金属膜と
してのチタン膜１４が堆積される。このチタン膜１４の
膜厚については、後述するが、例えば４．５ｎｍ程度に
する。
板１０を、チタンを主成分とするチタンターゲット１３
が配置されたチャンバーＡ内に搬入した後、該チャンバ
ーＡ内にアルゴンガスを導入すると共に該チャンバーＡ
内において放電を起こさせる。このようにすると、アル
ゴンガスからなるプラズマが発生し、プラズマ中のアル
ゴンイオンがチタンターゲット１３をスパッタリングす
るので、ポリシリコン膜１２の表面には第１の金属膜と
してのチタン膜１４が堆積される。このチタン膜１４の
膜厚については、後述するが、例えば４．５ｎｍ程度に
する。
【００４０】次に、図１（ｃ）に示すように、チャンバ
ーＡ内にアルゴンガスと窒素ガスとの混合ガスを導入す
ると共に該チャンバーＡ内において放電を起こさせて、
アルゴンガス及び窒素ガスからなるプラズマを発生させ
る。このようにすると、チタン膜１４が窒化されてチタ
ン膜１４の表面に第１の窒化チタン膜１５ａが形成され
ると共に、チタンターゲット１３も窒化されてチタンタ
ーゲット１３の表面にも窒化チタン膜１６が形成され
る。
ーＡ内にアルゴンガスと窒素ガスとの混合ガスを導入す
ると共に該チャンバーＡ内において放電を起こさせて、
アルゴンガス及び窒素ガスからなるプラズマを発生させ
る。このようにすると、チタン膜１４が窒化されてチタ
ン膜１４の表面に第１の窒化チタン膜１５ａが形成され
ると共に、チタンターゲット１３も窒化されてチタンタ
ーゲット１３の表面にも窒化チタン膜１６が形成され
る。
【００４１】次に、図２（ａ）に示すように、アルゴン
ガスと窒素ガスとの混合ガスの導入及びチャンバーＡ内
における放電を継続すると、チタンターゲット１３の表
面の窒化チタン膜１６がアルゴンイオンによりスパッタ
リングされるので、第１の窒化チタン膜１５ａの上に第
２の窒化チタン膜１５ｂが堆積され、第１の窒化チタン
膜１５ａと第２の窒化チタン膜１５ｂとからなり第２の
金属膜としての窒化チタン膜１５Ａが形成される。尚、
チタン膜１４（第１の金属膜）と窒化チタン膜１５Ａ
（第２の金属膜）とによってバリア膜が構成される。
ガスと窒素ガスとの混合ガスの導入及びチャンバーＡ内
における放電を継続すると、チタンターゲット１３の表
面の窒化チタン膜１６がアルゴンイオンによりスパッタ
リングされるので、第１の窒化チタン膜１５ａの上に第
２の窒化チタン膜１５ｂが堆積され、第１の窒化チタン
膜１５ａと第２の窒化チタン膜１５ｂとからなり第２の
金属膜としての窒化チタン膜１５Ａが形成される。尚、
チタン膜１４（第１の金属膜）と窒化チタン膜１５Ａ
（第２の金属膜）とによってバリア膜が構成される。
【００４２】第１の実施形態によると、チタンターゲッ
ト１３が配置されたチャンバーＡ内に、まずアルゴンガ
スを導入することにより、ポリシリコン膜１２の上にチ
タン膜１４を堆積することができると共に、その後、ア
ルゴンガスと窒素ガスとの混合ガスを導入することによ
り、チタン膜１４の上に窒化チタン膜１５Ａを形成する
ことができる。すなわち、チタンターゲット１３を取り
替えることなく、チャンバーＡ内に導入するガスを切り
替えるのみで、チタン膜１４及び窒化チタン膜１５Ａを
連続的に形成することができる。
ト１３が配置されたチャンバーＡ内に、まずアルゴンガ
スを導入することにより、ポリシリコン膜１２の上にチ
タン膜１４を堆積することができると共に、その後、ア
ルゴンガスと窒素ガスとの混合ガスを導入することによ
り、チタン膜１４の上に窒化チタン膜１５Ａを形成する
ことができる。すなわち、チタンターゲット１３を取り
替えることなく、チャンバーＡ内に導入するガスを切り
替えるのみで、チタン膜１４及び窒化チタン膜１５Ａを
連続的に形成することができる。
【００４３】次に、図２（ｂ）に示すように、半導体基
板１０を、タングステンを主成分とするタングステンタ
ーゲット１７が配置されたチャンバーＢ内に移送した
後、該チャンバーＢ内にアルゴンガスを導入すると共に
該チャンバーＢ内において放電を起こさせる。このよう
にすると、アルゴンガスからなるプラズマが発生し、プ
ラズマ中のアルゴンイオンがタングステンターゲット１
７をスパッタリングするので、窒化チタン膜１５Ａの上
に高融点金属膜としてのタングステン膜１８が堆積され
る。以上説明した、ポリシリコン膜１２、チタン膜１
４、窒化チタン膜１５Ａ及びタングステン膜１８は電極
構造体としてのゲート電極を構成する。
板１０を、タングステンを主成分とするタングステンタ
ーゲット１７が配置されたチャンバーＢ内に移送した
後、該チャンバーＢ内にアルゴンガスを導入すると共に
該チャンバーＢ内において放電を起こさせる。このよう
にすると、アルゴンガスからなるプラズマが発生し、プ
ラズマ中のアルゴンイオンがタングステンターゲット１
７をスパッタリングするので、窒化チタン膜１５Ａの上
に高融点金属膜としてのタングステン膜１８が堆積され
る。以上説明した、ポリシリコン膜１２、チタン膜１
４、窒化チタン膜１５Ａ及びタングステン膜１８は電極
構造体としてのゲート電極を構成する。
【００４４】ところで、ゲート電極を形成する際には、
ソース及びドレインの形成前に行なわれるハードマスク
（ＳｉＮ膜）の堆積工程又はサイドウォール（ＳｉＮ
膜）の堆積工程が行なわれ、これらの堆積工程の熱処理
温度は６５０〜７５０℃程度である。ソース及びドレイ
ンの形成前の熱処理工程において、窒化チタン膜１５Ａ
中に存在する窒素はチタン膜１４及びポリシリコン膜１
２に拡散する。この際、窒素がチタン膜１４に拡散する
ことにより、チタン膜１４は窒化チタン膜に変化するの
で、チタン膜１４が消えると共に、チタン膜１４が変化
した窒化チタン膜と前から存在していた窒化チタン膜１
５Ａとからなる窒化チタン膜１５Ｂが形成されている。
また、窒素がポリシリコン膜１２に拡散することによ
り、ポリシリコン膜１２と窒化チタン膜１５Ｂとの界面
に、シリコン及び窒素を主成分とする反応層１９が形成
されている。尚、反応層１９には酸素等の原子が含まれ
ている場合もある。
ソース及びドレインの形成前に行なわれるハードマスク
（ＳｉＮ膜）の堆積工程又はサイドウォール（ＳｉＮ
膜）の堆積工程が行なわれ、これらの堆積工程の熱処理
温度は６５０〜７５０℃程度である。ソース及びドレイ
ンの形成前の熱処理工程において、窒化チタン膜１５Ａ
中に存在する窒素はチタン膜１４及びポリシリコン膜１
２に拡散する。この際、窒素がチタン膜１４に拡散する
ことにより、チタン膜１４は窒化チタン膜に変化するの
で、チタン膜１４が消えると共に、チタン膜１４が変化
した窒化チタン膜と前から存在していた窒化チタン膜１
５Ａとからなる窒化チタン膜１５Ｂが形成されている。
また、窒素がポリシリコン膜１２に拡散することによ
り、ポリシリコン膜１２と窒化チタン膜１５Ｂとの界面
に、シリコン及び窒素を主成分とする反応層１９が形成
されている。尚、反応層１９には酸素等の原子が含まれ
ている場合もある。
【００４５】そして、半導体基板１０にゲート電極をマ
スクとして不純物をドーピングして、ソース又はドレイ
ンとなる不純物層を形成した後、不純物を活性化するた
めに例えば７５０℃以上の熱処理を施す。この不純物活
性化のための７５０℃以上の熱処理時には、窒化チタン
膜１５Ｂ中に（拡散できる）余剰の窒素は殆ど存在しな
いので、反応層１９の増加はない。
スクとして不純物をドーピングして、ソース又はドレイ
ンとなる不純物層を形成した後、不純物を活性化するた
めに例えば７５０℃以上の熱処理を施す。この不純物活
性化のための７５０℃以上の熱処理時には、窒化チタン
膜１５Ｂ中に（拡散できる）余剰の窒素は殆ど存在しな
いので、反応層１９の増加はない。
【００４６】前述したように、シリコン及び窒素を主成
分とする反応層１９の抵抗値は極めて大きいため、反応
層１９の厚さが大きい場合には、ポリシリコン膜１２と
タングステン膜１８との間の界面抵抗は高くなる。
分とする反応層１９の抵抗値は極めて大きいため、反応
層１９の厚さが大きい場合には、ポリシリコン膜１２と
タングステン膜１８との間の界面抵抗は高くなる。
【００４７】ところが、第１の実施形態においては、ポ
リシリコン膜１２と窒化チタン膜１５Ａとの間にチタン
膜１４を介在させたため、窒化チタン膜１５Ａ中の窒素
の大部分はチタン膜１４の窒化に消費され、ポリシリコ
ン膜１２の窒化に寄与する窒素の量は少ないので、反応
層１９の厚さは従来に比べて著しく小さくなる。従っ
て、ポリシリコン膜１２とタングステン膜１８との間の
界面抵抗は大きく低減する。
リシリコン膜１２と窒化チタン膜１５Ａとの間にチタン
膜１４を介在させたため、窒化チタン膜１５Ａ中の窒素
の大部分はチタン膜１４の窒化に消費され、ポリシリコ
ン膜１２の窒化に寄与する窒素の量は少ないので、反応
層１９の厚さは従来に比べて著しく小さくなる。従っ
て、ポリシリコン膜１２とタングステン膜１８との間の
界面抵抗は大きく低減する。
【００４８】従って、チタン膜１４の厚さとしては、窒
化チタン膜１５Ａ中の窒素がチタン膜１４に拡散して、
チタン膜１４の全領域が窒化チタン膜に変化してしまう
程度が好ましい。
化チタン膜１５Ａ中の窒素がチタン膜１４に拡散して、
チタン膜１４の全領域が窒化チタン膜に変化してしまう
程度が好ましい。
【００４９】チタン膜１４の厚さが大きくて、チタン膜
１４の全領域が窒化チタン膜に変化しない場合には、ソ
ース及びドレインの活性化のための熱処理よりも前の熱
処理工程で、チタン膜１４のチタンとポリシリコン膜１
２のシリコンとが反応してポリシリコン膜１２の表面部
にチタンシリサイド（ＴｉＳｉ2 ）層が形成されるた
め、ソース及びドレインの活性化のための７５０℃以上
の熱処理で膜剥がれが生じる。
１４の全領域が窒化チタン膜に変化しない場合には、ソ
ース及びドレインの活性化のための熱処理よりも前の熱
処理工程で、チタン膜１４のチタンとポリシリコン膜１
２のシリコンとが反応してポリシリコン膜１２の表面部
にチタンシリサイド（ＴｉＳｉ2 ）層が形成されるた
め、ソース及びドレインの活性化のための７５０℃以上
の熱処理で膜剥がれが生じる。
【００５０】一方、チタン膜１４の厚さが小さいときに
は、チタンシリサイド層は形成されないが、窒化チタン
膜１５Ａの多量の窒素がチタン膜１４を通過してポリシ
リコン膜１２中に拡散するため、反応層１９の厚さが大
きくなるので、ポリシリコン膜１２と高融点金属膜１８
との界面抵抗が高くなってしまう。
は、チタンシリサイド層は形成されないが、窒化チタン
膜１５Ａの多量の窒素がチタン膜１４を通過してポリシ
リコン膜１２中に拡散するため、反応層１９の厚さが大
きくなるので、ポリシリコン膜１２と高融点金属膜１８
との界面抵抗が高くなってしまう。
【００５１】前述したように、ＭＯＳトランジスタの遅
延時間に影響を及ぼさない程度にまで、ポリシリコン膜
１２と高融点金属膜１８との界面抵抗を低くするために
は、界面抵抗としては３００Ωμｍ2 以下の値が必要と
なる。
延時間に影響を及ぼさない程度にまで、ポリシリコン膜
１２と高融点金属膜１８との界面抵抗を低くするために
は、界面抵抗としては３００Ωμｍ2 以下の値が必要と
なる。
【００５２】また、ポリシリコン膜１２と高融点金属膜
１８との間の界面抵抗を３００Ωμｍ2 以下にするため
に、窒化シリコンからなる反応層１９の厚さとしては、
ポリシリコン膜１２と窒化チタン膜１５Ｂとの間にオー
ミック性が現われる程度つまり０〜１．５ｎｍの範囲が
好ましく、０〜１．０ｎｍの範囲が特に好ましい。
１８との間の界面抵抗を３００Ωμｍ2 以下にするため
に、窒化シリコンからなる反応層１９の厚さとしては、
ポリシリコン膜１２と窒化チタン膜１５Ｂとの間にオー
ミック性が現われる程度つまり０〜１．５ｎｍの範囲が
好ましく、０〜１．０ｎｍの範囲が特に好ましい。
【００５３】反応層１９の厚さが０ｎｍであるというこ
とは反応層１９が実質的に存在しないことを意味し、反
応層１９の厚さが０ｎｍであると、反応層１９の抵抗が
存在しなくなるので、ポリシリコン膜１２と高融点金属
膜１８との間の界面抵抗はより一層低くなる。
とは反応層１９が実質的に存在しないことを意味し、反
応層１９の厚さが０ｎｍであると、反応層１９の抵抗が
存在しなくなるので、ポリシリコン膜１２と高融点金属
膜１８との間の界面抵抗はより一層低くなる。
【００５４】尚、第１の実施形態においては、窒素ガス
からなるプラズマによりチタン膜１４の表面部が窒化さ
れ、その後の熱処理工程において、窒化チタン膜１５Ａ
中に存在する窒素がチタン膜１４中に拡散することによ
って、チタン膜１４は窒化チタン膜に変化したが、これ
に代えて、窒素ガスからなるプラズマにより、チタン膜
１４の全領域が窒化されてチタン膜１４が窒化チタン膜
に変化してもよい。このようにしても、チタン膜１４を
堆積しない場合に比べて、シリコンと窒素とが反応して
形成される窒化シリコンからなる反応層の成長が抑制さ
れ、これにより、ポリシリコン膜と高融点金属膜との間
の界面抵抗が低減する。
からなるプラズマによりチタン膜１４の表面部が窒化さ
れ、その後の熱処理工程において、窒化チタン膜１５Ａ
中に存在する窒素がチタン膜１４中に拡散することによ
って、チタン膜１４は窒化チタン膜に変化したが、これ
に代えて、窒素ガスからなるプラズマにより、チタン膜
１４の全領域が窒化されてチタン膜１４が窒化チタン膜
に変化してもよい。このようにしても、チタン膜１４を
堆積しない場合に比べて、シリコンと窒素とが反応して
形成される窒化シリコンからなる反応層の成長が抑制さ
れ、これにより、ポリシリコン膜と高融点金属膜との間
の界面抵抗が低減する。
【００５５】（第１の実施形態により形成された電極構
造体の特性）以下、第１の実施形態により形成されたポ
リメタル構造を有するゲート電極の特性について説明す
る。
造体の特性）以下、第１の実施形態により形成されたポ
リメタル構造を有するゲート電極の特性について説明す
る。
【００５６】図３は、第１の実施形態、第１の従来例及
び第２の従来例に係る方法により得られるゲート電極に
対する熱処理温度（℃）と、熱処理後のポリシリコン膜
と高融点金属膜との間の界面抵抗（Ｒc ）との関係を示
しており、図３において、★は第１の実施形態により得
られるゲート電極（ｎ型のポリシリコン膜（ＮＰＳと表
示）の上にチタン膜及び窒化チタン膜からなるバリア膜
を有する構造）を示し、☆は第１の実施形態により得ら
れるゲート電極（ｐ型のポリシリコン膜（ＰＰＳと表
示）の上にチタン膜及び窒化チタン膜からなるバリア膜
を有する構造）を示し、●は第１の従来例により得られ
るゲート電極（ｎ型のポリシリコン膜の上に窒化タング
ステン膜からなるバリア膜を有する構造）を示し、○は
第１の従来例により得られるゲート電極（ｐ型のポリシ
リコン膜の上に窒化タングステン膜からなるバリア膜を
有する構造）を示し、◆は第２の従来例により得られる
ゲート電極（ｎ型のポリシリコン膜の上に窒化チタン膜
からなるバリア膜を有する構造）を示し、◇は第２の従
来例により得られるゲート電極（ｐ型のポリシリコン膜
の上に窒化チタン膜からなるバリア膜を有する構造）を
示している。また、図３においては、界面抵抗値Ｒｃ＝
５００Ω・μｍ2 を超えると非オーミックであるため、
界面抵抗としては１ｍＡ／μｍ2 の電流を流した場合の
抵抗値を示している。
び第２の従来例に係る方法により得られるゲート電極に
対する熱処理温度（℃）と、熱処理後のポリシリコン膜
と高融点金属膜との間の界面抵抗（Ｒc ）との関係を示
しており、図３において、★は第１の実施形態により得
られるゲート電極（ｎ型のポリシリコン膜（ＮＰＳと表
示）の上にチタン膜及び窒化チタン膜からなるバリア膜
を有する構造）を示し、☆は第１の実施形態により得ら
れるゲート電極（ｐ型のポリシリコン膜（ＰＰＳと表
示）の上にチタン膜及び窒化チタン膜からなるバリア膜
を有する構造）を示し、●は第１の従来例により得られ
るゲート電極（ｎ型のポリシリコン膜の上に窒化タング
ステン膜からなるバリア膜を有する構造）を示し、○は
第１の従来例により得られるゲート電極（ｐ型のポリシ
リコン膜の上に窒化タングステン膜からなるバリア膜を
有する構造）を示し、◆は第２の従来例により得られる
ゲート電極（ｎ型のポリシリコン膜の上に窒化チタン膜
からなるバリア膜を有する構造）を示し、◇は第２の従
来例により得られるゲート電極（ｐ型のポリシリコン膜
の上に窒化チタン膜からなるバリア膜を有する構造）を
示している。また、図３においては、界面抵抗値Ｒｃ＝
５００Ω・μｍ2 を超えると非オーミックであるため、
界面抵抗としては１ｍＡ／μｍ2 の電流を流した場合の
抵抗値を示している。
【００５７】図３から分かるように、第１の実施形態に
より得られるゲート電極では、熱処理温度がトランジス
タの形成に必要な９００℃程度に高くなっても、界面抵
抗の上昇はなく、非常に良好な結果が得られている。ま
た、図３から分かるように、７５０℃の熱処理において
第１の実施形態と第１の従来例との間で界面抵抗に格差
が現われ始め、８５０℃の熱処理においては第１の実施
形態と第１の従来例との界面抵抗の格差が顕著になり、
９００℃以上の熱処理では第１の実施形態と第１の従来
例との界面抵抗の格差は比較にならない程度に拡がって
いる。
より得られるゲート電極では、熱処理温度がトランジス
タの形成に必要な９００℃程度に高くなっても、界面抵
抗の上昇はなく、非常に良好な結果が得られている。ま
た、図３から分かるように、７５０℃の熱処理において
第１の実施形態と第１の従来例との間で界面抵抗に格差
が現われ始め、８５０℃の熱処理においては第１の実施
形態と第１の従来例との界面抵抗の格差が顕著になり、
９００℃以上の熱処理では第１の実施形態と第１の従来
例との界面抵抗の格差は比較にならない程度に拡がって
いる。
【００５８】図４（ａ）〜（ｅ）は、第１の実施形態に
係る電極構造体の形成方法において、チタン膜１４の厚
さを変化させたときの、熱処理後の反応層１９の厚さの
変化を示しており、ＴＥＭ写真を模式的に表現した断面
図である。尚、熱処理の温度は１０００℃であって、熱
処理の時間は３０秒である。
係る電極構造体の形成方法において、チタン膜１４の厚
さを変化させたときの、熱処理後の反応層１９の厚さの
変化を示しており、ＴＥＭ写真を模式的に表現した断面
図である。尚、熱処理の温度は１０００℃であって、熱
処理の時間は３０秒である。
【００５９】図４（ａ）はチタン膜の厚さが０ｎｍの場
合を示し、図４（ｂ）はチタン膜の厚さが２．５ｎｍの
場合を示し、図４（ｃ）はチタン膜の厚さが３．５ｎｍ
の場合を示し、図４（ｄ）はチタン膜の厚さが４．５ｎ
ｍの場合を示し、図４（ｅ）はチタン膜の厚さが１０．
０ｎｍの場合を示している。
合を示し、図４（ｂ）はチタン膜の厚さが２．５ｎｍの
場合を示し、図４（ｃ）はチタン膜の厚さが３．５ｎｍ
の場合を示し、図４（ｄ）はチタン膜の厚さが４．５ｎ
ｍの場合を示し、図４（ｅ）はチタン膜の厚さが１０．
０ｎｍの場合を示している。
【００６０】図４（ａ）〜（ｄ）からも分かるように、
チタン膜の厚さの増加に伴って、窒化シリコンからなる
反応層１９の厚さは減少する。特にチタン膜の厚さが
４．５ｎｍの場合では、反応層１９の厚さは１ｎｍ以下
になって界面抵抗が大きく低減する。
チタン膜の厚さの増加に伴って、窒化シリコンからなる
反応層１９の厚さは減少する。特にチタン膜の厚さが
４．５ｎｍの場合では、反応層１９の厚さは１ｎｍ以下
になって界面抵抗が大きく低減する。
【００６１】また、図４（ｅ）から分かるように、チタ
ン膜の厚さが１０．０ｎｍになると、熱処理工程におい
てポリシリコン膜中のシリコン原子が窒化チタン膜中を
拡散してタングステン膜に至り、タングステンシリサイ
ド（ＷＳｉx ）層が形成される。タングステンシリサイ
ドが形成されるメカニズムは次の通りである。すなわ
ち、チタン膜の厚さが大きいため、熱処理工程の前に既
にチタン膜のチタン原子とポリシリコン膜のシリコン原
子とが反応してチタンシリサイド（ＴｉＳｉ2 ）層が形
成されている。これは、ハードマスク（ＳｉＮ膜）又は
サイドウォール（ＳｉＮ膜）の堆積工程で６５０〜７５
０℃の熱処理が加わり、チタンシリサイド層が形成され
ているからである。その後に行なわれるソース及びドレ
インの活性化のための熱処理のような高温の熱処理によ
りチタンシリサイド層が凝集して、窒化チタン膜に隙間
が形成され、ポリシリコン膜のシリコンが窒化チタン膜
の隙間を拡散してタングステン膜に至るものと推測され
る（J.Appl.Phys.62(4),15August1987. p1265参照 ）。
この現象が発生した場合には、ポリシリコン膜における
シリコン原子が拡散した跡にはボイドが発生するため、
ポリシリコン膜とタングステン膜との間で膜剥がれが生
じる結果となる。従って、チタン膜の厚さとしては８ｎ
ｍ以下にする必要がある。
ン膜の厚さが１０．０ｎｍになると、熱処理工程におい
てポリシリコン膜中のシリコン原子が窒化チタン膜中を
拡散してタングステン膜に至り、タングステンシリサイ
ド（ＷＳｉx ）層が形成される。タングステンシリサイ
ドが形成されるメカニズムは次の通りである。すなわ
ち、チタン膜の厚さが大きいため、熱処理工程の前に既
にチタン膜のチタン原子とポリシリコン膜のシリコン原
子とが反応してチタンシリサイド（ＴｉＳｉ2 ）層が形
成されている。これは、ハードマスク（ＳｉＮ膜）又は
サイドウォール（ＳｉＮ膜）の堆積工程で６５０〜７５
０℃の熱処理が加わり、チタンシリサイド層が形成され
ているからである。その後に行なわれるソース及びドレ
インの活性化のための熱処理のような高温の熱処理によ
りチタンシリサイド層が凝集して、窒化チタン膜に隙間
が形成され、ポリシリコン膜のシリコンが窒化チタン膜
の隙間を拡散してタングステン膜に至るものと推測され
る（J.Appl.Phys.62(4),15August1987. p1265参照 ）。
この現象が発生した場合には、ポリシリコン膜における
シリコン原子が拡散した跡にはボイドが発生するため、
ポリシリコン膜とタングステン膜との間で膜剥がれが生
じる結果となる。従って、チタン膜の厚さとしては８ｎ
ｍ以下にする必要がある。
【００６２】（第２の実施形態）以下、本発明の第２の
実施形態に係る半導体装置の製造方法について、図５
（ａ）、（ｂ）及び図６（ａ）、（ｂ）を参照しながら
説明する。
実施形態に係る半導体装置の製造方法について、図５
（ａ）、（ｂ）及び図６（ａ）、（ｂ）を参照しながら
説明する。
【００６３】まず、図５（ａ）に示すように、半導体基
板２０の上に、ゲート絶縁膜となるシリコン酸化膜２１
を形成した後、該シリコン酸化膜２１の上にポリシリコ
ン膜２２を堆積する。
板２０の上に、ゲート絶縁膜となるシリコン酸化膜２１
を形成した後、該シリコン酸化膜２１の上にポリシリコ
ン膜２２を堆積する。
【００６４】次に、第１の実施形態と同様の方法で、ポ
リシリコン膜２２の上に、バリア膜となるチタン膜２４
及び窒化チタン膜２５を順次形成した後、窒化チタン膜
２５の上にタングステン膜２８を堆積して、ポリシリコ
ン膜２２、チタン膜２４、窒化チタン膜２５及びタング
ステン膜２８からなる積層体を形成する。
リシリコン膜２２の上に、バリア膜となるチタン膜２４
及び窒化チタン膜２５を順次形成した後、窒化チタン膜
２５の上にタングステン膜２８を堆積して、ポリシリコ
ン膜２２、チタン膜２４、窒化チタン膜２５及びタング
ステン膜２８からなる積層体を形成する。
【００６５】次に、図５（ｂ）に示すように、前記の積
層体の上に、窒化シリコン膜からなりゲート電極を形成
するためのハードマスク２９を形成する。この場合、窒
化シリコン膜の堆積温度は７５０℃程度であり、この熱
処理により窒化チタン膜２５中の余剰窒素がチタン膜２
４に拡散して窒化チタン膜に変化する。余剰窒素が多い
場合には、図５（ｂ）に示すように、ポリシリコン膜２
２と窒化チタン膜２５との間に、シリコン及び窒素を主
成分とする反応層３４が形成される。
層体の上に、窒化シリコン膜からなりゲート電極を形成
するためのハードマスク２９を形成する。この場合、窒
化シリコン膜の堆積温度は７５０℃程度であり、この熱
処理により窒化チタン膜２５中の余剰窒素がチタン膜２
４に拡散して窒化チタン膜に変化する。余剰窒素が多い
場合には、図５（ｂ）に示すように、ポリシリコン膜２
２と窒化チタン膜２５との間に、シリコン及び窒素を主
成分とする反応層３４が形成される。
【００６６】次に、図５（ｃ）に示すように、前記の積
層体に対してハードマスク２９を用いてエッチングを行
なって積層体からなるゲート電極を形成した後、該ゲー
ト電極を洗浄する。この場合、ゲート電極の上層膜には
タングステン膜２８が用いられているため、タングステ
ンが溶出しない洗浄液を用いて洗浄する。洗浄液として
は、過酸化水素水はタングステンを溶出させるので、希
釈フッ酸（ＨＦ）を用いることが好ましい。
層体に対してハードマスク２９を用いてエッチングを行
なって積層体からなるゲート電極を形成した後、該ゲー
ト電極を洗浄する。この場合、ゲート電極の上層膜には
タングステン膜２８が用いられているため、タングステ
ンが溶出しない洗浄液を用いて洗浄する。洗浄液として
は、過酸化水素水はタングステンを溶出させるので、希
釈フッ酸（ＨＦ）を用いることが好ましい。
【００６７】ところで、チタンシリサイド（ＴｉＳ
ｉ2 ）層は希釈フッ酸に溶解する性質を有するため、ポ
リシリコン膜２２と窒化チタン膜２５との間にチタンシ
リサイド層が形成されていると、ポリシリコン膜２２と
窒化チタン膜２５との間の領域にはサイドエッチングが
発生する。ところが、第２の実施形態においては、希釈
フッ酸を用いて洗浄するにも拘わらず、ポリシリコン膜
２２と窒化チタン膜２５との間の領域にはサイドエッチ
ングが発生していない。このことから、チタン膜２４は
全面的に窒化チタンに変化し、これによって、ポリシリ
コン膜２２と窒化チタン膜２５との間にチタンシリサイ
ド層が形成されていないことが確認できる。
ｉ2 ）層は希釈フッ酸に溶解する性質を有するため、ポ
リシリコン膜２２と窒化チタン膜２５との間にチタンシ
リサイド層が形成されていると、ポリシリコン膜２２と
窒化チタン膜２５との間の領域にはサイドエッチングが
発生する。ところが、第２の実施形態においては、希釈
フッ酸を用いて洗浄するにも拘わらず、ポリシリコン膜
２２と窒化チタン膜２５との間の領域にはサイドエッチ
ングが発生していない。このことから、チタン膜２４は
全面的に窒化チタンに変化し、これによって、ポリシリ
コン膜２２と窒化チタン膜２５との間にチタンシリサイ
ド層が形成されていないことが確認できる。
【００６８】次に、半導体基板２０にゲート電極をマス
クとして不純物をドーピングして低濃度不純物層３０を
形成した後、半導体基板２０の上に全面に亘って７５０
℃の温度でシリコン窒化膜を堆積し、その後、該シリコ
ン窒化膜に対して異方性エッチングを行なうことによ
り、図６（ａ）に示すように、ゲート電極の壁面にサイ
ドウォール３１を形成する。次に、半導体基板２０にゲ
ート電極及びサイドウォール３１をマスクとして不純物
をドーピングして高濃度不純物層３３を形成する。
クとして不純物をドーピングして低濃度不純物層３０を
形成した後、半導体基板２０の上に全面に亘って７５０
℃の温度でシリコン窒化膜を堆積し、その後、該シリコ
ン窒化膜に対して異方性エッチングを行なうことによ
り、図６（ａ）に示すように、ゲート電極の壁面にサイ
ドウォール３１を形成する。次に、半導体基板２０にゲ
ート電極及びサイドウォール３１をマスクとして不純物
をドーピングして高濃度不純物層３３を形成する。
【００６９】次に、半導体基板２０に対して７５０℃以
上の温度の熱処理を施して、ソース及びドレインとな
る、低濃度不純物層３０及び高濃度不純物層３３を活性
化する。ソース及びドレインとなる不純物層の活性化の
ための７５０℃以上の熱処理を行なう前の時点で、窒化
チタン膜２５中の余剰窒素は殆どなくなっているため、
７５０℃以上の熱処理を行なっても、ポリシリコン膜２
２と窒化チタン膜２５との間に形成される反応層３４の
増加は殆どない。
上の温度の熱処理を施して、ソース及びドレインとな
る、低濃度不純物層３０及び高濃度不純物層３３を活性
化する。ソース及びドレインとなる不純物層の活性化の
ための７５０℃以上の熱処理を行なう前の時点で、窒化
チタン膜２５中の余剰窒素は殆どなくなっているため、
７５０℃以上の熱処理を行なっても、ポリシリコン膜２
２と窒化チタン膜２５との間に形成される反応層３４の
増加は殆どない。
【００７０】図７（ａ）、（ｂ）は、第２の実施形態に
係る半導体装置の製造方法における、チタン膜２４の膜
厚ｄと、熱処理後におけるポリシリコン膜２２と高融点
金属膜２８との間の界面抵抗Ｒｃとの関係を示してお
り、チタン膜２４の上に、１０ｎｍの厚さを持つ窒化チ
タン膜２５及び４０ｎｍの厚さを持つタングステン膜２
８を堆積した場合である。また、熱処理工程として、ハ
ードマスク２９となる窒化チタン膜を７５０℃で堆積す
る工程と、ソース又はドレインとなる低濃度不純物層３
０及び高濃度不純物層３３を活性化するため、９７５℃
の温度下で３０秒間の熱処理とを行なった。尚、図７
（ａ）はｎ型のポリシリコン膜２２を用いた場合を示
し、図７（ｂ）はｐ型のポリシリコン膜２２を用いた場
合を示している。
係る半導体装置の製造方法における、チタン膜２４の膜
厚ｄと、熱処理後におけるポリシリコン膜２２と高融点
金属膜２８との間の界面抵抗Ｒｃとの関係を示してお
り、チタン膜２４の上に、１０ｎｍの厚さを持つ窒化チ
タン膜２５及び４０ｎｍの厚さを持つタングステン膜２
８を堆積した場合である。また、熱処理工程として、ハ
ードマスク２９となる窒化チタン膜を７５０℃で堆積す
る工程と、ソース又はドレインとなる低濃度不純物層３
０及び高濃度不純物層３３を活性化するため、９７５℃
の温度下で３０秒間の熱処理とを行なった。尚、図７
（ａ）はｎ型のポリシリコン膜２２を用いた場合を示
し、図７（ｂ）はｐ型のポリシリコン膜２２を用いた場
合を示している。
【００７１】図７（ａ）、（ｂ）から分かるように、チ
タン膜２４の膜厚が２ｎｍ以上であると、界面抵抗は２
００Ωμｍ2 以下となって極めて低いと共にオーミック
特性を得ることができる。
タン膜２４の膜厚が２ｎｍ以上であると、界面抵抗は２
００Ωμｍ2 以下となって極めて低いと共にオーミック
特性を得ることができる。
【００７２】また、チタン膜２４の膜厚が１ｎｍの場合
には、オーミック性は得られたが、界面抵抗は少し高く
なっている。これは、チタン膜２４の膜厚が小さいの
で、シリコン窒化膜からなる反応層２９の厚さが若干大
きくなっているためである。
には、オーミック性は得られたが、界面抵抗は少し高く
なっている。これは、チタン膜２４の膜厚が小さいの
で、シリコン窒化膜からなる反応層２９の厚さが若干大
きくなっているためである。
【００７３】尚、比較例として、チタン膜２４を形成し
ないで、その他については第２の実施形態と同じ条件で
形成されたゲート電極について、界面抵抗を測定したと
ころ、ｎ型のポリシリコン膜２２を用いた場合には１４
８８Ωμｍ2 であって非オーミックであり、ｐ型のポリ
シリコン膜２２を用いた場合には１６８９Ωμｍ2 であ
って非オーミックであった。
ないで、その他については第２の実施形態と同じ条件で
形成されたゲート電極について、界面抵抗を測定したと
ころ、ｎ型のポリシリコン膜２２を用いた場合には１４
８８Ωμｍ2 であって非オーミックであり、ｐ型のポリ
シリコン膜２２を用いた場合には１６８９Ωμｍ2 であ
って非オーミックであった。
【００７４】第２の実施形態によると、７５０℃以上の
熱処理の後においても、チタンシリサイド層が形成され
ないと共に界面抵抗を低減できるので、ＭＯＳトランジ
スタの動作速度の低下を防止することができる。また、
チタンシリサイド層が形成されることに起因してタング
ステン膜２８が膜剥がれする事態も防止できる。
熱処理の後においても、チタンシリサイド層が形成され
ないと共に界面抵抗を低減できるので、ＭＯＳトランジ
スタの動作速度の低下を防止することができる。また、
チタンシリサイド層が形成されることに起因してタング
ステン膜２８が膜剥がれする事態も防止できる。
【００７５】尚、第１及び第２の実施形態においては、
高融点金属膜として、タングステン膜を用いたが、これ
に代えて、モリブデン（Ｍｏ）膜、タングステンシリサ
イド（ＷＳｉx ）膜又はモリブデンシリサイド（ＭｏＳ
ｉ2 ）膜を用いてもよい。
高融点金属膜として、タングステン膜を用いたが、これ
に代えて、モリブデン（Ｍｏ）膜、タングステンシリサ
イド（ＷＳｉx ）膜又はモリブデンシリサイド（ＭｏＳ
ｉ2 ）膜を用いてもよい。
【００７６】また、バリア膜の上層膜としては、窒化チ
タン膜を用いたが、これに代えて、窒化タンタル（Ｔａ
Ｎ）膜又は窒化タングステン（ＷＮ）膜等の他の金属窒
化物膜を用いてもよい。
タン膜を用いたが、これに代えて、窒化タンタル（Ｔａ
Ｎ）膜又は窒化タングステン（ＷＮ）膜等の他の金属窒
化物膜を用いてもよい。
【００７７】また、バリア膜の下層膜としては、チタン
膜を用いたが、これに代えて、タンタル（Ｔａ）又はタ
ングステン（Ｗ）等のように、窒化物を形成することが
できる金属を用いることができる。
膜を用いたが、これに代えて、タンタル（Ｔａ）又はタ
ングステン（Ｗ）等のように、窒化物を形成することが
できる金属を用いることができる。
【００７８】尚、バリア膜の上層膜及び下層膜を構成す
る金属（Ｔｉ、Ｔａ、Ｗ）は、同一であってもよいし異
なってもよいが、同一の金属を用いると、同一のターゲ
ットを用いて導入するガスを変化させるだけで、バリア
膜の上層膜及び下層膜を連続的に形成することができる
ので好ましい。
る金属（Ｔｉ、Ｔａ、Ｗ）は、同一であってもよいし異
なってもよいが、同一の金属を用いると、同一のターゲ
ットを用いて導入するガスを変化させるだけで、バリア
膜の上層膜及び下層膜を連続的に形成することができる
ので好ましい。
【００７９】また、シリコン基板に代えて、ＳＯＩ基板
を用いることもできる。
を用いることもできる。
【００８０】
【発明の効果】本発明に係る電極構造体の形成方法によ
ると、７５０℃以上の熱処理を施しても、電極構造体に
おけるシリコン含有膜と高融点金属膜との間の界面抵抗
を低くすることができる。
ると、７５０℃以上の熱処理を施しても、電極構造体に
おけるシリコン含有膜と高融点金属膜との間の界面抵抗
を低くすることができる。
【００８１】また、本発明に係る半導体装置の製造方法
によると、ソース又はドレインとなる不純物層を活性化
するために７５０℃以上の熱処理を施しても、ゲート電
極におけるポリシリコン膜と高融点金属膜との間の界面
抵抗を低くすることができる。従って、ＭＯＳトランジ
スタの遅延時間を低減して、ＭＯＳトランジスタの動作
速度の向上を図ることができる。
によると、ソース又はドレインとなる不純物層を活性化
するために７５０℃以上の熱処理を施しても、ゲート電
極におけるポリシリコン膜と高融点金属膜との間の界面
抵抗を低くすることができる。従って、ＭＯＳトランジ
スタの遅延時間を低減して、ＭＯＳトランジスタの動作
速度の向上を図ることができる。
【図１】（ａ）〜（ｃ）は、第１の実施形態に係る電極
構造体の形成方法の各工程を示す断面図である。
構造体の形成方法の各工程を示す断面図である。
【図２】（ａ）〜（ｃ）は、第１の実施形態に係る電極
構造体の形成方法の各工程を示す断面図である。
構造体の形成方法の各工程を示す断面図である。
【図３】第１の実施形態、第１の従来例及び第２の従来
例に係る電極構造体の形成方法により得られるゲート電
極に対する熱処理の温度と、熱処理後の界面抵抗との関
係を示す図である。
例に係る電極構造体の形成方法により得られるゲート電
極に対する熱処理の温度と、熱処理後の界面抵抗との関
係を示す図である。
【図４】（ａ）〜（ｅ）は、第１の実施形態に係る電極
構造体の形成方法において、チタン膜の厚さを変化させ
たときの、熱処理後の反応層の厚さの変化を示す断面図
である。
構造体の形成方法において、チタン膜の厚さを変化させ
たときの、熱処理後の反応層の厚さの変化を示す断面図
である。
【図５】（ａ）〜（ｃ）は第２の実施形態に係る半導体
装置の製造方法の各工程を示す断面図である。
装置の製造方法の各工程を示す断面図である。
【図６】（ａ）、（ｂ）は第２の実施形態に係る半導体
装置の製造方法の各工程を示す断面図である。
装置の製造方法の各工程を示す断面図である。
【図７】（ａ）、（ｂ）は第２の実施形態に係る半導体
装置の製造方法におけるチタン膜の膜厚と、熱処理後の
界面抵抗との関係を示す図である。
装置の製造方法におけるチタン膜の膜厚と、熱処理後の
界面抵抗との関係を示す図である。
【図８】（ａ）は第１の従来例に係る電極構造体の断面
図であり、（ｂ）は第２の従来例に係る電極構造体の断
面図であり、（ｃ）は第１の従来例に係る電極構造体に
対して７５０℃以上の熱処理を施したときの断面図であ
る。
図であり、（ｂ）は第２の従来例に係る電極構造体の断
面図であり、（ｃ）は第１の従来例に係る電極構造体に
対して７５０℃以上の熱処理を施したときの断面図であ
る。
【図９】（ａ）〜（ｃ）は第２の従来例に係る電極構造
体の形成方法の各工程を示す断面図である。
体の形成方法の各工程を示す断面図である。
【図１０】（ａ）、（ｂ）は第２の従来例に係る電極構
造体の形成方法の問題点を説明する断面図である。
造体の形成方法の問題点を説明する断面図である。
【図１１】第１の従来例及び第２の従来例に係る電極構
造体の形成方法により得られるゲート電極に対する熱処
理の温度と、熱処理後の界面抵抗との関係を示す図であ
る。
造体の形成方法により得られるゲート電極に対する熱処
理の温度と、熱処理後の界面抵抗との関係を示す図であ
る。
Ａ チャンバー Ｂ チャンバー １０ 半導体基板 １１ ゲート絶縁膜 １２ ポリシリコン膜 １３ チタンターゲット １４ チタン膜 １５Ａ 窒化チタン膜 １５Ｂ 窒化チタン膜 １５ａ 第１の窒化チタン膜 １５ｂ 第２の窒化チタン膜 １６ 窒化チタン膜 １７ タングステンターゲット １８ タングステン膜 １９ 反応層 ２０ 半導体基板 ２１ ゲート絶縁膜 ２２ ポリシリコン膜 ２４ チタン膜 ２５ 窒化チタン膜 ２５Ａ 窒化チタン膜 ２８ タングステン膜 ２９ ハードマスク ３０ 低濃度不純物層 ３１ サイドウォール ３３ 高濃度不純物層 ３４ 反応層
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開2000−68502（ＪＰ，Ａ) 特開 平11−68095（ＪＰ，Ａ) 特開 平７−176732（ＪＰ，Ａ) 特開2002−25964（ＪＰ，Ａ) Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ Ｍｅｅｔｉｎｇ，1999．ＩＥＤＭ Ｔｅ ｃｈｎｉｃａｌ Ｄｉｇｅｓｔ．Ｉｎｔ ｅｒｎａｔｉｏｎａｌ，1999，ｐ．319 −322 ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃ ｅｓ，米国，Ｖｏｌ．43，Ｎｏ．11, ｐ．1864−1869 (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/78 H01L 21/28 301 H01L 21/3205 H01L 29/43
Claims (9)
- 【請求項１】 シリコンを主成分とするシリコン含有膜
の上に、第１の金属からなる第１の金属膜を堆積する工
程と、 前記第１の金属膜の上に、第２の金属の窒化物からなる
第２の金属膜を堆積する工程と、 前記第２の金属膜の上に高融点金属膜を堆積して、前記
シリコン含有膜、前記第１の金属膜、前記第２の金属膜
及び前記高融点金属膜からなる積層膜を形成する工程
と、 前記積層膜上に熱処理を施しながら絶縁膜を堆積する工
程と、 前記堆積工程の後に、 前記積層膜に対して７５０℃以上
の温度で熱処理を施す工程とを備え、前記堆積工程の熱処理により、前記第２の金属膜中の窒
素が前記第１の金属膜に拡散して該 第１の金属の窒化物
に変化することを特徴とする電極構造体の形成方法。 - 【請求項２】 前記絶縁膜は、前記積層膜に対するハー
ドマスクまたはサイドウォールになることを特徴とする
請求項１に記載の電極構造体の形成方法。 - 【請求項３】 前記堆積工程の熱処理温度は、６５０℃
以上かつ７５０℃以下の範囲であることを特徴とする請
求項１に記載の電極構造体の形成方法。 - 【請求項４】 前記第２の金属の窒化物は、窒化チタ
ン、窒化タングステン、窒化タンタル又は窒化タングス
テンシリサイドであることを特徴とする請求項１に記載
の電極構造体の形成方法。 - 【請求項５】 シリコンを主成分とするシリコン含有膜
の上に、金属からなる第１の金属膜を堆積する工程と、 前記第１の金属膜の上に、前記金属の窒化物からなる第
２の金属膜を堆積する工程と、 前記第２の金属膜の上に高融点金属膜を堆積して、前記
シリコン含有膜、前記第１の金属膜、前記第２の金属膜
及び前記高融点金属膜からなる積層膜を形成する工程
と、 前記積層膜に対して７５０℃以上の温度で熱処理を施す
工程とを備え、 前記第１の金属膜は、前記金属からなるターゲットを用
いて行なうスパッタリングにより堆積され、 前記第２の金属膜は、前記ターゲットの表面に形成され
た前記金属の窒化物膜に対するスパッタリングにより堆
積され、 前記熱処理の前に、前記金属は既に窒化されて前記金属
の窒化物に変化する ことを特徴とする電極構造体の形成
方法。 - 【請求項６】 シリコンを主成分とするシリコン含有膜
の上に、チタンからなる第１の金属膜を堆積する工程
と、 前記第１の金属膜の上に、窒化チタンからなる第２の金
属膜を堆積する工程と、 前記第２の金属膜の上に高融点金属膜を堆積して、前記
シリコン含有膜、前記第１の金属膜、前記第２の金属膜
及び前記高融点金属膜からなる積層膜を形成する工程
と、 前記積層膜に対して７５０℃以上の温度で熱処理を施す
工程とを備え、 前記熱処理の前に、前記チタンは既に窒化されて窒化チ
タンに変化することを特徴とする 電極構造体の形成方
法。 - 【請求項７】 半導体領域上にポリシリコン膜を堆積す
る工程と、 前記ポリシリコン膜の上に、第１の金属からなる第１の
金属膜を堆積する工程と、 前記第１の金属膜の上に、第２の金属の窒化物からなる
第２の金属膜を堆積する工程と、 前記第２の金属膜の上に高融点金属膜を堆積して、前記
ポリシリコン膜、前記第１の金属膜、前記第２の金属膜
及び前記高融点金属膜からなる積層膜を形成する工程
と、前記積層膜上に熱処理を施しながらハードマスクになる
絶縁膜を堆積する工程と、 前記ハードマスクを用いて前記積層膜をエッチングして
該積層膜からなるゲート電極を形成する工程と、 前記ゲート電極をマスクとして不純物をイオン注入して
ソース又はドレインとなる不純物層を形成する工程と、 ７５０℃以上の温度で熱処理を施して、前記不純物層を
活性化する工程とを備え、前記堆積工程の熱処理により、前記第２の金属膜中の窒
素が前記第１の金属膜に拡散して該第１の金属の窒化物
に変化する ことを特徴とする半導体装置の製造方法。 - 【請求項８】 前記堆積工程の熱処理温度は、６５０℃
以上かつ７５０℃以下の範囲であることを特徴とする請
求項７に記載の半導体装置の製造方法。 - 【請求項９】 半導体領域上にポリシリコン膜を堆積す
る工程と、 前記ポリシリコン膜の上に、チタンからなる第１の金属
膜を堆積する工程と、 前記第１の金属膜の上に、窒化チタンからなる第２の金
属膜を堆積する工程と、 前記第２の金属膜の上に高融点金属膜を堆積して、前記
ポリシリコン膜、前記第１の金属膜、前記第２の金属膜
及び前記高融点金属膜からなるゲート電極を形成する工
程と、 前記ゲート電極をマスクとして不純物をイオン注入して
ソース又はドレインとなる不純物層を形成する工程と、 ７５０℃以上の温度で熱処理を施して、前記不純物層を
活性化する工程とを備え、 前記熱処理の前に、前記チタンは既に窒化されて窒化チ
タンに変化することを特徴とする 半導体装置の製造方
法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000233928A JP3305301B2 (ja) | 2000-08-02 | 2000-08-02 | 電極構造体の形成方法及び半導体装置の製造方法 |
| US09/916,447 US6593219B2 (en) | 2000-08-02 | 2001-07-30 | Method for fabricating electrode structure and method for fabricating semiconductor device |
| KR1020010046707A KR100755121B1 (ko) | 2000-08-02 | 2001-08-02 | 전극구조체의 형성방법 및 반도체장치의 제조방법 |
| TW090118904A TW507379B (en) | 2000-08-02 | 2001-08-02 | Method for fabricating electrode structure and method for fabricating semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000233928A JP3305301B2 (ja) | 2000-08-02 | 2000-08-02 | 電極構造体の形成方法及び半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002050756A JP2002050756A (ja) | 2002-02-15 |
| JP3305301B2 true JP3305301B2 (ja) | 2002-07-22 |
Family
ID=18726376
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000233928A Expired - Fee Related JP3305301B2 (ja) | 2000-08-02 | 2000-08-02 | 電極構造体の形成方法及び半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6593219B2 (ja) |
| JP (1) | JP3305301B2 (ja) |
| KR (1) | KR100755121B1 (ja) |
| TW (1) | TW507379B (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7084423B2 (en) | 2002-08-12 | 2006-08-01 | Acorn Technologies, Inc. | Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions |
| US6833556B2 (en) | 2002-08-12 | 2004-12-21 | Acorn Technologies, Inc. | Insulated gate field effect transistor having passivated schottky barriers to the channel |
| EP1593154B1 (en) * | 2003-02-03 | 2011-07-20 | Nxp B.V. | Method of manufacturing a semiconductor device with mos transistors comprising gate electrodes formed in a packet of metal layers deposited upon one another |
| KR100618895B1 (ko) | 2005-04-27 | 2006-09-01 | 삼성전자주식회사 | 폴리메탈 게이트 전극을 가지는 반도체 소자 및 그 제조방법 |
| KR100662850B1 (ko) | 2006-02-02 | 2007-01-02 | 삼성전자주식회사 | 복수 개의 금속층을 적층한 반도체 소자 |
| JP4315172B2 (ja) * | 2006-07-12 | 2009-08-19 | セイコーエプソン株式会社 | 電気光学装置用基板の製造方法 |
| KR100968412B1 (ko) * | 2007-05-14 | 2010-07-07 | 주식회사 하이닉스반도체 | 게이트 스택 및 그 제조 방법 |
| US7629256B2 (en) * | 2007-05-14 | 2009-12-08 | Asm International N.V. | In situ silicon and titanium nitride deposition |
| US7641264B2 (en) * | 2007-10-05 | 2010-01-05 | Sika Technology, AG | Reinforcement device |
| US20090096251A1 (en) * | 2007-10-16 | 2009-04-16 | Sika Technology Ag | Securing mechanism |
| US7833906B2 (en) | 2008-12-11 | 2010-11-16 | Asm International N.V. | Titanium silicon nitride deposition |
| CN107578994B (zh) | 2011-11-23 | 2020-10-30 | 阿科恩科技公司 | 通过插入界面原子单层改进与iv族半导体的金属接触 |
| US8802578B2 (en) * | 2012-07-13 | 2014-08-12 | Institute of Microelectronics, Chinese Academy of Sciences | Method for forming tin by PVD |
| US9620611B1 (en) | 2016-06-17 | 2017-04-11 | Acorn Technology, Inc. | MIS contact structure with metal oxide conductor |
| WO2018094205A1 (en) | 2016-11-18 | 2018-05-24 | Acorn Technologies, Inc. | Nanowire transistor with source and drain induced by electrical contacts with negative schottky barrier height |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05102069A (ja) * | 1991-04-26 | 1993-04-23 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
| US5317190A (en) * | 1991-10-25 | 1994-05-31 | International Business Machines Corporation | Oxygen assisted ohmic contact formation to N-type gallium arsenide |
| JP3351635B2 (ja) | 1993-12-28 | 2002-12-03 | 株式会社東芝 | 半導体装置およびその製造方法 |
| JPH07273066A (ja) | 1994-03-29 | 1995-10-20 | Toshiba Corp | 半導体装置の製造方法 |
| JPH07297390A (ja) * | 1994-04-21 | 1995-11-10 | Kawasaki Steel Corp | 半導体装置 |
| US5675167A (en) * | 1994-11-24 | 1997-10-07 | Nippondenso Co., Ltd. | Enhancement-type semiconductor having reduced leakage current |
| US6001729A (en) * | 1995-01-10 | 1999-12-14 | Kawasaki Steel Corporation | Method of forming wiring structure for semiconductor device |
| US5780361A (en) * | 1995-06-23 | 1998-07-14 | Nec Corporation | Salicide process for selectively forming a monocobalt disilicide film on a silicon region |
| KR19980054450A (ko) * | 1996-12-27 | 1998-09-25 | 김영환 | 반도체 소자의 게이트 전극 형성방법 |
| KR100224784B1 (ko) * | 1996-12-31 | 1999-10-15 | 김영환 | 반도체 소자의 제조방법 |
| JPH1168095A (ja) | 1997-08-11 | 1999-03-09 | Fujitsu Ltd | 半導体装置の製造方法 |
| US6387500B1 (en) * | 1997-11-06 | 2002-05-14 | Cabot Corporation | Multi-layered coatings and coated paper and paperboards |
| US6071782A (en) * | 1998-02-13 | 2000-06-06 | Sharp Laboratories Of America, Inc. | Partial silicidation method to form shallow source/drain junctions |
| US5989965A (en) * | 1998-02-13 | 1999-11-23 | Sharp Laboratories Of America, Inc. | Nitride overhang structures for the silicidation of transistor electrodes with shallow junction |
| JPH11261059A (ja) | 1998-03-10 | 1999-09-24 | Hitachi Ltd | ポリメタルゲート電極の作製方法 |
| JP3246442B2 (ja) * | 1998-05-27 | 2002-01-15 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP4809961B2 (ja) * | 1998-08-07 | 2011-11-09 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JP3264324B2 (ja) | 1998-08-26 | 2002-03-11 | 日本電気株式会社 | 半導体装置の製造方法および半導体装置 |
| US6255204B1 (en) * | 1999-05-21 | 2001-07-03 | Motorola, Inc. | Method for forming a semiconductor device |
| US6485988B2 (en) * | 1999-12-22 | 2002-11-26 | Texas Instruments Incorporated | Hydrogen-free contact etch for ferroelectric capacitor formation |
| JP2002016248A (ja) * | 2000-06-30 | 2002-01-18 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| KR100351907B1 (ko) * | 2000-11-17 | 2002-09-12 | 주식회사 하이닉스반도체 | 반도체 소자의 게이트 전극 형성방법 |
-
2000
- 2000-08-02 JP JP2000233928A patent/JP3305301B2/ja not_active Expired - Fee Related
-
2001
- 2001-07-30 US US09/916,447 patent/US6593219B2/en not_active Expired - Fee Related
- 2001-08-02 KR KR1020010046707A patent/KR100755121B1/ko not_active IP Right Cessation
- 2001-08-02 TW TW090118904A patent/TW507379B/zh not_active IP Right Cessation
Non-Patent Citations (2)
| Title |
|---|
| Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ Ｍｅｅｔｉｎｇ，１９９９．ＩＥＤＭ Ｔｅｃｈｎｉｃａｌ Ｄｉｇｅｓｔ．Ｉｎｔｅｒｎａｔｉｏｎａｌ，１９９９，ｐ．３１９−３２２ |
| ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ，米国，Ｖｏｌ．４３，Ｎｏ．１１，ｐ．１８６４−１８６９ |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100755121B1 (ko) | 2007-09-04 |
| JP2002050756A (ja) | 2002-02-15 |
| US6593219B2 (en) | 2003-07-15 |
| KR20020011903A (ko) | 2002-02-09 |
| US20020048636A1 (en) | 2002-04-25 |
| TW507379B (en) | 2002-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6451690B1 (en) | Method of forming electrode structure and method of fabricating semiconductor device | |
| KR100530401B1 (ko) | 저저항 게이트 전극을 구비하는 반도체 장치 | |
| US6562718B1 (en) | Process for forming fully silicided gates | |
| US6465335B1 (en) | Method of manufacturing semiconductor device | |
| JP3305301B2 (ja) | 電極構造体の形成方法及び半導体装置の製造方法 | |
| US9064854B2 (en) | Semiconductor device with gate stack structure | |
| JP3248570B2 (ja) | 半導体装置の製造方法 | |
| KR19980053694A (ko) | Mosfet 제조 방법 | |
| JP3332909B2 (ja) | ゲート電極構造体、その形成方法及び電極構造体の形成方法 | |
| US6509254B1 (en) | Method of forming electrode structure and method of fabricating semiconductor device | |
| US6114765A (en) | C49-structured tungsten-containing titanium salicide structure and method of forming the same | |
| JP3057435B2 (ja) | 半導体デバイスの電極保護膜の形成方法 | |
| JP3221480B2 (ja) | 半導体装置の製造方法 | |
| JP3247099B2 (ja) | 電極構造体の形成方法及び半導体装置の製造方法 | |
| US5877085A (en) | Method of manufacturing semiconductor device | |
| JPH10335265A (ja) | 半導体装置の製造方法 | |
| JP3247100B2 (ja) | 電極構造体の形成方法及び半導体装置の製造方法 | |
| JP2850883B2 (ja) | 半導体装置の製造方法 | |
| JP2900897B2 (ja) | 半導体装置の製造方法 | |
| JP3067433B2 (ja) | 半導体装置の製造方法 | |
| JP2563317B2 (ja) | 半導体装置の製造方法 | |
| JP3765968B2 (ja) | 電極構造体の形成方法及び半導体装置の製造方法 | |
| JPH05136398A (ja) | 半導体装置の製造方法 | |
| JP2001024187A (ja) | 半導体装置の製造方法 | |
| JP2003347312A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090510 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100510 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110510 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110510 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120510 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120510 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130510 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130510 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |