JP3247099B2 - 電極構造体の形成方法及び半導体装置の製造方法 - Google Patents
電極構造体の形成方法及び半導体装置の製造方法Info
- Publication number
- JP3247099B2 JP3247099B2 JP2000218324A JP2000218324A JP3247099B2 JP 3247099 B2 JP3247099 B2 JP 3247099B2 JP 2000218324 A JP2000218324 A JP 2000218324A JP 2000218324 A JP2000218324 A JP 2000218324A JP 3247099 B2 JP3247099 B2 JP 3247099B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- metal
- titanium
- nitride
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
アモルファスシリコンからなる下層膜と、高融点金属か
らなる上層膜とを有する電極構造体の製造方法、及び該
電極構造体からなるゲート電極を有する半導体装置の製
造方法に関する。
ゲート電極はポリシリコン膜により形成されていたが、
LSIの微細化及び高速化の進展に伴って、MOSトラ
ンジスタのゲート電極の低抵抗化の要求が大きくなって
きた。
く、ゲート電極として、下層のポリシリコン膜と上層の
高融点金属膜との積層膜からなるポリメタルゲート電極
を用いる技術が提案されていると共に、上層の高融点金
属膜としてはタングステン膜が提案されている。上層の
高融点金属膜としてタングステン膜を用いると、ゲート
電極の抵抗値を小さくすることができる。
膜との間には、ポリシリコン膜中に導入された不純物
(例えば、B、P、As)のタングステン膜への拡散を
防止するために、窒化タングステン(WNx )又は窒化
チタン(TiN)からなるバリア膜が必要になる(例え
ば、特開平11−261059号公報又は特開平7−2
35542号公報を参照)。
造体の断面構造を示している。図8(a)に示すよう
に、半導体基板1の上にゲート絶縁膜2を介してゲート
電極が形成されており、該ゲート電極は、下側から順次
形成された、ポリシリコン膜3、窒化タングステン(W
Nx )からなるバリア膜4A及びタングステン膜5によ
り構成されている。
造体の断面構造を示している。図8(b)に示すよう
に、半導体基板1の上にゲート絶縁膜2を介してゲート
電極が形成されており、該ゲート電極は、下側から順次
形成された、ポリシリコン膜3、窒化チタン(TiN)
からなるバリア膜4B及びタングステン膜5により構成
されている。
程において熱処理が施されると、図8(c)に示すよう
に、窒化タングステンからなるバリア膜4Aの窒素が蒸
発してバリア膜4Aがタングステン膜5に変化すると共
に、バリア膜4Aの窒素とポリシリコン膜3のシリコン
とが反応して、ポリシリコン膜3とタングステン膜5と
の間に抵抗値が極めて大きい窒化シリコン(SiN)か
らなる反応層6が形成され、これによって、ゲート電極
の抵抗値が大きくなってしまうという問題がある。
おいては、窒化シリコンからなる反応層6の窒素の面密
度を所定値以下にすると、反応層6のシート抵抗が低く
なって、ゲート電極の抵抗値を低減することができると
提案している。
は、第1の従来例において、反応層6の窒素の面密度を
所定値以下にしても、ゲート電極の抵抗値を低減するこ
とはできないという事実に直面した。
の抵抗値を低減することができない理由について種々の
検討を加えた結果、以下のことを見い出した。すなわ
ち、反応層6における窒素の面密度を低減するべく、バ
リア膜4Aの厚さを0.1〜1.0nm程度に小さくす
ると、バリア膜4Aがバリア機能を発揮することができ
ずタングステンシリサイド(WSix )が形成されてし
まうため、ゲート電極の抵抗値を低くすることができな
い。一方、バリア膜4Aの厚さを1.0nmを超える程
度に大きくすると、バリア機能は発揮されるが、ポリシ
リコン膜3とタングステン膜5との間に、抵抗値が極め
て大きい窒化シリコンからなる反応層6が形成されるの
で、ポリシリコン膜3とタングステン膜5との間の界面
抵抗値が大きくなってしまう。
ため、750℃以上の熱処理が施されると、窒化タング
ステン膜中の窒素が多量に拡散してしまいタングステン
膜になってしまうという問題もある。
るバリア膜を用いた場合には、以下に説明する理由によ
って、ポリシリコン膜とタングステン膜との間に、抵抗
値が極めて大きい窒化シリコンからなる反応層6が形成
されるので、ポリシリコン膜3とタングステン膜5との
間の界面抵抗値が大きくなってしまう。
板1の上にはゲート絶縁膜2を介してポリシリコン膜3
が形成されており、該ポリシリコン膜3には、p型ゲー
ト電極を形成する場合にはボロン等のp型不純物がドー
ピングされていると共に、n型ゲート電極を形成する場
合にはリン等のn型不純物がドーピングされている。次
に、ポリシリコン膜3の上に窒化チタン膜4Bを堆積す
るため、半導体基板1を、チタンを主成分とするチタン
ターゲット7が配置されたチャンバー内に搬入した後、
該チャンバー内にアルゴンガスと窒素ガスとの混合ガス
を導入すると共に該チャンバー内において放電を起こさ
せる。このようにすると、アルゴンガスと窒素ガスから
なるプラズマが発生し、プラズマ中の窒素イオンとポリ
シリコン膜3中のシリコンとが反応して、ポリシリコン
膜3の表面に窒化シリコン膜からなる反応層6が形成さ
れる。そして、チタンターゲット7が窒化して窒化チタ
ン膜9が形成される共に該窒化チタン膜8から窒化チタ
ンが弾き飛ばされ、図9(b)に示すように、反応層6
の上に窒化チタンからなるバリア膜4Bが形成される。
成分とするタングステンターゲット9が配置されたチャ
ンバー内に移送した後、該チャンバー内にアルゴンガス
を導入すると共に該チャンバー内において放電を起こさ
せる。このようにすると、アルゴンガスからなるプラズ
マが発生し、プラズマ中のアルゴンイオンのスパッタリ
ングによりタングステンターゲット9からタングステン
が弾き飛ばされ、弾き飛ばされたタングステンが窒化チ
タン膜4Bの表面に堆積されるので、図9(c)に示す
ように、窒化チタン膜4Bの上に反応層6を介してタン
グステン膜5が形成される。
タのソース又はドレインとなる不純物層を形成した後、
該不純物層を活性化するために例えば750℃以上の熱
処理を施すと、図10(a)に示すように、バリア膜4
B中の余剰な窒素がポリシリコン膜3の上部に拡散する
ため、図10(b)に示すように、窒化チタンからなる
反応層6の厚さが大きくなる。
後のバリア膜の界面抵抗との関係についても検討を加え
た。図24は、熱処理温度(℃)と、熱処理後のポリシ
リコン膜と高融点金属膜との間の界面抵抗(Rc )との
関係を示しており、図11において、●はn型のポリシ
リコン膜(NPSと表示)の上に窒化タングステン(W
Nx )からなるバリア膜を形成した場合を示し、○はp
型のポリシリコン膜(PPSと表示)の上に窒化タング
ステンからなるバリア膜を形成した場合を示し、◆はn
型のポリシリコン膜の上に窒化チタン(TiN)からな
るバリア膜を形成した場合を示し、◇はp型のポリシリ
コン膜の上に窒化チタンからなるバリア膜を形成した場
合を示している。また、図24においては、非オーミッ
クであるため、界面抵抗としては1mA/μm2 の電流
を流した場合の抵抗値を示している。
4Bを用いた場合には、熱処理の温度が低くても界面抵
抗が高いことが分かる。また、本件発明者らの実験で
は、窒化チタンからなるバリア膜4Bを用いた場合に
は、熱処理を施さなくても界面抵抗は高い。その理由
は、図9(a)〜(c)に示すように、ポリシリコン膜
3とバリア膜4Bとの間に窒化チタンからなる反応層6
が形成されているためである。
4Aを用いた場合には、窒化チタンからなるバリア膜4
Bを用いた場合に比べて界面抵抗は低いが、750℃以
上の温度の熱処理を施すと、界面抵抗は急激に高くなる
ことが分かる。その理由は、窒化タングステンからなる
バリア膜4Aを用いた場合に750℃以上の温度の熱処
理を施すと、窒化タングステン中の窒素が拡散し、ポリ
シリコン膜3とタングステン膜5との間に窒化シリコン
からなる反応層6が形成されるためである。
間の界面抵抗(Rc )が大きくなるとMOSトランジス
タの動作速度は遅くなる。すなわち、ゲート電極がAC
(交流)動作をする場合、ゲート絶縁膜に発生する分布
容量に対して充放電が繰り返し行なわれるため、分布界
面抵抗に電流が流れるので、分布界面抵抗の影響が現わ
れ、これによって、MOSトランジスタの動作速度は遅
くなるのである。MOSトランジスタの動作速度が遅く
なると、LSIの動作速度が遅くなって信号遅延時間が
増加するという問題がある。LSIの動作速度が重要視
される現在においては、MOSトランジスタの動作速度
は、数%程度劣化するだけでも大きな問題となる。
を及ぼさない程度にまで界面抵抗を低くするためには、
界面抵抗値としては300Ωμm2 以下の値が必要とな
る。
高融点金属膜との間の界面抵抗を低くすることを目的と
する。
め、本発明に係る電極構造体の形成方法は、シリコンを
主成分とするシリコン含有膜の上に、第1の金属からな
る第1の金属膜を堆積する工程と、第1の金属膜の上
に、第2の金属の窒化物からなる第2の金属膜を堆積す
る工程と、第2の金属膜の上に高融点金属膜を堆積し
て、シリコン含有膜、第1の金属膜、第2の金属膜及び
高融点金属膜からなる電極構造体を形成する工程と、電
極構造体に対して750℃以上の温度で熱処理を施す工
程とを備え、第1の金属膜は、熱処理の後に、第1の金
属が窒化されて第1の金属の窒化物に変化していると共
にシリコン含有膜の表面に第1の金属のシリサイド層が
形成されていないような膜厚を有している。
と、シリコン含有膜と高融点金属膜との間に、第1の金
属からなる下層の第1の金属膜と、第2の金属の窒化物
からなる上層の第2の金属膜とからなるバリア膜を介在
させると共に、第1の金属膜の膜厚を、熱処理の後にお
いて、第1の金属は第2の金属膜に含まれる窒素により
窒化されて第1の金属の窒化物に変化していると共にシ
リコン含有膜には第1の金属のシリサイド層が形成され
ていないような値に設定したため、以下の理由によっ
て、シリコン含有膜と高融点金属膜との間の界面抵抗が
大きく低減する。すなわち、第2の金属膜に含まれる窒
素は第1の金属膜の窒化に消費され、第2の金属膜に含
まれる窒素のうちシリコン含有膜の窒化に寄与する窒素
の量は少なくなるため、シリコン含有膜と金属窒化膜と
の間に形成されるシリコン窒化膜からなり抵抗値の極め
て大きい反応層の厚さが小さくなるので、界面抵抗は低
減する。
て、熱処理の後に、シリコン含有膜と第1の金属膜との
間には、窒化シリコン膜が形成されていないか又は1.
5nm以下の厚さを持つ窒化シリコン膜が形成されてい
ることが好ましい。
点金属膜との間の界面抵抗を300Ωμm2 以下にでき
るので、本発明に係る電極構造体からなるゲート電極を
備えたMOSトランジスタの遅延時間を大きく低減する
ことができる。
て、熱処理の後におけるポリシリコン膜と高融点金属膜
との間の界面抵抗は300Ωμm2 以下であることが好
ましい。
体からなるゲート電極を備えたMOSトランジスタの遅
延時間を大きく低減することができる。
て、第1の金属と第2の金属とは同一の金属であり、第
1の金属膜は、前記同一の金属からなるターゲットを用
いて行なうスパッタリングにより堆積され、第2の金属
膜は、ターゲットの表面に形成された前記同一の金属の
窒化物膜に対するスパッタリングにより堆積されること
が好ましい。
ーゲットを用いて、導入するガスを切り替えるだけで、
第1の金属膜と第2の金属膜とを連続的に堆積すること
ができるので、スループットが向上する。
て、第1の金属及び第2の金属は、いずれもチタンであ
ることが好ましい。
て、第2の金属の窒化物としては、窒化チタン、窒化タ
ングステン、窒化タンタル又は窒化タングステンシリサ
イドを用いることができる。
半導体装置の製造方法は、半導体領域上にポリシリコン
膜を堆積する工程と、ポリシリコン膜の上に、第1の金
属からなる第1の金属膜を堆積する工程と、第1の金属
膜の上に、第2の金属の窒化物からなる第2の金属膜を
堆積する工程と、第2の金属膜の上に高融点金属膜を堆
積して、ポリシリコン膜、第1の金属膜、第2の金属膜
及び高融点金属膜からなるゲート電極を形成する工程
と、ゲート電極をマスクとして不純物をイオン注入して
ソース又はドレインとなる不純物層を形成する工程と、
750℃以上の温度で熱処理を施して、不純物層を活性
化する工程とを備え、第1の金属膜は、熱処理の後に、
第1の金属が窒化されて第1の金属の窒化物に変化して
いると共にポリシリコン膜の表面に第1の金属のシリサ
イド層が形成されていないような膜厚を有している。
と、本発明に係る電極構造体の形成方法を用いて半導体
装置を製造するため、ソース又はドレインとなる不純物
層を活性化するために750℃以上の熱処理を施して
も、ゲート電極におけるポリシリコン膜と高融点金属膜
との間の界面抵抗を極めて低くすることができる。
て、熱処理の後に、ポリシリコン膜と第1の金属膜との
間には、窒化シリコン膜が形成されていないか又は1.
5nm以下の膜厚を有する窒化シリコン膜が形成されて
いることが好ましい。
遅延時間を大きく低減することができる。
て、第1の金属及び第2の金属は、いずれもチタンであ
ることが好ましい。
の第1の実施形態に係る電極構造体の形成方法として、
ゲート電極の形成方法について図1(a)〜(c)及び
図2(a)〜(c)を参照しながら説明する。
基板10の上にシリコン酸化膜からなるゲート絶縁膜1
1を形成した後、該ゲート絶縁膜11の上に、ゲート電
極の下層膜となるポリシリコン膜12を堆積する。その
後、p型のポリシリコンを形成する場合には、ポリシリ
コン膜12にボロン等のp型不純物をドーピングすると
共に、n型のポリシリコンを形成する場合には、ポリシ
リコン膜12にリン等のn型不純物をドーピングする。
尚、ポリシリコン膜12に代えて、アモルファスシリコ
ン膜を用いてもよい。
板10を、チタンを主成分とするチタンターゲット13
が配置されたチャンバーA内に搬入した後、該チャンバ
ーA内にアルゴンガスを導入すると共に該チャンバーA
内において放電を起こさせる。このようにすると、アル
ゴンガスからなるプラズマが発生し、プラズマ中のアル
ゴンイオンがチタンターゲット13をスパッタリングす
るので、ポリシリコン膜12の表面には第1の金属膜と
してのチタン膜14が堆積される。このチタン膜14の
膜厚については、後述するが、例えば4.5nm程度に
する。
ーA内にアルゴンガスと窒素ガスとの混合ガスを導入す
ると共に該チャンバーA内において放電を起こさせて、
アルゴンガス及び窒素ガスからなるプラズマを発生させ
る。このようにすると、チタン膜14が窒化されてチタ
ン膜14の表面に第1の窒化チタン膜15aが形成され
ると共に、チタンターゲット13も窒化されてチタンタ
ーゲット13の表面にも窒化チタン膜16が形成され
る。
ガスと窒素ガスとの混合ガスの導入及びチャンバーA内
における放電を継続すると、チタンターゲット13の表
面の窒化チタン膜16がアルゴンイオンによりスパッタ
リングされるので、第1の窒化チタン膜15aの上に第
2の窒化チタン膜15bが堆積され、第1の窒化チタン
膜15aと第2の窒化チタン膜15bとからなり第2の
金属膜としての窒化チタン膜15Aが形成される。尚、
チタン膜14(第1の金属膜)と窒化チタン膜15A
(第2の金属膜)とによってバリア膜が構成される。
ト13が配置されたチャンバーA内に、まずアルゴンガ
スを導入することにより、ポリシリコン膜12の上にチ
タン膜14を堆積することができると共に、その後、ア
ルゴンガスと窒素ガスとの混合ガスを導入することによ
り、チタン膜14の上に窒化チタン膜15Aを形成する
ことができる。すなわち、チタンターゲット13を取り
替えることなく、チャンバーA内に導入するガスを切り
替えるのみで、チタン膜14及び窒化チタン膜15Aを
連続的に形成することができる。
板10を、タングステンを主成分とするタングステンタ
ーゲット17が配置されたチャンバーB内に移送した
後、該チャンバーB内にアルゴンガスを導入すると共に
該チャンバーB内において放電を起こさせる。このよう
にすると、アルゴンガスからなるプラズマが発生し、プ
ラズマ中のアルゴンイオンがタングステンターゲット1
7をスパッタリングするので、窒化チタン膜15Aの上
に高融点金属膜としてのタングステン膜18が堆積され
る。以上説明した、ポリシリコン膜12、チタン膜1
4、窒化チタン膜15A及びタングステン膜18は電極
構造体としてのゲート電極を構成する。
10にゲート電極をマスクとして不純物をドーピングし
て、ソース又はドレインとなる不純物層を形成した後、
不純物を活性化するために例えば750℃以上の熱処理
を施す。
タン膜14及びポリシリコン膜12に拡散する。この
際、窒素がチタン膜14に拡散することにより、チタン
膜14は窒化チタン膜に変化するので、熱処理の後に
は、チタン膜14が消えていると共に、チタン膜14が
変化した窒化チタン膜と前から存在していた窒化チタン
膜15Aとからなる窒化チタン膜15Bが形成されてい
る。また、窒素がポリシリコン膜12に拡散することに
より、ポリシリコン膜12と窒化チタン膜15Bとの界
面に、シリコン及び窒素を主成分とする反応層19が形
成されている。尚、反応層19には酸素等の原子が含ま
れている場合もある。
分とする反応層19の抵抗値は極めて大きいため、反応
層19の厚さが大きい場合には、ポリシリコン膜12と
タングステン膜18との間の界面抵抗は高くなる。
リシリコン膜12と窒化チタン膜15Aとの間にチタン
膜14を介在させたため、窒化チタン膜15A中の窒素
の大部分はチタン膜14の窒化に消費され、ポリシリコ
ン膜12の窒化に寄与する窒素の量は少ないので、反応
層19の厚さは従来に比べて著しく小さくなる。従っ
て、ポリシリコン膜12とタングステン膜18との間の
界面抵抗は大きく低減する。
化チタン膜15A中の窒素がチタン膜14に拡散して、
チタン膜14の全領域が窒化チタン膜に変化してしまう
程度が好ましい。
14の全領域が窒化チタン膜に変化しない場合には、チ
タン膜14のチタンとポリシリコン膜12のシリコンと
が反応してポリシリコン膜12の表面部にチタンシリサ
イド(TiSi2 )層が形成されるため、膜剥がれが生
じる。
は、チタンシリサイド層は形成されないが、窒化チタン
膜15Aの多量の窒素がチタン膜14を通過してポリシ
リコン膜12中に拡散するため、反応層19の厚さが大
きくなるので、ポリシリコン膜12と高融点金属膜18
との界面抵抗が高くなってしまう。
延時間に影響を及ぼさない程度にまで、ポリシリコン膜
12と高融点金属膜18との界面抵抗を低くするために
は、界面抵抗としては300Ωμm2 以下の値が必要と
なる。
18との間の界面抵抗を300Ωμm2 以下にするため
に、窒化シリコンからなる反応層19の厚さとしては、
ポリシリコン膜12と窒化チタン膜15Bとの間にオー
ミック性が現われる程度つまり0〜1.5nmの範囲が
好ましく、0〜1.0nmの範囲が特に好ましい。
とは反応層19が実質的に存在しないことを意味し、反
応層19の厚さが0nmであると、反応層19の抵抗が
存在しなくなるので、ポリシリコン膜12と高融点金属
膜18との間の界面抵抗はより一層低くなる。
からなるプラズマによりチタン膜14の表面部が窒化さ
れ、その後の熱処理工程において、窒化チタン膜15A
中に存在する窒素がチタン膜14中に拡散することによ
って、チタン膜14は窒化チタン膜に変化したが、これ
に代えて、窒素ガスからなるプラズマにより、チタン膜
14の全領域が窒化されてチタン膜14が窒化チタン膜
に変化してもよい。このようにしても、チタン膜14を
堆積しない場合に比べて、シリコンと窒素とが反応して
形成される窒化シリコンからなる反応層の成長が抑制さ
れ、これにより、ポリシリコン膜と高融点金属膜との間
の界面抵抗が低減する。
造体の特性)以下、第1の実施形態により形成されたポ
リメタル構造を有するゲート電極の特性について説明す
る。
び第2の従来例に係る方法により得られるゲート電極に
対する熱処理温度(℃)と、熱処理後のポリシリコン膜
と高融点金属膜との間の界面抵抗(Rc )との関係を示
しており、図3において、★は第1の実施形態により得
られるゲート電極(n型のポリシリコン膜(NPSと表
示)の上にチタン膜及び窒化チタン膜からなるバリア膜
を有する構造)を示し、☆は第1の実施形態により得ら
れるゲート電極(p型のポリシリコン膜(PPSと表
示)の上にチタン膜及び窒化チタン膜からなるバリア膜
を有する構造)を示し、●は第1の従来例により得られ
るゲート電極(n型のポリシリコン膜の上に窒化タング
ステン膜からなるバリア膜を有する構造)を示し、○は
第1の従来例により得られるゲート電極(p型のポリシ
リコン膜の上に窒化タングステン膜からなるバリア膜を
有する構造)を示し、◆は第2の従来例により得られる
ゲート電極(n型のポリシリコン膜の上に窒化チタン膜
からなるバリア膜を有する構造)を示し、◇は第2の従
来例により得られるゲート電極(p型のポリシリコン膜
の上に窒化チタン膜からなるバリア膜を有する構造)を
示している。また、図3においては、界面抵抗値Rc=
500Ω・μm2 を超えると非オーミックであるため、
界面抵抗としては1mA/μm2 の電流を流した場合の
抵抗値を示している。
より得られるゲート電極では、熱処理温度がトランジス
タの形成に必要な900℃程度に高くなっても、界面抵
抗の上昇はなく、非常に良好な結果が得られている。ま
た、図3から分かるように、750℃の熱処理において
第1の実施形態と第1の従来例との間で界面抵抗に格差
が現われ始め、850℃の熱処理においては第1の実施
形態と第1の従来例との界面抵抗の格差が顕著になり、
900℃以上の熱処理では第1の実施形態と第1の従来
例との界面抵抗の格差は比較にならない程度に拡がって
いる。
係る電極構造体の形成方法において、チタン膜14の厚
さを変化させたときの、熱処理後の反応層19の厚さの
変化を示しており、TEM写真を模式的に表現した断面
図である。尚、熱処理の温度は1000℃であって、熱
処理の時間は30秒である。
合を示し、図4(b)はチタン膜の厚さが2.5nmの
場合を示し、図4(c)はチタン膜の厚さが3.5nm
の場合を示し、図4(d)はチタン膜の厚さが4.5n
mの場合を示し、図4(e)はチタン膜の厚さが10.
0nmの場合を示している。
チタン膜の厚さの増加に伴って、窒化シリコンからなる
反応層19の厚さは減少する。特にチタン膜の厚さが
4.5nmの場合では、反応層19の厚さは1nm以下
になって界面抵抗が大きく低減する。
ン膜の厚さが10.0nmになると、熱処理工程におい
てポリシリコン膜中のシリコン原子が窒化チタン膜中を
拡散してタングステン膜に至り、タングステンシリサイ
ド(WSix )層が形成される。タングステンシリサイ
ドが形成されるメカニズムは次の通りである。すなわ
ち、チタン膜の厚さが大きいため、熱処理工程の前に既
にチタン膜のチタン原子とポリシリコン膜のシリコン原
子とが反応してチタンシリサイド(TiSi2 )層が形
成されている。これは、高温の熱処理によりチタンシリ
サイド層が凝集して、窒化チタン膜に隙間が形成され、
ポリシリコン膜のシリコンが窒化チタン膜の隙間を拡散
してタングステン膜に至るものと推測される(J.Appl.P
hys.62(4),15August1987. p1265参照 )。この現象が発
生した場合には、ポリシリコン膜におけるシリコン原子
が拡散した跡にはボイドが発生するため、ポリシリコン
膜とタングステン膜との間で膜剥がれが生じる結果とな
る。従って、チタン膜の厚さとしては8nm以下にする
必要がある。
実施形態に係る半導体装置の製造方法について、図5
(a)、(b)及び図6(a)、(b)を参照しながら
説明する。
板20の上に、ゲート絶縁膜となるシリコン酸化膜21
を形成した後、該シリコン酸化膜21の上にポリシリコ
ン膜22を堆積する。
リシリコン膜22の上に、バリア膜となるチタン膜24
及び窒化チタン膜25を順次形成した後、窒化チタン膜
25の上にタングステン膜28を堆積して、ポリシリコ
ン膜22、チタン膜24、窒化チタン膜25及びタング
ステン膜28からなる積層体を形成し、その後、該積層
体の上に、窒化シリコン膜からなりゲート電極を形成す
るためのハードマスク29を形成する。
対してハードマスク29を用いてエッチングを行なって
積層体からなるゲート電極を形成した後、該ゲート電極
を洗浄する。この場合、ゲート電極の上層膜にはタング
ステン膜28が用いられているため、タングステンが溶
出しない洗浄液を用いて洗浄する。洗浄液としては、過
酸化水素水はタングステンを溶出させるので、希釈フッ
酸(HF)を用いることが好ましい。
i2 )層は希釈フッ酸に溶解する性質を有するため、ポ
リシリコン膜22と窒化チタン膜25との間にチタンシ
リサイド層が形成されていると、ポリシリコン膜22と
窒化チタン膜25との間の領域にはサイドエッチングが
発生する。ところが、第2の実施形態においては、希釈
フッ酸を用いて洗浄するにも拘わらず、ポリシリコン膜
22と窒化チタン膜25との間の領域にはサイドエッチ
ングが発生していない。このことから、チタン膜24は
全面的に窒化チタンに変化し、これによって、ポリシリ
コン膜22と窒化チタン膜25との間にチタンシリサイ
ド層が形成されていないことが確認できる。
クとして不純物をドーピングして低濃度不純物層30を
形成した後、半導体基板20の上に全面に亘ってシリコ
ン窒化膜を堆積し、その後、該シリコン窒化膜に対して
異方性エッチングを行なうことにより、図6(a)に示
すように、ゲート電極の壁面にサイドウォール31を形
成する。次に、半導体基板20にゲート電極及びサイド
ウォール31をマスクとして不純物をドーピングして高
濃度不純物層33を形成する。
上の温度の熱処理を施して、低濃度不純物層30及び高
濃度不純物層33を活性化する。
ン膜24及びポリシリコン膜22に拡散するため、図6
(b)に示すように、熱処理後には、チタン膜24が変
化した窒化チタン膜と前から存在していた窒化チタン膜
25とからなる窒化チタン膜25Aが形成されていると
共に、ポリシリコン膜22と窒化チタン膜25Aとの界
面に、シリコン及び窒素を主成分とする反応層29が形
成されている。
係る半導体装置の製造方法における、チタン膜24の膜
厚dと、熱処理後におけるポリシリコン膜22と高融点
金属膜28との間の界面抵抗Rcとの関係を示してお
り、チタン膜24の上に、10nmの厚さを持つ窒化チ
タン膜25及び40nmの厚さを持つタングステン膜2
8を堆積した場合である。また、熱処理工程は、低濃度
不純物層30及び高濃度不純物層33の活性化のため、
975℃の温度下で30秒間行なった。尚、図7(a)
はn型のポリシリコン膜22を用いた場合を示し、図7
(b)はp型のポリシリコン膜22を用いた場合を示し
ている。
タン膜24の膜厚が2nm以上であると、界面抵抗は2
00Ωμm2 以下となって極めて低いと共にオーミック
特性を得ることができる。
には、オーミック性は得られたが、界面抵抗は少し高く
なっている。これは、チタン膜24の膜厚が小さいの
で、シリコン窒化膜からなる反応層29の厚さが若干大
きくなっているためである。
ないで、その他については第2の実施形態と同じ条件で
形成されたゲート電極について、界面抵抗を測定したと
ころ、n型のポリシリコン膜22を用いた場合には14
88Ωμm2 であって非オーミックであり、p型のポリ
シリコン膜22を用いた場合には1689Ωμm2 であ
って非オーミックであった。
熱処理の後においても、チタンシリサイド層が形成され
ないと共に界面抵抗を低減できるので、MOSトランジ
スタの動作速度の低下を防止することができる。また、
チタンシリサイド層が形成されることに起因してタング
ステン膜28が膜剥がれする事態も防止できる。
高融点金属膜として、タングステン膜を用いたが、これ
に代えて、モリブデン(Mo)膜、タングステンシリサ
イド(WSix )膜又はモリブデンシリサイド(MoS
i2 )膜を用いてもよい。
タン膜を用いたが、これに代えて、窒化タンタル(Ta
N)膜又は窒化タングステン(WN)膜等の他の金属窒
化物膜を用いてもよい。
膜を用いたが、これに代えて、タンタル(Ta)又はタ
ングステン(W)等のように、窒化物を形成することが
できる金属を用いることができる。
る金属(Ti、Ta、W)は、同一であってもよいし異
なってもよいが、同一の金属を用いると、同一のターゲ
ットを用いて導入するガスを変化させるだけで、バリア
膜の上層膜及び下層膜を連続的に形成することができる
ので好ましい。
を用いることもできる。
ると、750℃以上の熱処理を施しても、電極構造体に
おけるシリコン含有膜と高融点金属膜との間の界面抵抗
を低くすることができる。
によると、ソース又はドレインとなる不純物層を活性化
するために750℃以上の熱処理を施しても、ゲート電
極におけるポリシリコン膜と高融点金属膜との間の界面
抵抗を低くすることができる。従って、MOSトランジ
スタの遅延時間を低減して、MOSトランジスタの動作
速度の向上を図ることができる。
構造体の形成方法の各工程を示す断面図である。
構造体の形成方法の各工程を示す断面図である。
例に係る電極構造体の形成方法により得られるゲート電
極に対する熱処理の温度と、熱処理後の界面抵抗との関
係を示す図である。
構造体の形成方法において、チタン膜の厚さを変化させ
たときの、熱処理後の反応層の厚さの変化を示す断面図
である。
装置の製造方法の各工程を示す断面図である。
装置の製造方法の各工程を示す断面図である。
装置の製造方法におけるチタン膜の膜厚と、熱処理後の
界面抵抗との関係を示す図である。
図であり、(b)は第2の従来例に係る電極構造体の断
面図であり、(c)は第1の従来例に係る電極構造体に
対して750℃以上の熱処理を施したときの断面図であ
る。
体の形成方法の各工程を示す断面図である。
造体の形成方法の問題点を説明する断面図である。
造体の形成方法により得られるゲート電極に対する熱処
理の温度と、熱処理後の界面抵抗との関係を示す図であ
る。
Claims (9)
- 【請求項1】 シリコンを主成分とするシリコン含有膜
の上に、第1の金属からなる第1の金属膜を堆積する工
程と、 前記第1の金属膜の上に、第2の金属の窒化物からなる
第2の金属膜を堆積する工程と、 前記第2の金属膜の上に高融点金属膜を堆積して、前記
シリコン含有膜、前記第1の金属膜、前記第2の金属膜
及び前記高融点金属膜からなる電極構造体を形成する工
程と、 前記電極構造体に対して750℃以上の温度で熱処理を
施す工程とを備え、 前記第1の金属膜は、前記熱処理の後に、前記第1の金
属が窒化されて前記第1の金属の窒化物に変化している
と共に前記シリコン含有膜の表面に前記第1の金属のシ
リサイド層が形成されていないような膜厚を有している
ことを特徴とする電極構造体の形成方法。 - 【請求項2】 前記熱処理の後に、前記シリコン含有膜
と前記第1の金属膜との間には、窒化シリコン膜が形成
されていないか又は1.5nm以下の厚さを持つ窒化シ
リコン膜が形成されていることを特徴とする請求項1に
記載の電極構造体の形成方法。 - 【請求項3】 前記熱処理の後における前記ポリシリコ
ン膜と前記高融点金属膜との間の界面抵抗は300Ωμ
m2 以下であることを特徴とする請求項1に記載の電極
構造体の形成方法。 - 【請求項4】 前記第1の金属と前記第2の金属とは同
一の金属であり、 前記第1の金属膜は、前記同一の金属からなるターゲッ
トを用いて行なうスパッタリングにより堆積され、 前記第2の金属膜は、前記ターゲットの表面に形成され
た前記同一の金属の窒化物膜に対するスパッタリングに
より堆積されることを特徴とする請求項1に記載の電極
構造体の形成方法。 - 【請求項5】 前記第1の金属及び前記第2の金属は、
いずれもチタンであることを特徴とする請求項1又は4
に記載の電極構造体を形成方法。 - 【請求項6】 前記第2の金属の窒化物は、窒化チタ
ン、窒化タングステン、窒化タンタル又は窒化タングス
テンシリサイドであることを特徴とする請求項1に記載
の電極構造体の形成方法。 - 【請求項7】 半導体領域上にポリシリコン膜を堆積す
る工程と、 前記ポリシリコン膜の上に、第1の金属からなる第1の
金属膜を堆積する工程と、 前記第1の金属膜の上に、第2の金属の窒化物からなる
第2の金属膜を堆積する工程と、 前記第2の金属膜の上に高融点金属膜を堆積して、前記
ポリシリコン膜、前記第1の金属膜、前記第2の金属膜
及び前記高融点金属膜からなるゲート電極を形成する工
程と、 前記ゲート電極をマスクとして不純物をイオン注入して
ソース又はドレインとなる不純物層を形成する工程と、 750℃以上の温度で熱処理を施して、前記不純物層を
活性化する工程とを備え、 前記第1の金属膜は、前記熱処理の後に、前記第1の金
属が窒化されて前記第1の金属の窒化物に変化している
と共に前記ポリシリコン膜の表面に前記第1の金属のシ
リサイド層が形成されていないような膜厚を有している
ことを特徴とする半導体装置の製造方法。 - 【請求項8】 前記熱処理の後に、前記ポリシリコン膜
と前記第1の金属膜との間には、窒化シリコン膜が形成
されていないか又は1.5nm以下の膜厚を有する窒化
シリコン膜が形成されていることを特徴とする請求項7
に記載の半導体装置の製造方法。 - 【請求項9】 前記第1の金属及び前記第2の金属は、
いずれもチタンであることを特徴とする請求項8に記載
の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000218324A JP3247099B2 (ja) | 2000-01-20 | 2000-07-19 | 電極構造体の形成方法及び半導体装置の製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000-11447 | 2000-01-20 | ||
JP2000011447 | 2000-01-20 | ||
JP2000218324A JP3247099B2 (ja) | 2000-01-20 | 2000-07-19 | 電極構造体の形成方法及び半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001274391A JP2001274391A (ja) | 2001-10-05 |
JP3247099B2 true JP3247099B2 (ja) | 2002-01-15 |
Family
ID=26583829
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000218324A Expired - Fee Related JP3247099B2 (ja) | 2000-01-20 | 2000-07-19 | 電極構造体の形成方法及び半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3247099B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8116510B2 (en) | 2006-02-09 | 2012-02-14 | Panasonic Corporation | Loudspeaker |
US8428298B2 (en) | 2006-04-04 | 2013-04-23 | Panasonic Corporation | Damper for speaker and speaker using the damper |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7781333B2 (en) * | 2006-12-27 | 2010-08-24 | Hynix Semiconductor Inc. | Semiconductor device with gate structure and method for fabricating the semiconductor device |
JP2010010224A (ja) | 2008-06-24 | 2010-01-14 | Panasonic Corp | 半導体装置及びその製造方法 |
JP2013074271A (ja) * | 2011-09-29 | 2013-04-22 | Ulvac Japan Ltd | デバイスの製造方法および製造装置 |
-
2000
- 2000-07-19 JP JP2000218324A patent/JP3247099B2/ja not_active Expired - Fee Related
Non-Patent Citations (1)
Title |
---|
1996 international Electron Devices Meeting,米国,p.447−450 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8116510B2 (en) | 2006-02-09 | 2012-02-14 | Panasonic Corporation | Loudspeaker |
US8428298B2 (en) | 2006-04-04 | 2013-04-23 | Panasonic Corporation | Damper for speaker and speaker using the damper |
Also Published As
Publication number | Publication date |
---|---|
JP2001274391A (ja) | 2001-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6451690B1 (en) | Method of forming electrode structure and method of fabricating semiconductor device | |
KR100530401B1 (ko) | 저저항 게이트 전극을 구비하는 반도체 장치 | |
US6849544B2 (en) | Forming a conductive structure in a semiconductor device | |
US6562718B1 (en) | Process for forming fully silicided gates | |
US6465335B1 (en) | Method of manufacturing semiconductor device | |
JP3305301B2 (ja) | 電極構造体の形成方法及び半導体装置の製造方法 | |
US9064854B2 (en) | Semiconductor device with gate stack structure | |
JP3248570B2 (ja) | 半導体装置の製造方法 | |
KR19980053694A (ko) | Mosfet 제조 방법 | |
JP3332909B2 (ja) | ゲート電極構造体、その形成方法及び電極構造体の形成方法 | |
US6509254B1 (en) | Method of forming electrode structure and method of fabricating semiconductor device | |
US6432817B1 (en) | Tungsten silicide barrier for nickel silicidation of a gate electrode | |
US6114765A (en) | C49-structured tungsten-containing titanium salicide structure and method of forming the same | |
JP3221480B2 (ja) | 半導体装置の製造方法 | |
JP3247099B2 (ja) | 電極構造体の形成方法及び半導体装置の製造方法 | |
JPH06204170A (ja) | 半導体装置およびその製造方法 | |
JP3247100B2 (ja) | 電極構造体の形成方法及び半導体装置の製造方法 | |
JP4011434B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
JPH07201777A (ja) | 半導体装置の製造方法 | |
JP2850883B2 (ja) | 半導体装置の製造方法 | |
JP2900897B2 (ja) | 半導体装置の製造方法 | |
JP3765968B2 (ja) | 電極構造体の形成方法及び半導体装置の製造方法 | |
JPH05136398A (ja) | 半導体装置の製造方法 | |
JP2001024187A (ja) | 半導体装置の製造方法 | |
JP2002261045A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071102 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081102 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091102 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091102 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |