JP2002261045A - 半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 サリサイド技術で形成するコバルトシリサイ
ド層において、高温熱処理により表面に凝集が生じるの
を防止して、配線抵抗の上昇を抑制する。 【解決手段】 シリコン基板１上にコバルト膜１２ａを
形成して第１の熱処理によりコバルトシリサイド層１２
を形成した後、未反応のコバルト膜１２ａを除去し、全
面にタングステン膜１４とその上にチタン窒化膜１５を
形成して第２の熱処理を施し、表面の酸化を防止しつ
つ、タングステンを下層のコバルトシリサイド層１２に
拡散してタングステン含有コバルトシリサイド層１１を
形成し、その後、未反応のチタン窒化膜１５及びタング
ステン膜１４を除去する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、半導体装置及び
その製造方法に関し、特にサリサイド法を用いて形成さ
れた金属シリサイドに関するものである。

【０００２】

【従来の技術】ＬＳＩの微細化、高集積化に伴い、配線
についても、安定して低抵抗な微細配線の形成が必要と
なっている。トランジスタにおいてポリシリコンで形成
されたゲート電極やシリコン基板の拡散層では、表面領
域に金属シリサイド層を形成して低抵抗化を図ってい
る。この金属シリサイド層は、高融点金属膜を用いたシ
リサイド層をシリコン領域表面にのみ自己整合的に形成
するサリサイド技術により形成される。このサリサイド
技術には、近年、微細配線で低抵抗化が実現できるコバ
ルトシリサイド層が用いられている。

【０００３】図１１はサリサイド技術を用いた従来の半
導体装置の構造を示す断面図である。図において、１は
シリコン単結晶からなる半導体基板（以下、基板１と称
す）、２は素子分離のための分離酸化膜、３は基板１上
に形成されたゲート酸化膜、４は基板１上にゲート酸化
膜３を介して形成されたゲート電極、５はゲート電極４
の両側に形成されたソース・ドレイン領域となる不純物
拡散層、６はゲート電極４側壁に形成されたサイドウォ
ール、７はゲート電極４及び不純物拡散層５の表面に形
成されたコバルトシリサイド層である。

【０００４】このように構成される半導体装置の製造方
法を図１２〜図１６に基づいて以下に示す。まず、基板
１にリソグラフィ技術及びエッチング技術によりトレン
チ２ａを例えば２００〜４００ｎｍの深さに形成する。
次に、例えば酸素、あるいは酸素と水素との混合ガスで
９００〜１０００℃程度にて熱酸化膜を約１０ｎｍ程度
の厚さに形成し、続いて、Ｐ−ＣＶＤ法によりシリコン
酸化膜を５００〜８００ｎｍの厚さで形成してトレンチ
２ａを埋め込む。次に、ＣＭＰ法により平坦化してトレ
ンチ２ａ内のみにシリコン酸化膜を残存させてトレンチ
型の分離酸化膜２を形成する（図１２）。次に、基板１
上の全面に、ゲート酸化膜３を熱酸化法またはＣＶＤ法
により形成する。次にゲート酸化膜３上の全面に、ポリ
シリコン、アモルファスシリコンあるいはゲルマニウム
を含有したシリコンから成る導電性シリコン膜を形成
し、この導電性シリコン膜をリソグラフィ技術及びエッ
チング技術を用いてパターニングしてゲート電極４を形
成する（図１３）。

【０００５】次に、イオン注入法により、基板１上から
Ａｓ、Ｐ、Ｂ等の不純物イオンを、例えば１Ｅ１３〜１
Ｅ１４／ｃｍ^２の注入エネルギーにて注入して第１の不
純物拡散層５ａを形成する。次に、全面にシリコン酸化
膜、シリコン窒化膜あるいはこれらの積層膜から成る絶
縁膜を、ＣＶＤ法により５０〜１００ｎｍの膜厚で形成
し、この絶縁膜を異方性エッチングによりゲート電極４
側壁にのみ残存させてサイドウォール６を形成する。こ
の後、再度イオン注入法により、基板１上からＡｓ、
Ｐ、Ｂ等の不純物イオンを、例えば１Ｅ１５〜１Ｅ１６
／ｃｍ^２の注入エネルギーにて注入して第２の不純物拡
散層５ｂを形成し、第１，第２の不純物拡散層５ａ，５
ｂから成るソース・ドレイン領域５を形成する（図１
４）。

【０００６】次に、基板１のシリコン表面の自然酸化膜
を、フッ化水素酸によるウェット処理、フッ素を含むガ
スのプラズマエッチ、あるいはスパッタエッチ等により
除去する。次に、全面に例えば、高純度Ｃｏターゲット
を用いたマグネトロンＤＣスパッタ法によりコバルト膜
８を５〜１５ｎｍの膜厚で形成し、その上の全面に高純
度チタンターゲットを用いた反応性スパッタ法によりチ
タン窒化膜９を１０〜２０ｎｍの膜厚で形成する。この
チタン窒化膜９は、後工程のシリサイド工程の際、コバ
ルト膜８表面が大気により酸化されるのを防止するもの
である（図１５）。次に、例えば窒素、Ａｒ等の不活性
ガス雰囲気、あるいは真空中にて４００〜５５０℃、３
０〜１２０秒の熱処理を施して、シリコン領域（ゲート
電極４及び不純物拡散層５）上のコバルト膜８を下地の
シリコンと反応させてコバルトシリサイド層７ａ（Ｃｏ
Ｓｉ及びＣｏ_２Ｓｉ）を形成する。次に、例えば硫酸と
過酸化水素水との混合液等の薬液処理により、未反応の
コバルト膜８及びチタン窒化膜９を除去し（図１６）、
さらに高温の熱処理を施してＣｏＳｉ_２から成るコバル
トシリサイド層７を形成する（図１１参照）。

【０００７】

【発明が解決しようとする課題】従来の半導体装置は以
上のように構成され、コバルトシリサイド層７をサリサ
イド技術により形成して、ゲート電極４及び不純物拡散
層５の低抵抗化を図ってきた。しかしながら、図１７の
平面図に示すように、ゲート電極４等の細線部における
コバルトシリサイド層７では、高温熱処理によって、表
面に凝集１０を生じ、この凝集１０により、１００ｎｍ
レベルの超微細寸法のゲート電極４では、配線抵抗が上
昇してしまうという問題点があった。

【０００８】この発明は、上記のような問題点を解消す
るために成されたものであって、サリサイド技術により
導電性シリコン上に形成される金属シリサイド膜におけ
る、高温熱処理による凝集の発生を防止して、安定して
低抵抗な微細配線を得ることを目的とする。

【０００９】

【課題を解決するための手段】この発明の請求項１記載
の半導体装置は、半導体基板上のシリコン領域表面にタ
ングステンを含有するコバルトシリサイド層を形成した
ものである。

【００１０】この発明の請求項２記載の半導体装置は、
請求項１において、コバルトシリサイド層におけるタン
グステンの含有量は、上記コバルトシリサイド層の表面
に向かって増大するものである。

【００１１】この発明の請求項３記載の半導体装置は、
請求項１または２において、タングステンを含有するコ
バルトシリサイド層は、導電性シリコン膜から成るゲー
ト電極と該ゲート電極の両側の拡散層との一方あるいは
双方の表面に形成したものである。

【００１２】この発明の請求項４記載の半導体装置の製
造方法は、表面の一部にシリコン領域を有する半導体基
板上の全面に、コバルト膜を成膜し、第１の熱処理を施
して上記シリコン領域表面にのみ、サリサイド法により
コバルトシリサイド層を形成する第１の工程と、未反応
の上記コバルト膜を除去する第２の工程と、全面にタン
グステン膜を成膜し、第２の熱処理を施してタングステ
ンを上記コバルトシリサイド層に含有させる第３の工程
と、未反応の上記タングステン膜を除去する第４の工程
と、を備えたものである。

【００１３】この発明の請求項５記載の半導体装置の製
造方法は、表面の一部にシリコン領域を有する半導体基
板上の全面に、コバルト膜とタングステン膜とを順次成
膜し、コバルトのシリサイド化温度より高くかつタング
ステンのシリサイド化温度より低い温度で熱処理を施し
て、上記半導体基板上のシリコン領域表面にのみ、サリ
サイド法によりタングステンを含有するコバルトシリサ
イド層を形成する第１の工程と、未反応の上記コバルト
膜及び上記タングステン膜を除去する第２の工程と、を
備えたものである。

【００１４】この発明の請求項６記載の半導体装置の製
造方法は、請求項４または５において、成膜時のタング
ステン膜は窒素を含有したものである。

【００１５】この発明の請求項７記載の半導体装置の製
造方法は、請求項４または５において、タングステン膜
を成膜した後、該タングステン膜上に金属窒化膜を形成
して熱処理を施すものである。

【００１６】この発明の請求項８記載の半導体装置の製
造方法は、表面の一部にシリコン領域を有する半導体基
板上の全面に、コバルト膜を成膜し、第１の熱処理を施
して上記シリコン領域表面にのみ、サリサイド法により
コバルトシリサイド層を形成する第１の工程と、未反応
の上記コバルト膜を除去する第２の工程と、イオン化し
たタングステンを、イオン注入法、プラズマドーピング
法により上記コバルトシリサイド層に含有させる第３の
工程と、を備えたものである。

【００１７】この発明の請求項９記載の半導体装置の製
造方法は、表面の一部にシリコン領域を有する半導体基
板上の全面に、コバルト膜を成膜し、第１の熱処理を施
して上記シリコン領域表面にのみ、サリサイド法により
コバルトシリサイド層を形成する第１の工程と、未反応
の上記コバルト膜を除去する第２の工程と、全面にタン
グステン膜をイオン化スパッタ法により成膜してイオン
化したタングステンを上記コバルトシリサイド層に含有
させる第３の工程と、上記タングステン膜を除去する第
４の工程と、を備えたものである。

【００１８】

【発明の実施の形態】実施の形態１．以下、この発明の
実施の形態を図について説明する。図１はこの発明の実
施の形態１による半導体装置の構造を示す断面図であ
る。図において、１はシリコン単結晶からなる半導体基
板、２は素子分離のための分離酸化膜、３は基板１上に
形成されたゲート酸化膜、４は基板１上にゲート酸化膜
３を介して形成されたシリコン領域としてのゲート電
極、５はゲート電極４の両側に形成されたシリコン領域
としての不純物拡散層、６はゲート電極４側壁に形成さ
れたサイドウォール、１１はゲート電極４及び拡散層５
の表面に形成された、タングステンを含有するコバルト
シリサイド層である。

【００１９】このように構成される半導体装置の製造方
法を図２〜図５に基づいて以下に示す。まず、基板１に
リソグラフィ技術及びエッチング技術によりトレンチ２
ａを例えば２００〜４００ｎｍの深さに形成する。次
に、例えば酸素、あるいは酸素と水素との混合ガスで９
００〜１０００℃程度にて熱酸化膜を約１０ｎｍ程度の
厚さに形成し、続いて、Ｐ−ＣＶＤ法によりシリコン酸
化膜を５００〜８００ｎｍの厚さで形成してトレンチ２
ａを埋め込む。次に、ＣＭＰ法により平坦化してトレン
チ２ａ内のみにシリコン酸化膜を残存させてトレンチ型
の分離酸化膜２を形成する。次に、基板１上の全面に、
ゲート酸化膜３を熱酸化法またはＣＶＤ法により形成す
る。次にゲート酸化膜３上の全面に、ポリシリコン、ア
モルファスシリコンあるいはゲルマニウムを含有したシ
リコンから成る導電性シリコン膜を形成し、この導電性
シリコン膜をリソグラフィ技術及びエッチング技術を用
いてパターニングしてゲート電極４を形成する。次に、
イオン注入法により、基板１上からＡｓ、Ｐ、Ｂ等の不
純物イオンを、例えば１Ｅ１３〜１Ｅ１４／ｃｍ^２の注
入エネルギーにて注入して第１の不純物拡散層５ａを形
成する。次に、全面にシリコン酸化膜、シリコン窒化膜
あるいはこれらの積層膜から成る絶縁膜を、ＣＶＤ法に
より５０〜１００ｎｍの膜厚で形成し、この絶縁膜を異
方性エッチングによりゲート電極４側壁にのみ残存させ
てサイドウォール６を形成する。この後、再度イオン注
入法により、基板１上からＡｓ、Ｐ、Ｂ等の不純物イオ
ンを、例えば１Ｅ１５〜１Ｅ１６／ｃｍ^２の注入エネル
ギーにて注入して第２の不純物拡散層５ｂを形成し、第
１，第２の不純物拡散層５ａ，５ｂから成るソース・ド
レイン領域５を形成する（図２）。

【００２０】次に、基板１のシリコン表面の自然酸化膜
を、フッ化水素酸によるウェット処理、フッ素を含むガ
スのプラズマエッチ、あるいはスパッタエッチ等により
除去する。次に、全面に例えば、高純度Ｃｏターゲット
を用いたマグネトロンＤＣスパッタ法によりコバルト膜
１２ａを５〜１５ｎｍの膜厚で形成し、その上の全面に
高純度チタンターゲットを用いた反応性スパッタ法によ
りチタン窒化膜１３を１０〜２０ｎｍの膜厚で形成す
る。このチタン窒化膜１３は、後工程のシリサイド工程
の際、コバルト膜１２ａ表面が大気により酸化されるの
を防止するものである（図３）。次に、ランプ等を用い
たラピッドサーマルアニール法による熱処理を施して、
シリコン領域（ゲート電極４及び不純物拡散層５）上の
コバルト膜１２ａを下地のシリコンと反応させてコバル
トシリサイド層１２、例えばＣｏＳｉ、Ｃｏ_２Ｓｉを形
成する。次に、例えば硫酸と過酸化水素水との混合液等
の薬液処理により、未反応のコバルト膜１２ａ及びチタ
ン窒化膜１３を除去する（図４）。

【００２１】次に、全面にタングステン膜１４を例え
ば、スパッタ法により１０〜５０ｎｍの膜厚で形成し、
その上の全面に金属窒化膜としてのチタン窒化膜１５を
１０〜５０ｎｍの膜厚で形成する。このチタン窒化膜１
５は、タングステン膜１４を形成後、大気に晒すことな
く連続して形成し、後工程のシリサイド工程の際、タン
グステン膜１４表面が大気により酸化されるのを防止す
るものであり、ＴｉＮ（チタン窒化膜）の他、ＷＮ、Ｔ
ａＮ、ＲｅＮ、ＭｏＮ等が用いられる（図５）。次に、
例えば窒素、Ａｒ等の不活性ガス雰囲気、あるいは真空
中にて５００〜７５０℃、５〜６０秒の熱処理を施し
て、タングステン膜１４から下地のコバルトシリサイド
層１２にタングステンを拡散させ、タングステンを含有
したＣｏＳｉ_２（タングステン含有コバルトシリサイド
層１１）を形成する。次に、例えば硫酸と過酸化水素水
との混合液等の薬液処理により、未反応のタングステン
膜１４及びチタン窒化膜１５を除去する（図１参照）。

【００２２】この実施の形態では、サリサイド技術によ
り、まずコバルトシリサイド層１２を形成し、さらにこ
のコバルトシリサイド層１２にタングステンを熱処理に
より含有させ、２種の金属膜とシリコンとの化合物であ
るタングステン含有コバルトシリサイド層１１を形成す
る。このように、シリサイド化反応温度が異なる２種の
金属膜のシリサイド工程を別々に行うため、タングステ
ンの含有量が制御できる。又、この時、タングステン含
有コバルトシリサイド層１１に含有されるタングステン
は、表面から拡散され、そのタングステン濃度は、表面
で高濃度になるよう深さ方向に勾配を持たせる。これに
より、抵抗を効果的にコントロールすることができる。
このタングステンを含有させる工程は、高温熱処理によ
るＣｏＳｉ_２形成と同時に行われ、これにより、ＣｏＳ
ｉ_２形成時、あるいはそれ以降の半導体装置の製造工程
での熱処理時に、タングステン含有コバルトシリサイド
層１１表面に凝集１０が発生するのが防止され、１００
ｎｍレベル以下の細線部においても良好な配線抵抗が得
られる。

【００２３】上記のように形成されたタングステン含有
コバルトシリサイド層１１（Ｗ−ＣｏＳｉ_Ｘ）のシート
抵抗を、従来技術で示したコバルトシリサイド層７（Re
ference）およびタングステンの替わりにチタンを含有
させたチタン含有コバルトシリサイド層（Ｔｉ−ＣｏＳ
ｉ_Ｘ）を比較例として図６、図７に示す。図６は、ゲー
ト長７０ｎｍのＰ型ゲート電極におけるシート抵抗の累
積確率分布を示すもの、図７は、ゲート長１１５ｎｍの
Ｐ型ゲート電極におけるシート抵抗の累積確率分布を示
すものである。図に示すように、ゲート長７０ｎｍの超
微細寸法のゲート電極では、従来のコバルトシリサイド
層７の抵抗分布が劣化し、ゲート長１１５ｎｍの比較的
ゲート長が長いゲート電極では、超微細寸法で良好であ
ったチタン含有コバルトシリサイド層の抵抗分布が劣化
する。これに対し、タングステン含有コバルトシリサイ
ド層１１では、何れのサイズのゲート長においても良好
な配線抵抗が得られることが判る。

【００２４】また、コバルトシリサイドにタングステン
を含有させることによって、シリサイドと基板１のシリ
コン領域とのモフォロジ改善効果もあり、基板１の接合
破壊を防止できる。これは、タングステンにより、グレ
インバウンダリやコバルトシリサイド層１２表面におけ
るシリコンの拡散をコントロールし、シリコンとコバル
トとの反応の均一性が高まるためと考えられる。

【００２５】なお、上記実施の形態では、タングステン
膜１４上に酸化防止用のチタン窒化膜１５などの金属窒
化膜を形成したが、この金属窒化膜の形成は省略するこ
ともでき、タングステン膜１４形成後、大気に晒すこと
なくアニール炉等に基板１を搬送して熱処理を施しても
良い。

【００２６】実施の形態２．上記実施の形態１では、図
５に示したように、タングステン膜１４とチタン窒化膜
１５とを積層して形成した後、熱処理を施したが、窒素
を含有したタングステン膜を形成し、その後熱処理を施
しても良い。上記実施の形態１と同様に、コバルトシリ
サイド層１２を形成して、未反応のコバルト膜１２ａ及
びチタン窒化膜１３を除去した後（図４参照）、図８に
示すように、窒素を含有するタングステン膜１６（ＷＮ
_Ｘ：０＜_Ｘ＜１）を、高純度タングステンターゲーット
を用いＡｒと窒素ガスを用いたスパッタ法、あるいは高
純度ＷＦ６と窒素もしくはアンモニアガスを原材料に用
いるＣＶＤ法等により、膜厚１０〜３０ｎｍで形成す
る。窒素の含有量は、窒素ガスあるいはアンモニアガス
の流量を調節して制御できる。次に、例えば窒素、Ａｒ
等の不活性ガス雰囲気、あるいは真空中にて６００〜７
００℃、１０〜６０秒の熱処理を施して、タングステン
膜１６から下地のコバルトシリサイド層１２にタングス
テンを拡散させ、タングステンを含有したＣｏＳｉ
_２（タングステン含有コバルトシリサイド層１１）を形
成する。次に、未反応のタングステン膜１６を除去する
（図１参照）。

【００２７】この実施の形態においても上記実施の形態
１と同様のタングステン含有コバルトシリサイド層１１
を形成でき、凝集による抵抗上昇が防止できる。またこ
の実施の形態では、窒素含有タングステン膜１６の膜中
からコバルトシリサイド層１２にタングステンが拡散す
るが、窒素含有タングステン膜１６においては、タング
ステンが減少することで窒素濃度が上昇して窒化反応が
進行する。続いて熱処理により、窒素含有タングステン
膜１６からコバルトシリサイド層１２にタングステンが
さらに拡散するため、窒素含有タングステン膜１６の窒
化は一層進む。このように反応が進行するに従い、タン
グステンのコバルトシリサイドへの拡散が制限され、こ
れにより反応の制御が容易になる。また、コバルトシリ
サイドから窒素含有タングステン膜１６にシリコンが拡
散する反応は、窒素含有タングステン膜１６の窒化が進
むことにより制御される。

【００２８】これにより、窒素含有タングステン膜１６
において、タングステンとシリコンとの反応の進行によ
りシリコンが膜中に拡散して起こる這い上がり現象（ゲ
ート電極４のサイドウォール６に沿ってタングステンシ
リサイドが形成される）が防止でき、不純物拡散層５と
ゲート電極４との間の短絡不良が防止できる。なお、窒
素含有タングステン膜１６形成後の熱処理を窒素雰囲気
で行うと、上記効果をより有効にすることができる。さ
らに、タングステンの供給作用とシリサイド工程の際に
表面が大気により酸化されるのを防止する作用の双方を
窒素含有タングステン膜１６の形成により得られるた
め、工程数が削減でき、コストも低減できる。

【００２９】実施の形態３．次に、この発明の実施の形
態３による半導体装置の製造方法を、図９に基づいて説
明する。上記実施の形態１と同様に、コバルトシリサイ
ド層１２を形成して、未反応のコバルト膜１２ａ及びチ
タン窒化膜１３を除去した後（図４参照）、図９に示す
ように、基板１上からイオン注入法によりタングステン
イオン１７を注入する。この時の注入エネルギーは、タ
ングステンイオン１７がコバルトシリサイド層１２の膜
中に留まる程度、例えば数Ｋｅｖ、注入量は例えば５Ｅ
１４〜１Ｅ１６とする。これにより、タングステン含有
コバルトシリサイド層１１を形成することができる。こ
の実施の形態では、タングステンイオン１７の注入エネ
ルギーを制御することで、コバルトシリサイド層１２の
表面にタングステンを導入することができ、これにより
凝集による抵抗上昇が防止できる。また、熱処理を伴う
ことなく、タングステンをコバルトシリサイドに含有さ
せることができ、表面の酸化防止対策も必要なく、工程
数を削減でき、容易に製造できる。

【００３０】なお、イオン注入法以外にも、プラズマド
ーピング法を用いてタングステンイオン１７をコバルト
シリサイド層１２に導入しても良く、また、イオン化ス
パッタ法により基板１にバイアス印加してタングステン
膜を形成することにより、イオン化したタングステンを
コバルトシリサイドに混入させ、その後、タングステン
膜を除去しても良い。

【００３１】実施の形態４．次に、この発明の実施の形
態４による半導体装置の製造方法を、図１０に基づいて
説明する。上記実施の形態１と同様に、ゲート電極４、
不純物拡散層５及びサイドウォール６を形成した後（図
２参照）、基板１のシリコン表面の自然酸化膜を除去
し、次いで、図１０に示す様に、全面にコバルト膜１８
を８〜１５ｎｍの膜厚で形成し、その上の全面にタング
ステン膜１９を１〜２ｎｍの膜厚で形成し、その上の全
面に金属窒化膜としてのチタン窒化膜１５を１０〜２０
ｎｍの膜厚で形成する。このコバルト膜１８、タングス
テン膜１９およびチタン窒化膜１５は真空にて連続形成
を行う。また、このチタン窒化膜１５は、後工程のシリ
サイド工程の際、タングステン膜１９表面が大気により
酸化されるのを防止するものであり、ＴｉＮ（チタン窒
化膜）の他、ＷＮ、ＴａＮ、ＲｅＮ、ＭｏＮ等が用いら
れる。次に、熱処理を施すが、タングステンのシリサイ
ド開始温度は約６５０℃であり、コバルトに比べタング
ステンはシリサイド化温度が高いため、タングステンの
シリサイド化温度より低くかつコバルトのシリサイド化
温度より高い温度、例えば４００〜５５０℃にて行う。
これにより、コバルト膜１８とシリコンとが反応して、
コバルトシリサイドを形成すると共に、タングステン膜
１９からタングステンがコバルトシリサイドに拡散し、
タングステン含有コバルトシリサイド層１１が形成され
る。この後、未反応のチタン窒化膜１５、タングステン
膜１９及びコバルト膜１８を除去する（図１参照）。

【００３２】この実施の形態では、タングステンのシリ
サイド化温度より低くかつコバルトのシリサイド化温度
より高い温度で熱処理を施すため、シリサイド反応の制
御が可能になる。つまり、コバルトに対して優先的にシ
リサイド反応が進むため、タングステン膜１９のシリサ
イド反応によるコバルト膜１８のシリサイド反応速度へ
の影響が少なくなり、所望のタングステン含有コバルト
シリサイド層１１が形成される。これにより、凝集によ
る抵抗上昇が防止できる。また、この温度領域でタング
ステンのシリサイド反応が進行しないため、不必要に基
板Ｓｉの消費を防止できる。また、この場合、タングス
テン膜１９は、コバルトシリサイド形成時にコバルト膜
１８とシリコンとの拡散に対して影響を与えるため、コ
バルトシリサイド層１１の膜厚制御は上記実施の形態１
に比べると劣るが、工程数を削減でき、容易に製造でき
るという利点がある。また、タングステン膜１９の膜厚
を変えることでタングステンの含有量を調節できる。

【００３３】なお、タングステン膜１９上にチタン窒化
膜１５を形成せず、上記実施の形態２で示したように、
タングステン膜１９の代わりに窒素含有タングステン膜
を形成しても良い。また、コバルト膜１８上に形成する
タングステン膜１９、または窒素含有タングステン膜を
イオン化スパッタ法により形成しても良く、これにより
成膜時にタングステンの一部がコバルト膜１８に侵入
し、より効率的にタングステンを含有させることができ
る。

【００３４】

【発明の効果】以上のようにこの発明の請求項１記載の
半導体装置は、半導体基板上のシリコン領域表面にタン
グステンを含有するコバルトシリサイド層を形成したた
め、表面での凝集の発生が防止され、良好な配線抵抗が
得られる。

【００３５】またこの発明の請求項２記載の半導体装置
は、請求項１において、コバルトシリサイド層における
タングステンの含有量は、上記コバルトシリサイド層の
表面に向かって増大するため、コバルトシリサイド層の
表面にタングステンを高濃度に含有でき、凝集の発生が
効果的に防止できる。

【００３６】またこの発明の請求項３記載の半導体装置
は、請求項１または２において、タングステンを含有す
るコバルトシリサイド層は、導電性シリコン膜から成る
ゲート電極と該ゲート電極の両側の拡散層との一方ある
いは双方の表面に形成したため、ゲート電極、拡散層の
低抵抗化が図れ、信頼性の高いトランジスタが得られ
る。

【００３７】またこの発明の請求項４記載の半導体装置
の製造方法は、表面の一部にシリコン領域を有する半導
体基板上の全面に、コバルト膜を成膜し、第１の熱処理
を施して上記シリコン領域表面にのみ、サリサイド法に
よりコバルトシリサイド層を形成する第１の工程と、未
反応の上記コバルト膜を除去する第２の工程と、全面に
タングステン膜を成膜し、第２の熱処理を施してタング
ステンを上記コバルトシリサイド層に含有させる第３の
工程と、未反応の上記タングステン膜を除去する第４の
工程と、を備えたため、シリコン領域表面にタングステ
ンを含有するコバルトシリサイド層を形成でき、表面で
の凝集の発生が防止され、良好な配線抵抗が得られる。

【００３８】またこの発明の請求項５記載の半導体装置
の製造方法は、表面の一部にシリコン領域を有する半導
体基板上の全面に、コバルト膜とタングステン膜とを順
次成膜し、コバルトのシリサイド化温度より高くかつタ
ングステンのシリサイド化温度より低い温度で熱処理を
施して、上記半導体基板上のシリコン領域表面にのみ、
サリサイド法によりタングステンを含有するコバルトシ
リサイド層を形成する第１の工程と、未反応の上記コバ
ルト膜及び上記タングステン膜を除去する第２の工程
と、を備えたため、シリコン領域表面にタングステンを
含有するコバルトシリサイド層を少ない工程数で容易に
形成でき、表面での凝集の発生が防止され、良好な配線
抵抗が得られる。

【００３９】この発明の請求項６記載の半導体装置の製
造方法は、請求項４または５において、成膜時のタング
ステン膜は窒素を含有したため、熱処理時にタングステ
ン膜表面の酸化が防止され、信頼性が向上する。

【００４０】この発明の請求項７記載の半導体装置の製
造方法は、請求項４または５において、タングステン膜
を成膜した後、該タングステン膜上に金属窒化膜を形成
して熱処理を施すため、熱処理時にタングステン膜表面
の酸化が防止され、信頼性が向上する。

【００４１】この発明の請求項８記載の半導体装置の製
造方法は、表面の一部にシリコン領域を有する半導体基
板上の全面に、コバルト膜を成膜し、第１の熱処理を施
して上記シリコン領域表面にのみ、サリサイド法により
コバルトシリサイド層を形成する第１の工程と、未反応
の上記コバルト膜を除去する第２の工程と、イオン化し
たタングステンを、イオン注入法、プラズマドーピング
法により上記コバルトシリサイド層に含有させる第３の
工程と、を備えたため、シリコン領域表面にタングステ
ンを含有するコバルトシリサイド層を少ない工程数で容
易に形成でき、表面での凝集の発生が防止され、良好な
配線抵抗が得られる。

【００４２】この発明の請求項９記載の半導体装置の製
造方法は、表面の一部にシリコン領域を有する半導体基
板上の全面に、コバルト膜を成膜し、第１の熱処理を施
して上記シリコン領域表面にのみ、サリサイド法により
コバルトシリサイド層を形成する第１の工程と、未反応
の上記コバルト膜を除去する第２の工程と、全面にタン
グステン膜をイオン化スパッタ法により成膜してイオン
化したタングステンを上記コバルトシリサイド層に含有
させる第３の工程と、上記タングステン膜を除去する第
４の工程と、を備えたため、シリコン領域表面にタング
ステンを含有するコバルトシリサイド層を形成でき、表
面での凝集の発生が防止され、良好な配線抵抗が得られ
る。

【図面の簡単な説明】

【図１】 この発明の実施の形態１による半導体装置の
構造を示す断面図である。

【図２】 この発明の実施の形態１による半導体装置の
製造方法の一工程を示す断面図である。

【図３】 この発明の実施の形態１による半導体装置の
製造方法の一工程を示す断面図である。

【図４】 この発明の実施の形態１による半導体装置の
製造方法の一工程を示す断面図である。

【図５】 この発明の実施の形態１による半導体装置の
製造方法の一工程を示す断面図である。

【図６】 この発明の実施の形態１によるゲート電極の
シート抵抗を示す図である。

【図７】 この発明の実施の形態１によるゲート電極の
シート抵抗を示す図である。

【図８】 この発明の実施の形態２による半導体装置の
製造方法を示す断面図である。

【図９】 この発明の実施の形態３による半導体装置の
製造方法を示す断面図である。

【図１０】 この発明の実施の形態４による半導体装置
の製造方法を示す断面図である。

【図１１】 従来の半導体装置の構造を示す断面図であ
る。

【図１２】 従来の半導体装置の製造方法の一工程を示
す断面図である。

【図１３】 従来の半導体装置の製造方法の一工程を示
す断面図である。

【図１４】 従来の半導体装置の製造方法の一工程を示
す断面図である。

【図１５】 従来の半導体装置の製造方法の一工程を示
す断面図である。

【図１６】 従来の半導体装置の製造方法の一工程を示
す断面図である。

【図１７】 従来の半導体装置の問題点を説明する平面
図である。

【符号の説明】

１ 半導体基板、４ シリコン領域としてのゲート電
極、５ シリコン領域としての不純物拡散層、１１ タ
ングステン含有コバルトシリサイド層、１２ コバルト
シリサイド層、１２ａ コバルト膜、１４ タングステ
ン膜、１５ 金属窒化膜としてのチタン窒化膜、１６
窒素含有タングステン膜、１７ タングステンイオン、
１８ コバルト膜、１９ タングステン膜。

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4M104 BB01 BB20 DD02 DD79 DD80 DD81 DD84 HH16 HH20 5F140 AA01 AA10 BD06 BE07 BE10 BF04 BF11 BF19 BF34 BG08 BG09 BG12 BG14 BG30 BG32 BG34 BG35 BG37 BG45 BG52 BG53 BH15 BJ09 BJ21 BK02 BK26 BK29 BK32 BK34 BK35 BK39 CB04 CE07 CF04

Claims (9)

【特許請求の範囲】
1. 【請求項１】 半導体基板上のシリコン領域表面にタン
   グステンを含有するコバルトシリサイド層を形成したこ
   とを特徴とする半導体装置。
2. 【請求項２】 コバルトシリサイド層におけるタングス
   テンの含有量は、上記コバルトシリサイド層の表面に向
   かって増大するものであることを特徴とする請求項１記
   載の半導体装置。
3. 【請求項３】 タングステンを含有するコバルトシリサ
   イド層は、導電性シリコン膜から成るゲート電極と該ゲ
   ート電極の両側の拡散層との一方あるいは双方の表面に
   形成したものであることを特徴とする請求項１または２
   記載の半導体装置。
4. 【請求項４】 表面の一部にシリコン領域を有する半導
   体基板上の全面に、コバルト膜を成膜し、第１の熱処理
   を施して上記シリコン領域表面にのみ、サリサイド法に
   よりコバルトシリサイド層を形成する第１の工程と、未
   反応の上記コバルト膜を除去する第２の工程と、全面に
   タングステン膜を成膜し、第２の熱処理を施してタング
   ステンを上記コバルトシリサイド層に含有させる第３の
   工程と、未反応の上記タングステン膜を除去する第４の
   工程と、を備えたことを特徴とする半導体装置の製造方
   法。
5. 【請求項５】 表面の一部にシリコン領域を有する半導
   体基板上の全面に、コバルト膜とタングステン膜とを順
   次成膜し、コバルトのシリサイド化温度より高くかつタ
   ングステンのシリサイド化温度より低い温度で熱処理を
   施して、上記半導体基板上のシリコン領域表面にのみ、
   サリサイド法によりタングステンを含有するコバルトシ
   リサイド層を形成する第１の工程と、未反応の上記コバ
   ルト膜及び上記タングステン膜を除去する第２の工程
   と、を備えたことを特徴とする半導体装置の製造方法。
6. 【請求項６】 成膜時のタングステン膜は窒素を含有し
   たものであることを特徴とする請求項４または５記載の
   半導体装置の製造方法。
7. 【請求項７】 タングステン膜を成膜した後、該タング
   ステン膜上に金属窒化膜を形成して熱処理を施すことを
   特徴とする請求項４または５記載の半導体装置の製造方
   法。
8. 【請求項８】 表面の一部にシリコン領域を有する半導
   体基板上の全面に、コバルト膜を成膜し、第１の熱処理
   を施して上記シリコン領域表面にのみ、サリサイド法に
   よりコバルトシリサイド層を形成する第１の工程と、未
   反応の上記コバルト膜を除去する第２の工程と、イオン
   化したタングステンを、イオン注入法、プラズマドーピ
   ング法により上記コバルトシリサイド層に含有させる第
   ３の工程と、を備えたことを特徴とする半導体装置の製
   造方法。
9. 【請求項９】 表面の一部にシリコン領域を有する半導
   体基板上の全面に、コバルト膜を成膜し、第１の熱処理
   を施して上記シリコン領域表面にのみ、サリサイド法に
   よりコバルトシリサイド層を形成する第１の工程と、未
   反応の上記コバルト膜を除去する第２の工程と、全面に
   タングステン膜をイオン化スパッタ法により成膜してイ
   オン化したタングステンを上記コバルトシリサイド層に
   含有させる第３の工程と、上記タングステン膜を除去す
   る第４の工程と、を備えたことを特徴とする半導体装置
   の製造方法。