JP2616551B2

JP2616551B2 - 半導体装置およびその製造方法

Info

Publication number: JP2616551B2
Application number: JP5323069A
Authority: JP
Inventors: 義久松原
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1993-11-16
Filing date: 1993-11-16
Publication date: 1997-06-04
Anticipated expiration: 2012-06-04
Also published as: JPH07142620A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、高融点金属シリサイド
をトランジスタのゲート電極及びシリコン拡散層に有す
る半導体装置、特にＭＯＳ、Ｂｉｐトランジスタやそれ
らの集積回路である半導体装置とその製造方法に関す
る。

【０００２】

【従来の技術】トランジスタサイズの縮小による集積度
の向上に伴い、ゲート幅及び拡散層幅が狭くなる。ゲー
ト幅と拡散層幅の縮小に従い、層抵抗が増加して回路遅
延に大きな影響を及ぼす。したがって、サブミクロンオ
ーダー以降の微細技術における、高融点金属シリサイド
の低抵抗化技術は必須の技術として注目されている。特
に、チタンを用いたサリサイドのトランジスタは、実デ
バイスヘ応用されている。

【０００３】しかしながら、チタンシリサイドを適用し
てサリサイドトランジスタを形成する場合、デバイスサ
イズの縮小に伴い、拡散層の深さはリーク電流を抑制す
るためにシャロー化が必要である。シリサイド膜厚の薄
膜化は、本格的なシリサイド層抵抗の増加を導くだけで
なく、シリサイド形成におけるチタンシリサイド物性に
おける次の２つの問題を生じる。１つは凝集によるシリ
サイド層の断線と、１つは相転移温度の上昇である。

【０００４】凝集によるチタンシリサイド層の断線の原
因は次のように考えられる。チタンシリサイド膜が８０
０℃以上の温度になると軟化しはじめ、流動可能な状態
になる。この流動は、チタンシリサイド膜の表面あるい
は拡散層との界面の方向に生じる。この流動によって、
エネルギーが最小になるようにチタンシリサイドの変形
が生じる。したがって、膜状であったものが、やがて部
分的に島状になる領域と薄膜になる領域とが発生する。
この現象によって、チタンシリサイド膜の膜厚の均一性
が失われるだけでなく、完全に断線状態になる場合もあ
る。したがって、チタンシリサイド膜の導電性が劣化
し、抵抗値が増加する。さらに、シリサイド膜厚の低下
とシリサイド配線幅の低下は表面張力の増加を引き起こ
し、薄膜における凝集開始温度はチタンシリサイド膜厚
の減少と共に低下する。図８はシリサイド単層構造にお
ける層抵抗のランプアニール温度依存性を示す。シリサ
イド膜厚を５０ｎｍから３０ｎｍへ薄膜化することによ
り、凝集温度は９５０℃程度から８７０℃程度まで低下
する。

【０００５】一方、チタンシリサイド形成には相転移が
必要である。すなわち、高層抵抗を有する非平衡相であ
るＣ４９構造から低層抵抗を有する平衡相であるＣ５４
構造への相転移である。トランジスタの微細化は不純物
濃度の増加、シリサイド膜厚の薄膜化、シリサイド幅の
縮小が要求され、この相転移温度は、不純物濃度、シリ
サイド膜厚、シリサイド幅に依存して変動する。図９は
Ｃ４９構造のＴｉＳｉ_２（１３１）Ｘ線強度のランプア
ニール温度依存性を示す。シリサイド膜厚を５０ｎｍか
ら３０ｎｍへ薄膜化することにより、Ｃ４９構造からＣ
５４構造への相転移温度は８５０℃程度から９５０℃以
上まで上昇する。

【０００６】したがって、チタンシリサイド単層構造で
は、相転移温度と凝集温度で制限された温度範囲でのみ
形成できるものである。しかしながら、デバイスサイズ
の微細化に伴う相転移温度の上昇と凝集温度の低下によ
り、もはや０．５μｍ以下の設計ルールでは、従来シリ
サイド単層構造では、低抵抗は得られなかった。

【０００７】そこで、０．５μｍ以下のトランジスタで
は、この高融点金属シリサイドと共に高融点金属をシリ
コン基板上に形成する高融点金属／高融点金属シリサイ
ド構造の形成技術が注目されている。この高融点金属／
高融点金属シリサイド構造を形成する技術はＭＯＳトラ
ンジスタのゲート電極及びソース／ドレイン領域の各表
面に高融点金属シリサイド膜を形成した上に、高融点金
属シリサイド層より低い層抵抗の金属層を選択的に形成
することによって、シリサイド単層構造と比較して、層
抵抗の低抵抗化が実現できる特徴を有する。

【０００８】このような従来の高融点金属／高融点金属
シリサイド構造を有するトランジスタは、大きく大別し
て、次の２種類からなる。１つは、同一金属種からなる
高融点金属／高融点金属シリサイド構造と、１つは高融
点金属／窒化膜／高融点金属シリサイドの３層構造から
なるシリサイド構造がある。

【０００９】まず、同一高融点金属種からなる高融点金
属／高融点金属シリサイド構造を有するＭＯＳトランジ
スタの断面構造を図４に示す。半導体基板１上にゲート
酸化膜２を介して多結晶シリコンゲート電極３が形成さ
れている。ゲート電極３の両側には、サイドウォール４
が設けられ、サイドウォール４の外側の半導体基板１表
面には、ソース／ドレイン領域となる拡散層５が形成さ
れる。

【００１０】ゲート電極３表面及び拡散層５の表面に
は、タングステン、モリブデンなどの高融点金属をシリ
サイド化した高融点金属シリサイド膜６が形成されてい
る。本例ではタングステンシリサイドである。さらにこ
の金属シリサイド膜６上に、金属シリサイド６と同一金
属を含んだ窒化タングステン層７が形成されている。各
素子形成領域は、素子分離絶縁膜８で分離され、形成さ
れた素子の表面は、層間絶縁膜９で覆われている。層間
絶縁膜９には、ゲート電極上及び拡散層５の上にコンタ
クトホール１０が設けられ、アルミニウムなどによる金
属配線１１が施されている。

【００１１】次に、図４のＭＯＳトランジスタの製造工
程につき図５に基づいて説明する。まず、通常のＭＯＳ
型ＬＤＤ構造トランジスタ製造工程により図５（ａ）に
示すＭＯＳ型ＬＤＤ構造を形成する。

【００１２】すなわち、まずＰ型の半導体基板上にいわ
ゆるＬＯＣＯＳ法によって、素子分離酸化膜８に囲まれ
たゲート酸化膜２を形成する。その後、ポリシリコン膜
を減圧ＣＶＤ法（ＣｈｅｍｉｅａｌＶａｐｏｒＤｅ
ｐｏｓｉｔｉｏｎ）によってゲート酸化膜２上に堆積さ
せ、フォトリソグラフィとエッチングを用いてシリコン
ゲート電極３を形成する。次にシリコンゲート電極３を
マスクとしてリンなどのＮ型不純物を半導体基板１表面
に注入して低濃度の拡散層５を形成する。さらにＣＶＤ
法によって、半導体基板に２酸化シリコンなどの絶縁膜
を堆積させ、これに異方性エッチングを施してサイドウ
ォール４を形成する。その後、さらにゲート電極３とサ
イドウォール４をマスクとして砒素イオンなどのＮ型不
純物を半導体基板表面に注入し、高濃度の拡散層５を形
成して図５（ａ）に示す構造が完成する。

【００１３】次に、拡散層及びポリシリコン上にタング
ステンを選択化学気相成長させる工程を用いて、自己整
合的にタングステン層２３を形成する（図５（ｂ））。
この後、約７００℃程度の温度でプラズマ窒化を行い窒
化タングステン層７とタングステンシリサイド層６を形
成する（図５（ｃ））。

【００１４】この後に、図４のように層間絶縁膜９がＣ
ＶＤ法により堆積され、続いて７００℃から９００℃程
度の温度での熱処理が行われる。この熱処理により層間
膜９にドープされたリンやボロンなどを熱拡散させてそ
の膜質を向上させると共に、リフローによってその平坦
化を行うものである。続いて一般によく知られたフォト
リソグラフィ技術とドライエッチング技術を用いてコン
タクトホール１０をパターニングして、最後にアルミニ
ウムなどで金属配線１１を形成して、図４の構造が完成
する。

【００１５】次に、高融点金属／窒化膜／高融点金属シ
リサイドの３層構造からなるシリサイドトランジスタの
断面構造を図６に示す。半導体基板１上にゲート酸化膜
２を介して多結晶シリコンゲート電極３が形成されてい
る。ゲート電極３の両側には、サイドウォール４が設け
られ、サイドウォール４の外側の半導体基板１表面に
は、ソース／ドレイン領域となる拡散層５が形成され
る。

【００１６】ゲート電極３上表面及び拡散層５表面に
は、タングステン、モリブデンなどの高融点金属をシリ
サイド化した金属シリサイド膜６が形成され、さらにこ
の金属シリサイド膜上に、窒化チタン層１２を形成し、
さらに金属シリサイドと異なる金属を含んだ金属または
金属合金層７が形成されている。各素子形成領域は、素
子分離絶縁膜８で分離され、形成された素子の表面は、
層間絶縁膜で覆われている。層間絶縁膜９には、ゲート
電極３上及び拡散層５の上にコンタクトホール１０が設
けられ、アルミニウムなどによる金属配線１１が施され
ている。

【００１７】次に、高融点金属／窒化膜／高融点金属シ
リサイドの３層構造シリサイドトランジスタの製造工程
について図７に基づいて説明する。ここで、金属シリサ
イド膜６をチタンシリサイドで形成し、窒化層として窒
化チタン層１２を形成し、金属合金層８として高融点金
属層としてタングステンを形成する場合の製造工程の例
について説明する。

【００１８】まず、従来の同一高融点金属／シリサイド
２層構造と同様に、通常のＭＯＳ型ＬＤＤ構造トランジ
スタの製造工程により図７（ａ）に示すＭＯＳ型ＬＤＤ
構造を形成する。次に、形成されたＭＯＳ型ＬＤＤ構造
の表面にスパッタリング法などにより所定の膜厚のチタ
ン膜１３を全面に形成する（図７（ｂ））。その後、６
００℃から７００℃の窒素雰囲気中で３０から６０秒間
程度熱処理を行う。このとき、チタン膜１３がシリコン
面と接する面、すなわち、ゲート電極３の表面と拡散層
５の表面のうち絶縁膜で覆われていない領域では、チタ
ンシリサイド（ＴｉＳｉ_２）が形成される。それに対し
てシリコン酸化膜で覆われた領域は、未反応のチタンと
窒素と反応して窒化チタン（ＴｉＮ）が形成される。し
たがって、アンモニア水と過水の混合液などでＴｉＮや
未反応のＴｉを取り除くことによって、ゲート電極３上
及びソース／ドレイン領域を形成する拡散層５上のみに
チタンシリサイド２４を形成することができる（図７
（ｃ））。その後、さらに、８００℃程度のアンモニア
雰囲気中で６０秒程度の所定時間の熱処理を行うことに
より完全なＣ５４構造を有するチタンシリサイド（Ｔｉ
Ｓｉ_２）が形成されると共にシリサイド表面に窒化チタ
ン膜１２が形成される（図７（ｄ））。この後に、タン
グステンを選択化学気相成長させる工程を用いて、自己
整合的にタングステン層２３を形成する（図７
（ｅ））。

【００１９】このようにして形成されたタングステン層
２３とシリサイド層６（２４）を少なくとも２層有した
構造を適用したＭＯＳトランジスタは、均一なタングス
テン層２３が形成されれば、タングステン層２３の比抵
抗が低いために、ゲート電極及び拡散層の部分の層抵抗
を、他の金属シリサイド単層構造に比べて１０分の１以
下に低減することができる。したがって、シングルコン
タクト構造における配線遅延問題が深刻になるサブミク
ロンデバイスにおいて、配線遅延問題を解決する有効な
手段であった。

【００２０】

【発明が解決しようとする問題点】しかしながら、同一
種からなる高融点金属／高融点金属シリサイド２層構造
（図４、図５）では、もし、高融点金属として窒化層を
有する場合は、窒化層による層抵抗の上昇することによ
り、低抵抗化の効果が失われる。

【００２１】さらに、同一種からなる高融点金属／シリ
サイドの構造における耐熱性は、使用されている高融点
金属とシリコンとのシリサイド反応で決まる。したがっ
て、高融点金属としてタングステンを用いれば、６００
℃以上の温度でシリコン基板上にタングステンシリサイ
ドができる一方、この反応温度以上の温度を加えた場
合、タングステンがシリコン基板中に拡散し拡散層の接
合を破壊する。

【００２２】したがって、タングステンやチタンタング
ステンなどによる材料では、層間膜中の水分を揮発させ
るのに必要な８００℃以上の熱処理を加えることによ
り、同一種からなる高融点金属／金属シリサイド構造で
はＰＮ接合が破壊されるという問題がある。

【００２３】一方、高融点金属／窒化膜／高融点金属シ
リサイドの３層構造からなるシリサイド構造（図６、図
７）の場合は上記耐熱性の問題は、窒化層と異なる高融
点金属シリサイド層により改善されている。しかしなが
ら、窒化層への選択タングステン成長技術は、配線層と
基板とを接続するコンタクトプラグにおいて多くの研究
がなされているにもかかわらず、タングステン核が成長
しにくく、タングステン成長における酸化膜とシリサイ
ド上との選択性が得られない。

【００２４】このように、図４から図７に示されたシリ
サイド技術のいずれの技術を用いても高融点金属／高融
点金属シリサイドの２層構造は実用化できない問題点が
あった。

【００２５】

【問題点を解決するための手段】本発明は、半導体基板
表面に形成されたソース／ドレイン領域と前記半導体基
板上に形成されたゲート電極との上に自己整合的に形成
された高融点金属シリサイドと、この高融点金属シリサ
イド上に、前記高融点金属シリサイドと異なる金属種の
高融点金属を形成した２層の金属合金層を有する半導体
装置の製造方法を提供するものである。

【００２６】即ち、不純物拡散層またはポリシリコン上
にＣ４９構造のＴｉＳｉ２層を形成する工程と、該層上
に水素を含まないＷＦ６ＳｉＨ４のソースガスを主成分
とした化学気相成長法によりタングステン層を形成する
工程と、該タングステンの成長工程の後、７００℃以上
で１０００℃以下の熱処理を行う工程とを含むことを特
徴とする。また、前記熱処理は、ランプアニール装置を
用いて、１０秒間行うことを特徴とする。

【００２７】

【実施例】以下本発明の実施例を図面を参照しながら説
明する。

【００２８】図１は、本発明をサリサイドトランジスタ
に適用した実施例を示している。特に、本実施例では、
サリサイドトランジスタ上にタングステン層が形成され
ている例を示す。

【００２９】半導体基板表面に形成されたソース／ドレ
イン領域５と、半導体基板上に形成された膜厚１０ｎｍ
程度のゲート酸化膜２上の膜厚１００−３００ｎｍ程度
ゲート電極３とに形成された、Ｃ４９構造のチタンシリ
サイド層２４と前記チタンシリサイド同２４全面にタン
グステン層２３を形成している構造を特徴としている。

【００３０】次に、この実施例の製造方法を、図２を用
いて説明する。まず、従来例と同様にして通常のＭＯＳ
型ＬＤＤ構造を得る。次に、形成されたＭＯＳ型ＬＤＤ
構造の表面にスパッタリング法などにより所定の膜厚
（１０−１００ｎｍ）のチタン膜を形成する。その後、
６００℃−７００℃の窒素雰囲気中で３０−６０分間程
度熱処理を行う。この時、チタン膜がシリコン面と接す
る面、すなわち、ゲート電極３の表面と拡散層５の表面
のうち絶縁膜４、８で覆われていない領域では、高い層
抵抗を有するチタンシリサイド層（Ｃ４９構造ＴｉＳｉ
_２）が形成される。それに対して、シリコン酸化膜で覆
われた領域は、未反応のチタンと窒素と反応して窒化チ
タン（ＴｉＮ）が形成される。したがって、アンモニア
水と過水の混合液などでＴｉＮや未反応のＴｉを取り除
くことによって、ゲート電極３上およびソース／ドレイ
ン領域を形成する拡散層５上のみにＣ４９構造のチタン
シリサイド２４を形成することができる（図２
（ａ））。

【００３１】次に、ＷＦ_６とシランを主成分としてタン
グステン選択成長法を用いてチタンシリサイド２４上全
面にタングステン層２３を選択的に形成する（図２
（ｂ））。ここで、このＣＶＤ成膜方法は、一般に２ス
テップで形成することが望ましい。

【００３２】すなわち、まずタングステン成長の核形成
である。このために、ＷＦ_６が３００ｓｃｃｍ、圧力３
００ｍＴｏｒｒ程度の雰囲気において５秒程度ウエハー
をさらす。この工程により、チタンシリサイド層表面
は、ＷＦ_６によりフッ化され、ＴｉＦ_３またはＴｉＦ_４
のようなチタンのフッ化物２２が形成されると共に、タ
ングステン成長核が膜状に均一に形成される。ここで、
従来における窒化チタンやＣ５４構造のチタンシリサイ
ドはＷＦ_６によってはほとんどフッ化されない。

【００３３】次にＷＦ_６：３００ｓｃｃｍ、ＳｉＨ_４：
２００ｓｃｃｍ、の流量比のＷＦ_６とシランの混合ガス
により、４ｎｍ／ｓｅｃ．程度の成長レートでタングス
テン膜２３が１０００オングストローム程度形成され
る。成長時間は２０ｓｅｃ・程度である。

【００３４】このようなタングステン形成工程におい
て、水素還元法の様に水素を添加しないことが重要であ
る。水素を添加することによりシリコン基板との反応が
活発になり、素子分離絶縁膜８と半導体基板１との境界
からタングステンが急速に成長して、高融点金属シリサ
イド膜６をはがし、異常成長したタングステンは拡散層
５を越えて半導体基板１にタングステンを拡散する。し
たがって、水素を添加したタングステンＣＶＤ法を用い
ては本発明の構造は製造できない。図１０にＮ型拡散層
の逆バイアス特性を示す。水素還元法では、接合は破壊
されているが、シラン還元法を用いれば接合は破壊され
ない。

【００３５】続いて、ランプアニール工程により、この
タングステン膜の形成によりシリコン基板上に形成され
た高抵抗フッ化チタン層２２を除去する（図２
（ｃ））。図１１にＡＥＳの深さプロファイルより得ら
れたフッ素のピーク強度のランプアニール温度依存性を
示す。ランプアニール温度が７００℃異常ではフッ素ピ
ーク強度は０となる。一方、このアニール工程における
チタンシリサイドによるバリア性は６００−８５０℃ま
では良好な接合体制を持っているが９００℃よりも高い
温度になると接合は破壊する。したがって、このランプ
アニール工程は、７００℃から８５０℃の温度範囲で行
えば良好な接合ができる。また、そのアニール時間も６
０秒以下が好ましい。

【００３６】次に、ＣＶＤ法などを用いてボロンやリン
を含んだ層間絶縁膜９を６００ｎｍ程度の膜厚で形成す
る。この層間膜形成後にＯＨ結合を安定化する熱処理と
して必要な８００℃以上の処理温度（８５０℃）をラン
プアニール装置を用いて行う。最後に、コンタクト１０
をパターニングした後にアルミニウムからなる金属配線
１１を形成して図１の構造が完成する。

【００３７】第２の実施例として、バイポーラトランジ
スタに本発明の構造を適用した例を示す。

【００３８】本実施例によれば、図３（ａ）に示される
ようにＰ型シリコン基板１上にはＡｓ原子が拡散法によ
り添加され、Ｎ型コレクタ埋め込み層１５が形成され
る。ついで、Ｎ型のエピタキシャル成長層１６が形成さ
れ、リン原子の選択拡散により埋め込みコレクタ引き出
し領域１７が形成された後、シリコン酸化膜１８を形成
し、さらにボロン原子をイオン注入して、ベース領域１
９が形成される。ついで、シリコン酸化膜１８が選択的
にエッチングされてべース領域１９上に開口部が形成さ
れ、さらに全面にわたり多結晶シリコン膜２０がＣＶＤ
法により７０−１００ｎｍの膜厚に堆積された後、この
多結晶シリコン２０の情報から砒素原子が７０−８０Ｋ
ｅＶのイオン注入エネルギーで添加される（図３
（ｂ））。この結果、砒素原子のピーク濃度は多結晶シ
リコン膜２０のほぼ１／２膜厚の位置に存在するように
設定される。次に、９００−１１００℃の温度処理がラ
ンプアニールにより行われ、ボロン原子および砒素原子
を活性化して砒素原子を多結晶シリコン膜２０からベー
ス領域１９内へ拡散させることによりエミッタ領域２１
が形成される。エミッタ領域２１を形成した後多結晶シ
リコン膜２０およびシリコン酸化膜を順次選択的にエッ
チングして開口部を埋め込みコレクタ引き出し領域１
７、ベース領域１９に達する深さに設ける。

【００３９】次に、チタン膜１３をスパッタ法により３
０−６０ｎｍ膜厚に堆積する（図３（ｃ））。さらに４
００−６００℃の熱処理を施してチタンシリサイド２４
をそれぞれの開口部内に形成し、続いてアンモニア水ま
たは硫酸と過水の混合液により未反応のチタンおよび窒
化したチタンを除去し（図３（ｄ））、ＣＶＤ技術を用
いてシリサイド上のみにタングステン２３を選択的に成
長する（図３（ｅ））。最後に、アルミニウム膜をそれ
ぞれスパッタ法により堆積し選択的にパターニングする
ことにより金属配線１１を形成することにより図３
（ｆ）に示すような構造を得ることができる。

【００４０】本実施例に示すごとく本発明によればエミ
ッタ領域２１はタングステン層２３により被覆されるこ
とにより、エミッタ引き出しポリシリコンの層抵抗を低
減することはドライブ電流の大きいバイポーラトランジ
スタにおける回路動作速度を改善する。さらに、エミッ
タおよびコレクタ部をタングステン２３で埋め込むこと
によりアルミカバレッジも改善され信頼性も向上してい
る。

【００４１】

【発明の効果】以上説明したように、本発明によればシ
リサイド形成膜と異なる高融点金属を用いることによ
り、耐熱性の向上、選択成長における酸化膜と金属との
選択制の向上、さらに層抵抗の低抵抗化の優位性が得ら
れる。

【００４２】まず、層間膜形成後にＯＨ結合を安定化す
る熱処理が必要である。必要な処理温度（８５０℃）を
加えた実施例の深さプロファイルを図１２に示す。従来
例１では、タングステンが拡散層に拡散しＰＮ接合を破
壊するが、本発明の構造ならば、チタンシリサイドとタ
ングステンはシリコンと反応温度が異なる（６００℃と
７００℃）ためにタングステンのシリコン中への拡散は
抑制され、良好なリーク特性が８５０℃まで得られる。

【００４３】一方、タングステン選択成長における金属
膜上へのタングステン成長レートを図１３に示す。従来
例２のＴｉＮやＣ５４構造チタンシリサイドより本発明
のＣ４９構造チタンシリサイドのタングステン成長レー
トは約１桁早い（（成長時間５０秒以下）。したがっ
て、酸化膜と成長速度との成長レート差が拡大し酸化膜
と金属との選択性が改善される。さらに、成長速度の向
上は、タングステン成長核密度の増加に起因しているこ
とから、タングステン膜のモホロジーが改善されるばか
りでなくウエハー面内の膜厚均一性も改善される。

【００４４】層抵抗の拡散層幅依存性を図１４に示す。
本発明の金属／シリサイド構造では従来法にあるような
窒化チタン層や窒化タングステンが無いことから、１．
０オーム／Ｓｑ．程度の低い層抵抗が得られる。図１５
にＮチャンネルトランジスタのＩｄ−Ｖｄ特性を示す。
層抵抗の低下により線形領域におけるドレイン電流Ｉ_Ｄ
が従来の構造より１５％程度改善されている。

【図面の簡単な説明】

【図１】本発明の一実施例を示す断面図である。

【図２】図１の製造工程を示す断面図である。

【図３】本発明の他の実施例を示す製造工程断面図であ
る。

【図４】従来例の断面図である。

【図５】図４の製造工程を示す断面図である。

【図６】他の従来例の断面図である。

【図７】図６の製造工程を示す断面図である。

【図８】シリサイド単層構造における層抵抗のランプア
ニール温度依存性を示すグラフである。

【図９】Ｃ４９構造ＴｉＳｉ_２（１３１）Ｘ線強度のラ
ンプアニール温度依存性を示すグラフである。

【図１０】拡散層の逆バイアス特性を示す図でる。

【図１１】オージェ分光法によるフッ素のピーク強度の
ランプアニール温度依存性を示す図である。

【図１２】熱処理（８５０℃）後のプロファイルであ
る。

【図１３】タングステン成長の時間依存性を示す図であ
る。

【図１４】層抵抗の拡散層幅依存性を示す図である。

【図１５】ＮチャンネルトランジスタのＩｄ−Ｖｄ特性
図である。

【符号の説明】

５拡散層２４チタンシリサイド層２３タングステン層

Claims

(57)【特許請求の範囲】

【請求項１】不純物拡散層またはポリシリコン上にＣ
４９構造のＴｉＳｉ２層を形成する工程と、該層上に水
素を含まないＷＦ６ＳｉＨ４のソースガスを主成分とし
た化学気相成長法によりタングステン層を形成する工程
と、該タングステンの成長工程の後、７００℃以上で１
０００℃以下の熱処理を行う工程とを含むことを特徴と
する半導体装置の製造方法。
【請求項２】前記熱処理は、ランプアニール装置を用
いて、１０秒間行うことを特徴とする請求項１記載の半
導体装置の製造方法。