JPH05102069A - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法Info
- Publication number
- JPH05102069A JPH05102069A JP12305691A JP12305691A JPH05102069A JP H05102069 A JPH05102069 A JP H05102069A JP 12305691 A JP12305691 A JP 12305691A JP 12305691 A JP12305691 A JP 12305691A JP H05102069 A JPH05102069 A JP H05102069A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- film
- oxygen
- polysilicon
- tisix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 ゲート絶縁膜の真性耐圧の大幅な向上と配線
電極間のショートを防止することができる半導体素子の
製造方法を提供することを目的とする。 【構成】 Ｓi 基板上にゲート絶縁膜を形成して、その
上面にポリシリコンを形成し、このポリシリコン上にTi
Six 膜を形成して、アニール雰囲気中に酸素あるいは酸
素を含んだガスを数ppm 〜数十ppm の酸素に相当する量
を添加して、アニールするTiSix 膜とポリシリコンのそ
れぞれの界面に新界面層を形成するようにしたものであ
る。
電極間のショートを防止することができる半導体素子の
製造方法を提供することを目的とする。 【構成】 Ｓi 基板上にゲート絶縁膜を形成して、その
上面にポリシリコンを形成し、このポリシリコン上にTi
Six 膜を形成して、アニール雰囲気中に酸素あるいは酸
素を含んだガスを数ppm 〜数十ppm の酸素に相当する量
を添加して、アニールするTiSix 膜とポリシリコンのそ
れぞれの界面に新界面層を形成するようにしたものであ
る。
Description
【０００１】
【産業上の利用分野】この発明は、種々の半導体素子の
製造に適用して良好なゲート絶縁膜耐圧を有するポリサ
イドゲートを形成する半導体の製造方法に関するもので
ある。
製造に適用して良好なゲート絶縁膜耐圧を有するポリサ
イドゲートを形成する半導体の製造方法に関するもので
ある。
【０００２】
【従来の技術】従来、TiSix 膜をゲート電極として用い
る場合、ゲートの電気特性、安定性などを考慮して、ほ
とんどの場合は、このTiSix 膜をポリサイド構造で用い
る。
る場合、ゲートの電気特性、安定性などを考慮して、ほ
とんどの場合は、このTiSix 膜をポリサイド構造で用い
る。
【０００３】また、後工程の色々なアニールによるTiSi
x 膜の膜剥れやＴi の局所拡散などを防ぐため、TiSix
膜とポリシリコン（poly−Si）膜の間にａ−Ｓi 膜がバ
ッファ層としてよく用いられる。その構造を図３に示
す。
x 膜の膜剥れやＴi の局所拡散などを防ぐため、TiSix
膜とポリシリコン（poly−Si）膜の間にａ−Ｓi 膜がバ
ッファ層としてよく用いられる。その構造を図３に示
す。
【０００４】この図３はアニール法によって得たゲート
のＳＥＭ（走査型電子顕微鏡）撮影断面写真を転記した
断面図であり、図中の１はＳi 基板、２はゲート酸化
膜、３はポリシリコン、４はTiSix である。
のＳＥＭ（走査型電子顕微鏡）撮影断面写真を転記した
断面図であり、図中の１はＳi 基板、２はゲート酸化
膜、３はポリシリコン、４はTiSix である。
【０００５】
【発明が解決しようとする課題】しかしながら、上記の
ようにａ−Ｓi 膜をバッファ層として用いても、Ｎ2 雰
囲気でアニールした場合、図４（真性耐圧対周波数の関
係を示す特性図）に示すように、Ｔi と下地のＳi との
反応の均一性や、Ｔi の局所的な拡散防止などがある程
度効果はあるが、ゲート絶縁膜の耐圧特性はまだまだ不
十分である。例としては、ＣＶＤ法により形成したＴi
ポリサイドゲートの絶縁膜耐圧結果を図４に示すよう
に、真性耐圧（≧８ＭＶ／cm）を有するゲートは５０％
以下であることがわかる。
ようにａ−Ｓi 膜をバッファ層として用いても、Ｎ2 雰
囲気でアニールした場合、図４（真性耐圧対周波数の関
係を示す特性図）に示すように、Ｔi と下地のＳi との
反応の均一性や、Ｔi の局所的な拡散防止などがある程
度効果はあるが、ゲート絶縁膜の耐圧特性はまだまだ不
十分である。例としては、ＣＶＤ法により形成したＴi
ポリサイドゲートの絶縁膜耐圧結果を図４に示すよう
に、真性耐圧（≧８ＭＶ／cm）を有するゲートは５０％
以下であることがわかる。
【０００６】また、TiSix を配線としてTiSix 膜を使用
した場合に、上記アニール処理により元素の局所的拡散
により、配線電極間のショートを発生するおそれがあ
る。
した場合に、上記アニール処理により元素の局所的拡散
により、配線電極間のショートを発生するおそれがあ
る。
【０００７】この発明は前記従来技術が持っている問題
点のうち、Ｔi ポリサイドにおけるゲート絶縁膜の耐圧
が不十分な点と、配線として用いる場合に、アニール処
理時の局所的な拡散により、配線電極間のショートを防
止できる半導体素子の製造方法を提供するものである。
点のうち、Ｔi ポリサイドにおけるゲート絶縁膜の耐圧
が不十分な点と、配線として用いる場合に、アニール処
理時の局所的な拡散により、配線電極間のショートを防
止できる半導体素子の製造方法を提供するものである。
【０００８】
【課題を解決するための手段】この発明は前記問題点を
解決するために、半導体素子の製造方法において、ゲー
トをアニールするとき、酸素あるいは微量の酸素を含ん
だガスを添加する工程を導入したものである。
解決するために、半導体素子の製造方法において、ゲー
トをアニールするとき、酸素あるいは微量の酸素を含ん
だガスを添加する工程を導入したものである。
【０００９】
【作用】この発明によれば、半導体素子の製造方法にお
いて、以上のような工程を導入したので、アニールする
材料のＴi とＳi のそれぞれの界面に酸化物を含んだ新
しい層を形成し、この新しい層によって、Ｔi とＳi の
界面反応を均一にし、Ｔi の局所的な拡散を完全になく
して、ゲート絶縁膜の耐圧を向上するとともに、Ｓi 膜
元素の局所的な拡散を抑制し、したがって、前記問題点
を除去できる。
いて、以上のような工程を導入したので、アニールする
材料のＴi とＳi のそれぞれの界面に酸化物を含んだ新
しい層を形成し、この新しい層によって、Ｔi とＳi の
界面反応を均一にし、Ｔi の局所的な拡散を完全になく
して、ゲート絶縁膜の耐圧を向上するとともに、Ｓi 膜
元素の局所的な拡散を抑制し、したがって、前記問題点
を除去できる。
【００１０】
【実施例】以下、この発明の半導体素子の製造方法の実
施例について図面に基づき説明する。図１はその一実施
例を説明するための断面図であり、酸素添加した雰囲気
中でアニールしたゲートのＳＥＭ撮影断面写真を転記し
た断面図である。
施例について図面に基づき説明する。図１はその一実施
例を説明するための断面図であり、酸素添加した雰囲気
中でアニールしたゲートのＳＥＭ撮影断面写真を転記し
た断面図である。
【００１１】この図１に示すように、Ｓi 基板１１上に
ゲート酸化膜１２を形成した後、リンをドープしたポリ
シリコン１３上にTiSix 膜１５を形成して、ゲートパタ
ーニングを行なった後、Ｎ2 雰囲気でゲートアニールす
るとき、純Ｎ2 中に数ppm 〜十数ppm の酸素を添加して
アニールを行なう。
ゲート酸化膜１２を形成した後、リンをドープしたポリ
シリコン１３上にTiSix 膜１５を形成して、ゲートパタ
ーニングを行なった後、Ｎ2 雰囲気でゲートアニールす
るとき、純Ｎ2 中に数ppm 〜十数ppm の酸素を添加して
アニールを行なう。
【００１２】この場合は例として、Ｎ2 中に酸素を添加
するが、他の雰囲気に酸素を含んだガスを添加しても同
じ効果が得られる。
するが、他の雰囲気に酸素を含んだガスを添加しても同
じ効果が得られる。
【００１３】このようなＮ2 雰囲気中で酸素を含んだガ
スを添加することにより、図１からわかるように、TiSi
x 膜１５とポリシリコン１３の界面は酸化物を含んだ均
一で新しい層、すなわち、新界面層１４が形成されてお
り、Ｔi の局所的な拡散は見られない。
スを添加することにより、図１からわかるように、TiSi
x 膜１５とポリシリコン１３の界面は酸化物を含んだ均
一で新しい層、すなわち、新界面層１４が形成されてお
り、Ｔi の局所的な拡散は見られない。
【００１４】また、このゲート絶縁膜の耐圧結果を図２
に示す。この図２は真性耐圧を示すものであり、８ＭＶ
／cm以上の真性耐圧を有するゲートは、９０％以上であ
ることがわかる。これらの結果から、アニール時、アニ
ール雰囲気に酸素を添加する事は、TiSix 膜１５および
そのポリサイドゲートの耐圧向上に非常に効果があるこ
とは明らかである。
に示す。この図２は真性耐圧を示すものであり、８ＭＶ
／cm以上の真性耐圧を有するゲートは、９０％以上であ
ることがわかる。これらの結果から、アニール時、アニ
ール雰囲気に酸素を添加する事は、TiSix 膜１５および
そのポリサイドゲートの耐圧向上に非常に効果があるこ
とは明らかである。
【００１５】
【発明の効果】以上詳細に説明したように、この発明に
よれば、TiSix 膜およびそのポリサイドゲートをアニー
ルするときアニール雰囲気中に酸素ガスを添加するか、
酸素を含んだ数ppm 〜十数ppm の酸素に相当する量を添
加するようにしたので、ゲート絶縁膜の耐圧は（８ＭＶ
／cm）真性耐圧として酸素添加しない場合の５０％以下
に対して、９０％以上が得られ、ゲート耐圧の大幅な向
上が可能となる。
よれば、TiSix 膜およびそのポリサイドゲートをアニー
ルするときアニール雰囲気中に酸素ガスを添加するか、
酸素を含んだ数ppm 〜十数ppm の酸素に相当する量を添
加するようにしたので、ゲート絶縁膜の耐圧は（８ＭＶ
／cm）真性耐圧として酸素添加しない場合の５０％以下
に対して、９０％以上が得られ、ゲート耐圧の大幅な向
上が可能となる。
【００１６】また、配線として用いる場合、同じ現象の
効果によって、配線膜の元素の局所的拡散による配線電
極間のショートも防止出来るという効果を期待出来る。
効果によって、配線膜の元素の局所的拡散による配線電
極間のショートも防止出来るという効果を期待出来る。
【図１】この発明の半導体素子の製造方法の一実施例を
説明するための断面図。
説明するための断面図。
【図２】この発明の半導体素子の製造方法によって製造
された半導体素子のゲート絶縁膜の耐圧結果を示す説明
図。
された半導体素子のゲート絶縁膜の耐圧結果を示す説明
図。
【図３】従来の半導体素子の製造方法を説明するための
断面図。
断面図。
【図４】従来の半導体素子の製造方法によって製造され
た半導体素子のゲート絶縁膜の耐圧結果を示す説明図。
た半導体素子のゲート絶縁膜の耐圧結果を示す説明図。
１１ Ｓi 基板 １２ ゲート酸化膜 １３ ポリシリコン １４ 新界面層 １５ TiSix 膜
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成４年１０月５日
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正内容】
【図１】
【図２】
【図３】
【図４】
Claims (1)
- 【請求項１】 半導体基板上に、ゲート酸化膜を介して
ポリシリコンおよびシリサイド膜を順次形成する工程
と、 所定のアニール雰囲気ガス中に、酸素あるいは酸素を含
んだガスを添加することにより、上記シリサイド膜と、
上記ポリシリコンのそれぞれの界面に酸化物を含んだ新
界面層を形成する工程と、 よりなる半導体素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12305691A JPH05102069A (ja) | 1991-04-26 | 1991-04-26 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12305691A JPH05102069A (ja) | 1991-04-26 | 1991-04-26 | 半導体素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05102069A true JPH05102069A (ja) | 1993-04-23 |
Family
ID=14851109
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12305691A Pending JPH05102069A (ja) | 1991-04-26 | 1991-04-26 | 半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05102069A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5792710A (en) * | 1994-06-06 | 1998-08-11 | Nec Corporation | Method for selectively etching polycide layer |
| US6287991B1 (en) | 1998-04-02 | 2001-09-11 | Oki Electric Industry Co., Ltd. | Method for producing semiconductor device including step for removing contaminant |
| KR100755121B1 (ko) * | 2000-08-02 | 2007-09-04 | 마츠시타 덴끼 산교 가부시키가이샤 | 전극구조체의 형성방법 및 반도체장치의 제조방법 |
-
1991
- 1991-04-26 JP JP12305691A patent/JPH05102069A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5792710A (en) * | 1994-06-06 | 1998-08-11 | Nec Corporation | Method for selectively etching polycide layer |
| US6287991B1 (en) | 1998-04-02 | 2001-09-11 | Oki Electric Industry Co., Ltd. | Method for producing semiconductor device including step for removing contaminant |
| US6624083B2 (en) | 1998-04-02 | 2003-09-23 | Oki Electric Industry Co., Ltd. | Method for removing contaminant compounds respectively having benzene ring therein from surface of si layer and method for producing semiconductor device including step for removing contaminant compounds |
| KR100755121B1 (ko) * | 2000-08-02 | 2007-09-04 | 마츠시타 덴끼 산교 가부시키가이샤 | 전극구조체의 형성방법 및 반도체장치의 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3393731B2 (ja) | 半導体デバイスおよびその形成方法 | |
| JPH0624226B2 (ja) | スタック形ｃｍｏｓ装置の製造方法 | |
| KR100311277B1 (ko) | 반도체장치의제조방법 | |
| JPH077750B2 (ja) | 半導体装置の製造方法 | |
| KR20050033494A (ko) | 고융점 금속 게이트를 갖는 반도체 장치 | |
| DE69836117T2 (de) | Stabilisierung von Titanpolyzid mittels einer porösen Sperrschicht | |
| JP3426170B2 (ja) | 半導体装置の製造方法 | |
| US4900690A (en) | MOS semiconductor process with double-layer gate electrode structure | |
| JP3290776B2 (ja) | 絶縁ゲート型電界効果トランジスタ | |
| JP2570179B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP3432359B2 (ja) | 半導体装置およびその製造方法 | |
| KR0161380B1 (ko) | 반도체장치의 트랜지스터 및 그 제조방법 | |
| JPH05102069A (ja) | 半導体素子の製造方法 | |
| JP3419660B2 (ja) | 半導体装置の容量部形成方法、および半導体装置の容量部およびゲート部形成方法 | |
| JP2826324B2 (ja) | 半導体素子の製造方法 | |
| JPS60193333A (ja) | 半導体装置の製造方法 | |
| JPH0653492A (ja) | 半導体装置及びその製造方法 | |
| JPH1064898A (ja) | 半導体装置の製造方法 | |
| JP2710410B2 (ja) | Ｍｏｓ半導体装置の製造方法 | |
| US6130164A (en) | Semiconductor device having gate oxide formed by selective oxide removal and method of manufacture thereof | |
| US6524954B1 (en) | Reduction of tungsten silicide resistivity by boron ion implantation | |
| JP3007429B2 (ja) | 半導体装置及びその製造方法 | |
| JP2900897B2 (ja) | 半導体装置の製造方法 | |
| JPH08335703A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH0878358A (ja) | 半導体装置の製造方法 |