JP3007429B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP3007429B2
JP3007429B2 JP2833891A JP2833891A JP3007429B2 JP 3007429 B2 JP3007429 B2 JP 3007429B2 JP 2833891 A JP2833891 A JP 2833891A JP 2833891 A JP2833891 A JP 2833891A JP 3007429 B2 JP3007429 B2 JP 3007429B2
Authority
JP
Japan
Prior art keywords
layer
polycrystalline silicon
conductive layer
silicon layer
impurity concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2833891A
Other languages
English (en)
Other versions
JPH04267368A (ja
Inventor
良将 塩川
Original Assignee
旭化成マイクロシステム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 旭化成マイクロシステム株式会社 filed Critical 旭化成マイクロシステム株式会社
Priority to JP2833891A priority Critical patent/JP3007429B2/ja
Publication of JPH04267368A publication Critical patent/JPH04267368A/ja
Application granted granted Critical
Publication of JP3007429B2 publication Critical patent/JP3007429B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、多結晶シリコン層に不
純物をドープして形成される導電層を有する半導体装置
に関し、更に詳しくは該導電層がキャパシタの電極やＭ
ＩＳＦＥＴのゲート等に用いられる半導体装置に関する
ものである。
【０００２】
【従来の技術】半導体装置に形成されるキャパシタの電
極やＭＩＳＦＥＴのゲート及び配線には、多結晶シリコ
ンが多く用いられている。従来この多結晶シリコンには
配線抵抗を小さくするため、高濃度の不純物をドープし
ていた。例えばキャパシタを形成する場合には、その電
極に多結晶シリコンを用い、絶縁膜に該多結晶シリコン
を酸化した酸化膜を用いる。このような構造は、先ず下
層の電極となる多結晶シリコン層を形成し、この多結晶
シリコン層にリン等の不純物をドープして下層の電極を
形成する。次いでこの多結晶シリコン層を熱酸化して表
面に酸化膜を形成し、これをキャパシタの層間絶縁膜と
して用いていた。さらに、該層間絶縁膜の上層に再び多
結晶シリコン層を形成して、上部の電極としていた。
【０００３】
【発明が解決しようとする課題】このような方法で導電
層上の絶縁膜を形成する場合、下層の多結晶シリコン層
が高濃度にドープされているためその表面の起伏が大き
くなり、多結晶シリコン層を酸化して酸化膜を形成する
際に、酸化した後の酸化膜にも反映して平坦な酸化膜を
作ることは難しい。また、高濃度の不純物が酸化膜中に
拡散されるため、良質な酸化膜をつくることもできなく
なる。このため電界集中を起こしたり、また酸化の際に
酸化膜中に多く取り込まれる不純物のために酸化膜の耐
圧低下を引き起こすという問題を生じていた。
【０００４】更に半導体装置の集積度が向上するのに伴
いゲート酸化膜やキャパシタの層間絶縁膜やゲート酸化
膜が薄くなってくると、この問題はさらにクローズアッ
プされてきた。以上の点に鑑み、本発明は酸化膜近傍の
多結晶シリコン層の不純物濃度を低くして、上記のよう
な課題を解決するものである。
【０００５】
【課題を解決するための手段】本発明は、半導体基板上
の多結晶シリコン層に不純物をドープして形成された第
１の導電層と、該多結晶シリコン層を熱酸化することに
より前記第１の導電層の上層に形成された絶縁膜と、当
該絶縁膜の上層に形成された第２の導電層とを有する半
導体装置であって、前記第１の導電層中にバリア層が存
在し、前記バリア層より上層の絶縁膜近傍の不純物濃度
が前記バリア層の反対側より低くなされていることを特
徴とするものである。このような半導体装置は、半導体
基板上に第１の多結晶シリコン層を形成し、不純物をド
ープして不純物濃度の高い導電層を形成した後、酸素を
含む雰囲気中で前記導電層の表面を自然酸化してバリア
層を形成し、次に該バリア層上に第２の多結晶シリコン
層を形成した後、加熱することにより前記不純物濃度の
高い導電層の不純物を前記バリア層を通して前記第２の
多結晶シリコン層に拡散させることによって不純物濃度
の低い導電層を形成することができる。上記加熱処理は
上記絶縁膜を形成するための酸化工程の際行うことがで
きる。
【０００６】
【作用】本発明によれば、バリア層によって多結晶シリ
コンを複数の領域に分割することができ、それぞれ不純
物の濃度を最適に設定することができる。従って、多結
晶シリコン層のキャパシタの層間絶縁膜近傍の不純物濃
度を低く保つことができ、多結晶シリコン層を酸化した
とき、酸化膜が起伏が生じにくくなり、また均一な膜を
作ることが出来るため、酸化膜の耐圧低下を防ぐことが
できる。また、キャパシタの層間絶縁膜近傍以外の領域
の不純物濃度は高いので十分に抵抗を下げることができ
る。
【０００７】なお、自然酸化膜は電気的絶縁性が極めて
低いため、電気的特性に悪影響を及ぼすことはない。
【０００８】
【実施例】以下、本発明について実施例を示す図面に基
づいて説明する。なお、全図を通して同じものには同一
の番号を付与し、繰り返しの説明は省略する。図１は本
発明の多結晶シリコン層を示す図である。図において、
１０は半導体基板、１１はフィールド酸化膜、１２はゲ
ート酸化膜、１３はソース及びドレイン、１４は第１の
導電層、１５は第２の導電層、２０はバリア層、２１は
第１の導電層１４を酸化して形成される絶縁膜であり、
例えばキャパシタの層間絶縁膜として働く。
【０００９】多結晶シリコン層１４は不純物濃度の低い
第２の多結晶シリコン層１４−２と、不純物濃度の高い
第１の多結晶シリコン層１４−１から構成され、バリア
層２０で分割されている。バリア層２０は不純物濃度の
高い第１の多結晶シリコン層１４−１中にドープされて
いる不純物が第２の多結晶シリコン層１４−２に拡散す
るのを適度に抑え、多結晶シリコン層１４−２が所望の
不純物濃度となるようなものである。例えば膜厚が１０
〜２０Åのシリコンの自然酸化膜が良好であり、薄すぎ
るとバリア層として機能せず、また厚すぎると第１の多
結晶シリコン層１４−１と第２の多結晶シリコン層１４
−２とが電気的に絶縁状態になるので好ましくない。
【００１０】本実施例では、導電層１４の上方の絶縁膜
２１の近傍の不純物の濃度が低く抑えられており、上記
絶縁膜２１への不純物の拡散が抑えられる。また、絶縁
膜２１は導電層１４を熱酸化して形成されるが、酸化中
の不純物の絶縁膜２１への取込みが少なく、酸化膜の表
面が起伏を生じない。このため酸化膜の耐圧低下等を引
き起こさない。
【００１１】図２は上記構成の半導体装置を形成しるた
めの製造工程を示す図である。図２Ａにおいて、公知の
方法でシリコン基板１０の表面にフィールド酸化膜１１
を形成し、アクティブ領域にゲート酸化膜１２を例えば
２５０Åの厚さに形成されている。先ず、図２のＡに示
すように多結晶シリコン層１４−１をＬＰＣＶＤ等で１
５００Åの厚さに形成する。次いで、多結晶シリコン層
１４−１に不純物としてリンを気相拡散法によりドープ
して、およそ３×１０20 個／cm3 程度の濃度にする。こ
れを酸素を含む雰囲気中に置いて、多結晶シリコン層１
４−１の表面に１０〜２０Åの厚さの自然酸化膜を形成
し、バリア層２０とする。
【００１２】次に、図２のＢに示すように、多結晶シリ
コン層１４−２をＬＰＣＶＤ等で５００Åの厚さに形成
し、この結果、導電層１４は合計２０００Åになる。多
結晶シリコン層１４−２にはリンをドープする必要はな
いが、バリア層２０の膜厚や多結晶シリコン層１４−１
の不純物濃度に応じて、不純物濃度が高くならない程度
に若干のリンをドープしてもよい。
【００１３】次に、図２のＣに示すように導電層１４を
所定の形状にエッチングし、ＭＯＳＦＥＴのゲート部分
やキャパシタの下部電極となるようにする。さらに上記
基板を、例えば９５０℃の酸素雰囲気中に置いて、導電
層１４の表面に酸化膜２１及び２２を例えば２５０Åの
厚さに形成する。このとき、多結晶シリコン層１４−２
は不純物がドープされていないか、または不純物濃度が
低いため、キャパシタの層間絶縁膜となる酸化膜２１は
平坦な酸化膜となり、静電破壊強度の高い絶縁膜とな
る。なお、この酸化の際の加熱により多結晶シリコン層
１４−１の不純物が多結晶シリコン層１４−２に拡散
し、多結晶シリコン層１４−２の不純物濃度は、およそ
１×１０18 個／cm3 程度になり、充分に抵抗が低下して
いる。また、バリア層２０は非常に薄い膜厚であるた
め、多結晶シリコン層１４−１と多結晶シリコン層１４
−２間の電気的導通は問題ない。
【００１４】次いで、図２のＤに示すように第２の導電
層１５となる多結晶シリコン層を形成し、リンをドープ
し、さらに上部電極となる部分を残してエッチングする
と、図１の半導体装置を形成することができる。図３は
他の実施例であって、第２の導電層１７も２層の多結晶
シリコン層にした例である。第１の導電層１６及び酸化
膜２５を上記のように形成した後、多結晶シリコン層１
７−１、バリア層２４、多結晶シリコン層１７−２を形
成して、リンをドープする。このようにすると、不純物
濃度の高い多結晶シリコン層１６−１及び１７−２が形
成されると共に、不純物濃度の低い多結晶シリコン層１
６−２及び１７−１が形成される。
【００１５】図４はさらに他の実施例であって、第１の
導電層１８に多結晶シリコン層を用い、バリア層により
３層に分割した例であり、また不揮発性メモリのフロー
ティングゲートに用いた例である。第１の導電層１８は
３層に分割されており、不純物濃度の高い多結晶シリコ
ン層１８−２と、その上下にある不純物濃度の低い多結
晶シリコン層１８−１及び１８−３とからなる。これも
同様に、下から多結晶シリコン層１８−１、バリア層２
５、多結晶シリコン層１８−２、バリア層２６、多結晶
シリコン層１８−３を形成し、多結晶シリコン層１８−
２のみに不純物をドープすればよい。多結晶シリコン層
１８−１及び１８−３にはバリア層２５及び２６を介し
て不純物が拡散し、抵抗を下げると共に、ゲート酸化膜
１２や酸化膜１９に不純物の拡散が抑えられ、トランジ
スタのしきい値の変動が抑えられる。酸化膜１９が平坦
であり、静電破壊電圧が高いという点は、図１に示す実
施例と同様である。
【００１６】
【発明の効果】本発明によれば、多結晶シリコン層の上
層の不純物濃度が低く、これを酸化したとき酸化膜に不
純物の残存が少なくなるために、酸化膜表面に起伏を生
じにくく、均一な酸化膜を作成できる。
【図面の簡単な説明】
【図１】本発明の半導体装置を示す図である。
【図２】本発明の半導体装置を製造する工程を示す図で
ある。
【図３】本発明の他の実施例を示す図である。
【図４】本発明を不揮発性メモリに用いた例を示す図で
ある。
【符号の説明】
１０ 基板 １１ フィールド酸化膜 １２ ゲート酸化膜 １３ ソース及びドレイン １４、１６、１８ 第１の導電層 １５、１７、２７ 第２の導電層 ２０、２３、２４、２５、２６ バリア層 ２１、２２、２５、１９ 絶縁膜

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体基板上の多結晶シリコン層に不純
    物をドープして形成された第１の導電層と、該多結晶シ
    リコン層を熱酸化することにより前記第１の導電層の上
    層に形成された絶縁膜と、当該絶縁膜の上層に形成され
    た第２の導電層とを有する半導体装置であって、前記第
    １の導電層中にバリア層が存在し、前記バリア層より上
    層の絶縁膜近傍の不純物濃度が前記バリア層の反対側よ
    り低くなされていることを特徴とする半導体装置。
  2. 【請求項２】 半導体基板上に導電層を有し、該導電層
    中にバリア層が存在し、前記バリア層より上層の絶縁膜
    近傍の不純物濃度が前記バリア層の反対側より低くなさ
    れているように構成されている半導体装置の製造方法で
    あって、半導体基板上に第１の多結晶シリコン層を形成
    し、不純物をドープして不純物濃度の高い導電層を形成
    した後、酸素を含む雰囲気中で前記導電層の表面を自然
    酸化してバリア層を形成し、次に該バリア層上に第２の
    多結晶シリコン層を形成した後、加熱することにより前
    記不純物濃度の高い導電層の不純物を前記バリア層を通
    して前記第２の多結晶シリコン層に拡散させることによ
    って不純物濃度の低い導電層を形成することを特徴とす
    る半導体装置の製造方法。
JP2833891A 1991-02-22 1991-02-22 半導体装置及びその製造方法 Expired - Lifetime JP3007429B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2833891A JP3007429B2 (ja) 1991-02-22 1991-02-22 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2833891A JP3007429B2 (ja) 1991-02-22 1991-02-22 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPH04267368A JPH04267368A (ja) 1992-09-22
JP3007429B2 true JP3007429B2 (ja) 2000-02-07

Family

ID=12245822

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2833891A Expired - Lifetime JP3007429B2 (ja) 1991-02-22 1991-02-22 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP3007429B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013168492A (ja) * 2012-02-15 2013-08-29 Asahi Kasei Electronics Co Ltd 半導体装置及びその製造方法
KR102272433B1 (ko) * 2015-06-30 2021-07-05 엘지전자 주식회사 태양 전지 및 이의 제조 방법

Also Published As

Publication number Publication date
JPH04267368A (ja) 1992-09-22

Similar Documents

Publication Publication Date Title
JPS63226055A (ja) 半導体集積回路装置及びその製造方法
JPH0638496B2 (ja) 半導体装置
JP2816192B2 (ja) 半導体装置の製造方法
JPH06151751A (ja) 半導体集積回路装置及びその製造方法
JPH0818011A (ja) 半導体装置及びその製造方法
JP3007429B2 (ja) 半導体装置及びその製造方法
JPS5856263B2 (ja) 半導体装置の製造方法
JP2004335904A (ja) 半導体装置
JPH02155273A (ja) Ｍｏｓ電界効果トランジスタ
JPH04316333A (ja) 薄膜トランジスタの製造方法
JP2829012B2 (ja) 半導体不揮発性記憶装置とその製造方法
JPH01309380A (ja) 絶縁ゲート形半導体装置
JPH01143350A (ja) 半導体記憶装置
JPH0277149A (ja) 半導体装置およびその製造方法
KR100268415B1 (ko) 반도체 메모리 장치의 캐패시터 제조 방법
JPH0581054B2 (ja)
JPS59169179A (ja) 半導体集積回路装置
JPS625344B2 (ja)
KR100195265B1 (ko) 박막 트랜지스터의 제조 방법
JPH0746698B2 (ja) 半導体装置の製造方法
JPS61150376A (ja) 半導体装置
JPH02174170A (ja) 薄膜電界効果トランジスタの製造方法
JPH01120051A (ja) 半導体装置
JPH03138982A (ja) 半導体装置およびその製造方法
KR100268101B1 (ko) 폴리사이드 게이트

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19991116

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071126

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071126

Year of fee payment: 8

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071126

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081126

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081126

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091126

Year of fee payment: 10

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091126

Year of fee payment: 10

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101126

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101126

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111126

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111126

Year of fee payment: 12