JPH04267368A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH04267368A JPH04267368A JP2833891A JP2833891A JPH04267368A JP H04267368 A JPH04267368 A JP H04267368A JP 2833891 A JP2833891 A JP 2833891A JP 2833891 A JP2833891 A JP 2833891A JP H04267368 A JPH04267368 A JP H04267368A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- polycrystalline silicon
- conductive layer
- silicon layer
- impurity concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 23
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 68
- 239000012535 impurity Substances 0.000 claims abstract description 54
- 230000004888 barrier function Effects 0.000 claims abstract description 28
- 230000003647 oxidation Effects 0.000 claims abstract description 9
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims description 9
- 230000001590 oxidative effect Effects 0.000 claims description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 claims description 4
- 238000000034 method Methods 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 239000003990 capacitor Substances 0.000 abstract description 11
- 229920005591 polysilicon Polymers 0.000 abstract 5
- 238000009413 insulation Methods 0.000 abstract 2
- 230000002269 spontaneous effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 110
- 239000010408 film Substances 0.000 description 57
- 239000011229 interlayer Substances 0.000 description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 229910052698 phosphorus Inorganic materials 0.000 description 6
- 239000011574 phosphorus Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000002411 adverse Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
Abstract
め要約のデータは記録されません。
Description
純物をドープして形成される導電層を有する半導体装置
に関し、更に詳しくは該導電層がキャパシタの電極やM
ISFETのゲート等に用いられる半導体装置に関する
ものである。
極やMISFETのゲート及び配線には、多結晶シリコ
ンが多く用いられている。従来この多結晶シリコンには
配線抵抗を小さくするため、高濃度の不純物をドープし
ていた。例えばキャパシタを形成する場合には、その電
極に多結晶シリコンを用い、絶縁膜に該多結晶シリコン
を酸化した酸化膜を用いる。このような構造は、先ず下
層の電極となる多結晶シリコン層を形成し、この多結晶
シリコン層にリン等の不純物をドープして下層の電極を
形成する。次いでこの多結晶シリコン層を熱酸化して表
面に酸化膜を形成し、これをキャパシタの層間絶縁膜と
して用いていた。さらに、該層間絶縁膜の上層に再び多
結晶シリコン層を形成して、上部の電極としていた。
層上の絶縁膜を形成する場合、下層の多結晶シリコン層
が高濃度にドープされているためその表面の起伏が大き
くなり、多結晶シリコン層を酸化して酸化膜を形成する
際に、酸化した後の酸化膜にも反映して平坦な酸化膜を
作ることは難しい。また、高濃度の不純物が酸化膜中に
拡散されるため、良質な酸化膜をつくることもできなく
なる。このため電界集中を起こしたり、また酸化の際に
酸化膜中に多く取り込まれる不純物のために酸化膜の耐
圧低下を引き起こすという問題を生じていた。
いゲート酸化膜やキャパシタの層間絶縁膜やゲート酸化
膜が薄くなってくると、この問題はさらにクローズアッ
プされてきた。以上の点に鑑み、本発明は酸化膜近傍の
多結晶シリコン層の不純物濃度を低くして、上記のよう
な課題を解決するものである。
多結晶シリコン層に不純物をドープして形成された第1
の導電層と、該多結晶シリコン層を熱酸化することによ
り前記第1の導電層の上層に形成された絶縁膜と、当該
絶縁膜の上層に形成された第2の導電層とを有する半導
体装置であって、前記第1の導電層中にバリア層が存在
し、該導電層の不純物濃度はバリア層より上層が下層よ
り低くなされていることを特徴とするものである。この
ような半導体装置の第1の導電層は、半導体基板上に第
1の多結晶シリコン層を形成し、不純物をドープして不
純物濃度の高い導電層を形成した後、酸素を含む雰囲気
中で前記導電層の表面を自然酸化してバリア層を形成し
、次に該バリア層上に第2の多結晶シリコン層を形成し
た後、加熱することにより前記不純物濃度の高い導電層
の不純物を前記バリア層を通して前記第2の多結晶シリ
コン層に拡散させることによって不純物濃度の低い導電
層を形成することができる。上記加熱処理は上記絶縁膜
を形成するための酸化工程の際に行うことができる。
コンを複数の領域に分割することができ、それぞれ不純
物の濃度を最適に設定することができる。従って、多結
晶シリコン層のキャパシタの層間絶縁膜近傍の不純物濃
度を低く保つことができ、多結晶シリコン層を酸化した
とき、酸化膜が起伏が生じにくくなり、また均一な膜を
作ることが出来るため、酸化膜の耐圧低下を防ぐことが
できる。また、キャパシタの層間絶縁膜近傍以外の領域
の不純物濃度は高いので十分に抵抗を下げることができ
る。
低いため、電気的特性に悪影響を及ぼすことはない。
づいて説明する。なお、全図を通して同じものには同一
の番号を付与し、繰り返しの説明は省略する。図1は本
発明の多結晶シリコン層を示す図である。図において、
10は半導体基板、11はフィールド酸化膜、12はゲ
ート酸化膜、13はソース及びドレイン、14は第1の
導電層、15は第2の導電層、20はバリア層、21は
第1の導電層14を酸化して形成される絶縁膜であり、
例えばキャパシタの層間絶縁膜として働く。
第2の多結晶シリコン層14−2と、不純物濃度の高い
第1の多結晶シリコン層14−1から構成され、バリア
層20で分割されている。バリア層20は不純物濃度の
高い第1の多結晶シリコン層14−1中にドープされて
いる不純物が第2の多結晶シリコン層14−2に拡散す
るのを適度に抑え、多結晶シリコン層14−2が所望の
不純物濃度となるようなものである。例えば膜厚が10
〜20Åのシリコンの自然酸化膜が良好であり、薄すぎ
るとバリア層として機能せず、また厚すぎると第1の多
結晶シリコン層14−1と第2の多結晶シリコン層14
−2とが電気的に絶縁状態になるので好ましくない。
21の近傍の不純物の濃度が低く抑えられており、上記
絶縁膜21への不純物の拡散が抑えられる。また、絶縁
膜21は導電層14を熱酸化して形成されるが、酸化中
の不純物の絶縁膜21への取込みが少なく、酸化膜の表
面が起伏を生じない。このため酸化膜の耐圧低下等を引
き起こさない。
めの製造工程を示す図である。図2Aにおいて、公知の
方法でシリコン基板10の表面にフィールド酸化膜11
を形成し、アクティブ領域にゲート酸化膜12を例えば
250Åの厚さに形成されている。先ず、図2のAに示
すように多結晶シリコン層14−1をLPCVD等で1
500Åの厚さに形成する。次いで、多結晶シリコン層
14−1に不純物としてリンを気相拡散法によりドープ
して、およそ3×1020/cm3 程度の濃度にする
。これを酸素を含む雰囲気中に置いて、多結晶シリコン
層14−1の表面に10〜20Åの厚さの自然酸化膜を
形成し、バリア層20とする。
コン層14−2をLPCVD等で500Åの厚さに形成
し、この結果、導電層14は合計2000Åになる。多
結晶シリコン層14−2にはリンをドープする必要はな
いが、バリア層20の膜厚や多結晶シリコン層14−1
の不純物濃度に応じて、不純物濃度が高くならない程度
に若干のリンをドープしてもよい。
所定の形状にエッチングし、MOSFETのゲート部分
やキャパシタの下部電極となるようにする。さらに上記
基板を、例えば950℃の酸素雰囲気中に置いて、導電
層14の表面に酸化膜21及び22を例えば250Åの
厚さに形成する。このとき、多結晶シリコン層14−2
は不純物がドープされていないか、または不純物濃度が
低いため、キャパシタの層間絶縁膜となる酸化膜21は
平坦な酸化膜となり、静電破壊強度の高い絶縁膜となる
。なお、この酸化の際の加熱により多結晶シリコン層1
4−1の不純物が多結晶シリコン層14−2に拡散し、
多結晶シリコン層14−2の不純物濃度は、およそ1×
1018/cm3 程度になり、充分に抵抗が低下して
いる。また、バリア層20は非常に薄い膜厚であるため
、多結晶シリコン層14−1と多結晶シリコン層14−
2間の電気的導通は問題ない。
層15となる多結晶シリコン層を形成し、リンをドープ
し、さらに上部電極となる部分を残してエッチングする
と、図1の半導体装置を形成することができる。図3は
他の実施例であって、第2の導電層17も2層の多結晶
シリコン層にした例である。第1の導電層16及び酸化
膜25を上記のように形成した後、多結晶シリコン層1
7−1、バリア層24、多結晶シリコン層17−2を形
成して、リンをドープする。このようにすると、不純物
濃度の高い多結晶シリコン層16−1及び17−2が形
成されると共に、不純物濃度の低い多結晶シリコン層1
6−2及び17−1が形成される。
導電層18に多結晶シリコン層を用い、バリア層により
3層に分割した例であり、また不揮発性メモリのフロー
ティングゲートに用いた例である。第1の導電層18は
3層に分割されており、不純物濃度の高い多結晶シリコ
ン層18−2と、その上下にある不純物濃度の低い多結
晶シリコン層18−1及び18−3とからなる。これも
同様に、下から多結晶シリコン層18−1、バリア層2
5、多結晶シリコン層18−2、バリア層25、多結晶
シリコン層18−3を形成し、多結晶シリコン層18−
2のみに不純物をドープすればよい。多結晶シリコン層
18−1及び18−3にはバリア層25及び26を介し
て不純物が拡散し、抵抗を下げると共に、ゲート酸化膜
12や酸化膜19に不純物の拡散が抑えられ、トランジ
スタのしきい値の変動が抑えられる。酸化膜19が平坦
であり、静電破壊電圧が高いという点は、図1に示す実
施例と同様である。
層の不純物濃度が低く、これを酸化したとき酸化膜に不
純物の残存が少なくなるために、酸化膜表面に起伏を生
じにくく、均一な酸化膜を作成できる。
ある。
ある。
、25、19 絶縁膜
Claims (2)
- 【請求項1】半導体基板上の多結晶シリコン層に不純物
をドープして形成された第1の導電層と、該多結晶シリ
コン層を熱酸化することにより前記第1の導電層の上層
に形成された絶縁膜と、当該絶縁膜の上層に形成された
第2の導電層とを有する半導体装置であって、前記第1
の導電層中にバリア層が存在し、該導電層の不純物濃度
はバリア層より上層が下層より低くなされていることを
特徴とする半導体装置。 - 【請求項2】半導体基板上に導電層を有し、該導電層中
にバリア層が存在し、該導電層の不純物濃度はバリア層
より上層が下層より低くなされているように構成されて
いる半導体装置の製造方法において、半導体基板上に第
1の多結晶シリコン層を形成し、不純物をドープして不
純物濃度の高い導電層を形成した後、酸素を含む雰囲気
中で前記導電層の表面を自然酸化してバリア層を形成し
、次に該バリア層上に第2の多結晶シリコン層を形成し
た後、加熱することにより前記不純物濃度の高い導電層
の不純物を前記バリア層を通して前記第2の多結晶シリ
コン層に拡散させることによって不純物濃度の低い導電
層を形成することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2833891A JP3007429B2 (ja) | 1991-02-22 | 1991-02-22 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2833891A JP3007429B2 (ja) | 1991-02-22 | 1991-02-22 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04267368A true JPH04267368A (ja) | 1992-09-22 |
JP3007429B2 JP3007429B2 (ja) | 2000-02-07 |
Family
ID=12245822
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2833891A Expired - Lifetime JP3007429B2 (ja) | 1991-02-22 | 1991-02-22 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3007429B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013168492A (ja) * | 2012-02-15 | 2013-08-29 | Asahi Kasei Electronics Co Ltd | 半導体装置及びその製造方法 |
JP2017017323A (ja) * | 2015-06-30 | 2017-01-19 | エルジー エレクトロニクス インコーポレイティド | 太陽電池及びその製造方法 |
-
1991
- 1991-02-22 JP JP2833891A patent/JP3007429B2/ja not_active Expired - Lifetime
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013168492A (ja) * | 2012-02-15 | 2013-08-29 | Asahi Kasei Electronics Co Ltd | 半導体装置及びその製造方法 |
JP2017017323A (ja) * | 2015-06-30 | 2017-01-19 | エルジー エレクトロニクス インコーポレイティド | 太陽電池及びその製造方法 |
US10566487B2 (en) | 2015-06-30 | 2020-02-18 | Lg Electronics Inc. | Solar cell and method of manufacturing the same |
US11462654B2 (en) | 2015-06-30 | 2022-10-04 | Lg Electronics Inc. | Solar cell and method of manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
JP3007429B2 (ja) | 2000-02-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20060275991A1 (en) | Method of manufacturing a semiconductor integrated circuit device | |
JP3417866B2 (ja) | 半導体装置およびその製造方法 | |
JPH0638496B2 (ja) | 半導体装置 | |
JP2816192B2 (ja) | 半導体装置の製造方法 | |
JPH06151751A (ja) | 半導体集積回路装置及びその製造方法 | |
US6372662B1 (en) | Method of oxidizing a silicon surface | |
JP3007429B2 (ja) | 半導体装置及びその製造方法 | |
JP2826324B2 (ja) | 半導体素子の製造方法 | |
JPS6228591B2 (ja) | ||
JPH0277149A (ja) | 半導体装置およびその製造方法 | |
KR100268415B1 (ko) | 반도체 메모리 장치의 캐패시터 제조 방법 | |
JPH0581054B2 (ja) | ||
KR920005039Y1 (ko) | 이층 전극구조를 가지는 적층축전기 구조 | |
JPH04286152A (ja) | 半導体メモリの製造方法 | |
JPH0680738B2 (ja) | 半導体装置の製造方法 | |
JPH02174170A (ja) | 薄膜電界効果トランジスタの製造方法 | |
KR100268101B1 (ko) | 폴리사이드 게이트 | |
JPS609155A (ja) | 記憶装置 | |
JPH01192157A (ja) | 半導体装置 | |
JPS6129144B2 (ja) | ||
JPH0621479A (ja) | 半導体装置の製造方法及び半導体装置 | |
JPS6118340B2 (ja) | ||
KR20040050406A (ko) | 커패시터 유전막을 갖는 반도체 소자 및 그 제조방법 | |
JP2000138347A (ja) | 半導体装置の製造方法 | |
JPH07335768A (ja) | 半導体素子におけるキャパシタ絶縁膜の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991116 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071126 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071126 Year of fee payment: 8 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071126 Year of fee payment: 8 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081126 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081126 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091126 Year of fee payment: 10 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091126 Year of fee payment: 10 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101126 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101126 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111126 Year of fee payment: 12 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111126 Year of fee payment: 12 |