JP2017017323A - 太陽電池及びその製造方法 - Google Patents

太陽電池及びその製造方法 Download PDF

Info

Publication number
JP2017017323A
JP2017017323A JP2016129864A JP2016129864A JP2017017323A JP 2017017323 A JP2017017323 A JP 2017017323A JP 2016129864 A JP2016129864 A JP 2016129864A JP 2016129864 A JP2016129864 A JP 2016129864A JP 2017017323 A JP2017017323 A JP 2017017323A
Authority
JP
Japan
Prior art keywords
layer
semiconductor
semiconductor substrate
solar cell
dopant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016129864A
Other languages
English (en)
Other versions
JP6336521B2 (ja
Inventor
ウォンジェ チャン
Wonjae Chang
ウォンジェ チャン
スンジン キム
Sun-Jin Kim
スンジン キム
ジュファ チョン
Juhwa Cheong
ジュファ チョン
チョンヨン アン
Junyong Ahn
チョンヨン アン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Electronics Inc
Original Assignee
LG Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Electronics Inc filed Critical LG Electronics Inc
Publication of JP2017017323A publication Critical patent/JP2017017323A/ja
Application granted granted Critical
Publication of JP6336521B2 publication Critical patent/JP6336521B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00—Individual photovoltaic cells, e.g. solar cells
    • H10F10/10—Individual photovoltaic cells, e.g. solar cells having potential barriers
    • H10F10/16—Photovoltaic cells having only PN heterojunction potential barriers
    • H10F10/164—Photovoltaic cells having only PN heterojunction potential barriers comprising heterojunctions with Group IV materials, e.g. ITO/Si or GaAs/SiGe photovoltaic cells
    • H10F10/165—Photovoltaic cells having only PN heterojunction potential barriers comprising heterojunctions with Group IV materials, e.g. ITO/Si or GaAs/SiGe photovoltaic cells the heterojunctions being Group IV-IV heterojunctions, e.g. Si/Ge, SiGe/Si or Si/SiC photovoltaic cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F19/00—Integrated devices, or assemblies of multiple devices, comprising at least one photovoltaic cell covered by group H10F10/00, e.g. photovoltaic modules
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/121—The active layers comprising only Group IV materials
    • H10F71/1221—The active layers comprising only Group IV materials comprising polycrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/121—The active layers comprising only Group IV materials
    • H10F71/1224—The active layers comprising only Group IV materials comprising microcrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/128—Annealing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/12—Active materials
    • H10F77/122—Active materials comprising only Group IV materials
    • H10F77/1223—Active materials comprising only Group IV materials characterised by the dopants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/16—Material structures, e.g. crystalline structures, film structures or crystal plane orientations
    • H10F77/162—Non-monocrystalline materials, e.g. semiconductor particles embedded in insulating materials
    • H10F77/164—Polycrystalline semiconductors
    • H10F77/1642—Polycrystalline semiconductors including only Group IV materials
    • H10F77/1645—Polycrystalline semiconductors including only Group IV materials including microcrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/20—Electrodes
    • H10F77/206—Electrodes for devices having potential barriers
    • H10F77/211—Electrodes for devices having potential barriers for photovoltaic cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/30—Coatings
    • H10F77/306—Coatings for devices having potential barriers
    • H10F77/311—Coatings for devices having potential barriers for photovoltaic cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/70—Surface textures, e.g. pyramid structures
    • H10F77/703—Surface textures, e.g. pyramid structures of the semiconductor bodies, e.g. textured active layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/545—Microcrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/546—Polycrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Energy (AREA)
  • Sustainable Development (AREA)
  • Photovoltaic Devices (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

【課題】高い効率及び生産性を持つ太陽電池及びその製造方法を提供する。【解決手段】本発明の実施例による太陽電池は、半導体基板と、前記半導体基板の一面上に位置し、前記半導体基板とは違う結晶構造を持ち、ドーパントを含むドーパント層を含み、前記ドーパント層は、界面層を挟んで厚さ方向に積層される複数の半導体層を含み、前記界面層は、前記複数の半導体層のそれぞれより高い酸素濃度を持つ酸化物層である。【選択図】図１

Description

本発明は太陽電池及びその製造方法に関するもので、より詳しくは半導体基板とは違う結晶構造を持つドーパント層を含む太陽電池及びその製造方法に関するものである。
近年、石油や石炭のような既存エネルギー資源の枯渇が予想されるに従い、これを取り替える代替エネルギーに対する関心が高くなっている。その中でも、太陽電池は太陽光エネルギーを電気エネルギーに変換させる次世代電池として脚光を浴びている。
このような太陽電池は多様な層及び電極を設計によって形成することで製造することができる。太陽電池においては、多様な層及び電極の設計によって効率を変えることができる。太陽電池の商用化のためには、太陽電池の効率を最大化して製造コストを最小化することが要求される。
本発明は高い効率及び生産性を持つ太陽電池及びその製造方法を提供することを目的とする。
本発明の実施例による太陽電池は、半導体基板、及び前記半導体基板の一面上に位置し、前記半導体基板とは違う結晶構造を持ち、ドーパントを含むドーパント層を含む。前記ドーパント層は、界面層を挟んで厚さ方向に積層される複数の半導体層を含む。前記界面層は前記複数の半導体層のそれぞれより高い酸素濃度を持つ酸化物層である。
この実施例によれば、相対的に形成速度が高い非ドープ半導体層と、ドーパントを含むドープ半導体層とを含む複数の半導体層を形成した後、熱処理工程でドープ半導体層に含まれたドーパントを非ドープ半導体層に拡散させて導電型領域を形成する。
本発明は、導電型領域の優れた特性を維持しながらも導電型領域の製造工程時間を減らして太陽電池の生産性を向上することができる。
本発明の実施例による太陽電池の断面図である。 図１に示す太陽電池の平面図である。 本発明の実施例による太陽電池の製造方法を示す断面図である。 本発明の実施例による太陽電池の製造方法を示す断面図である。 本発明の実施例による太陽電池の製造方法を示す断面図である。 本発明の実施例による太陽電池の製造方法を示す断面図である。 本発明の実施例による太陽電池の製造方法を示す断面図である。 本発明の実施例による太陽電池の製造方法を示す断面図である。 本発明の実施例による太陽電池の製造方法を示す断面図である。 本発明の実施例による太陽電池の製造方法を示す断面図である。 本発明の実施例による太陽電池の製造方法を示す断面図である。 熱処理を施す前に測定されたドーパント及び酸素濃度を示すグラフである。 本発明の多様な変形例による太陽電池の複数の半導体層の例を示す図である。 熱処理工程を施した後に測定されたドーパント及び酸素濃度を示すグラフである。 本発明の他の実施例による太陽電池を示す断面図である。 本発明のさらに他の実施例による太陽電池を示す断面図である。 本発明のさらに他の実施例による太陽電池を示す断面図である。
以下、添付図面に基づいて本発明の実施例を詳細に説明する。しかし、本発明がこのような実施例に限定されるものではなく、多様な形態に変形可能であるのは言うまでもない。
図面においては、本発明を明確で手短に説明するために、説明に関係ない部分の図示を省略し、明細書全般にわたって同一ないし極めて類似の部分に対しては同一の参照符号を使う。そして、図面には、より明確な説明のために、厚さ、広さなどを拡大または縮小して示したが、本発明の厚さ、広さなどは図面に示されているものに限定されない。
そして、明細書全般にわたってある部分が他の部分を“含む”というとき、特に反対の記載がない限り、他の部分を排除するものではなく、他の部分をさらに含むことができる。また、層、膜、領域、板などの部分が他の部分“上に”あると言うとき、これは他の部分の“真上に”ある場合だけでなくその中間に他の部分が位置する場合も含む。層、膜、領域、板などの部分が他の部分の“真上に”あると言うときには中間に他の部分が位置しないことを意味する。
以下、添付図面に基づいて本発明の実施例による太陽電池及びその製造方法を詳細に説明する。
図１は本発明の実施例による太陽電池の断面図、図２は図１に示す太陽電池の平面図である。図２には半導体基板及び電極を主として示した。
図１を参照すれば、太陽電池１００は、半導体基板１１０と、半導体基板１１０の一面上に位置し、半導体基板１１０とは違う結晶構造を持ち、ドーパントを含むドーパント層ＤＬとを含む。ドーパント層ＤＬのドーパントは半導体基板１１０と同一の導電型を持つとともに半導体基板１１０より高いドーピング濃度で含まれ、あるいは半導体基板１１０とは違う導電型を持つことができる。このようなドーパント層ＤＬはエミッタ領域または裏面電界領域と一緒に電極４２、４４に連結される導電型領域２０、３０を構成するか、あるいは電極４２、４４に連結されない電界領域（図９の参照符号５０、以下同じ）を構成することができる。導電型領域２０、３０は、第１導電型を持つ第１導電型領域２０と、第２導電型を持つ第２導電型領域３０とを含むことができる。電極４２、４４は、第１導電型領域２０に連結される第１電極４２と、第２導電型領域３０に連結される第２電極４４とを含む。電界領域５０は実施例によって設けられることも、設けられないこともできる。
一例として、この実施例においては、太陽電池１００が、半導体基板１１０の一面上に位置し、第１導電型を持つ第１導電型領域２０、及び半導体基板１１０の他面上に位置し、第２導電型を持つ第２導電型領域３０を含み、ドーパント層ＤＬが第１導電型領域２０でありうる。そして、電界領域５０が別に設けられない。これをもっと詳細に説明する。
半導体基板１１０は単一半導体物質（一例として、４族元素）を含む結晶質半導体からなることができる。一例として、半導体基板１１０は単結晶または多結晶半導体（一例として、単結晶または多結晶シリコン）からなることができる。特に、半導体基板１１０は単結晶半導体（例えば、単結晶半導体ウェハー、より具体的には単結晶シリコンウェハー）からなることができる。このように半導体基板１１０が単結晶半導体（例えば、単結晶シリコン）からなれば、太陽電池１００は結晶性が高くて欠陷の少ない単結晶半導体からなる半導体基板１１０を基盤とすることになる。これにより、太陽電池１００が優れた電気的特性を持つことができる。
半導体基板１１０の前面及び／または後面はテクスチャー加工（ｔｅｘｔｕｒｉｎｇ）されて凹凸を持つことができる。凹凸は、一例として外面が半導体基板１１０の（１１１）面からなり、不規則な大きさを持つピラミッド形状を持つことができる。テクスチャー加工によって半導体基板１１０の前面などに凹凸が形成されて前面の表面粗さが増加すれば、半導体基板１１０の前面などを通じて入射する光の反射率を低下させることができる。したがって、ベース領域１０と第１または第２導電型領域２０、３０によって形成されたｐｎ接合まで到逹する光量を増加させることができ、光損失を最小化することができる。この実施例においては、凹凸が半導体基板１１０の前面に形成されるものを例示した。特に、半導体基板１１０の前面に凹凸が形成され、半導体基板１１０の後面が鏡面研磨されることで、光が相対的に多く入射する前面では光の反射を最小化し、後面では第１導電型領域２０が安定的に形成されるようにすることができる。しかし、本発明がこれに限定されるものではない。したがって、半導体基板１１０の前面及び後面の両方に凹凸が形成されることも、半導体基板１１０の前面及び後面に凹凸が形成されないこともできる。
この実施例において、半導体基板１１０は第１または第２導電型ドーパントが低いドーピング濃度にドープされて第１または第２導電型を持つベース領域１０を含む。この際、半導体基板１１０のベース領域１０はこれと同じ導電型を持つ第１及び第２導電型領域２０、３０の一方より低いドーピング濃度、高い抵抗または低いキャリア濃度を持つことができる。
半導体基板１１０の一面（一例として、後面）上に第１導電型を持つ第１導電型領域２０が位置することができる。一例として、半導体基板１１０上にトンネリング層２２が形成され、トンネリング層２２上に第１導電型領域２０が形成されうる。
一例として、トンネリング層２２は半導体基板１１０の後面に接触形成され、構造を単純化し、トンネリング効果を向上させることができる。この際、トンネリング層２２は半導体基板１１０の後面に全体的に形成されうる。ここで、全体的に形成されたと言うのは隙間なく全て形成されたものだけではなく、不可避に一部領域が形成されないものも含む。これにより、別のパターニング工程が要求されなくてトンネリング層２２を容易に形成することができる。しかし、本発明がこれに限定されるものではない。
トンネリング層２２は電子及び正孔に一種のバリアー（ｂａｒｒｉｅｒ）と作用して、少数キャリア（ｍｉｎｏｒｉｔｙ ｃａｒｒｉｅｒ）が通過しないようにし、トンネリング層２２に隣接した部分に蓄積された後、一定レベル以上のエネルギーを持つ多数キャリア（ｍａｊｏｒｉｔｙ ｃａｒｒｉｅｒ）のみがトンネリング層２２を通過するようにする。この際、一定レベル以上のエネルギーを持つ多数キャリアはトンネリング効果によって容易にトンネリング層２２を通過することができる。また、トンネリング層２２は導電型領域２０、３０のドーパントが半導体基板１１０に拡散することを防止する拡散バリアーとしての役目をすることができる。このようなトンネリング層２２は多数キャリアがトンネリングされうる多様な物質を含むことができる。一例として、酸化物、窒化物、半導体、伝導性高分子などを含むことができる。特に、トンネリング層２２がシリコン酸化物を含むシリコン酸化物層からなることができる。シリコン酸化物層はパッシベーション特性に優れ、キャリアがトンネリングされやすい膜であるからである。
トンネリング効果を十分に具現するために、トンネリング層２２の厚さが第１及び第２パッシベーション膜２４、３４、第１または第２導電型領域２０、３０の厚さより薄くできる。一例として、トンネリング層２２の厚さが２ｎｍ以下とすることができ、一例として、０．１ｎｍ〜１．５ｎｍ（より具体的には、０．５ｎｍ〜１．５ｎｍ）とすることができる。トンネリング層２２の厚さが２ｎｍを超えれば、トンネリングが円滑に起こらずに太陽電池１００の効率が低下することがあり、トンネリング層２２の厚さが０．１ｎｍ未満であれば、所望の品質のトンネリング層２２を形成するのに難しさがあり得る。十分なトンネリング効果のためには、トンネリング層２２の厚さが０．１ｎｍ〜１．５ｎｍ（より具体的に、０．５ｎｍ〜１．５ｎｍ）とすることができる。しかし、本発明がこれに限定されるものではなく、トンネリング層２２の厚さは多様な値を持つことができる。
第１導電型領域２０は第１導電型ドーパントを含んで第１導電型を持つ領域でありうる。一例として、第１導電型領域２０はトンネリング層２２に接触して形成され、太陽電池１００の構造が単純化し、トンネリング層２０のトンネリング効果を最大にすることができる。しかし、本発明がこれに限定されるものではない。
第１導電型領域２０は半導体基板１１０と同一の半導体物質（より具体的には、単一半導体物質、一例として、シリコン）を含むことができる。すると、第２導電型領域３０が半導体基板１１０と類似の特性を持つことにより、互いに異なる半導体物質を含む場合に発生し得る特性差を最小化することができる。ただ、第１導電型領域２０が半導体基板１１０上に半導体基板１１０とは別個に形成されるため、半導体基板１１０上に容易に形成されるように、第１導電型領域２０が半導体基板１１０とは異なる結晶構造を持つことができる。
例えば、第１導電型領域２０は蒸着などの多様な方法によって容易に製造可能な非晶質半導体、微結晶半導体、または多結晶半導体（一例として、非晶質シリコン、微結晶シリコン、または多結晶シリコン）などに第１導電型ドーパントをドープすることで形成されうる。特に、第１導電型領域２０は多結晶半導体（一例として、多結晶シリコン）を含むことができる。すると、優れた電気伝導度を持ってキャリアの移動が円滑になされるようにすることができ、酸化物などからなったトンネリング層２２でキャリアのトンネリングが円滑に起こるように誘導することができる。特に、多結晶半導体は蒸着速度が低いので、第１導電型領域２０またはドーパント層ＤＬの蒸着速度を向上させる効果が一層高く現れることができる。
この実施例において、ドーパント層ＤＬである第１導電型領域２０は、界面層２０４を挟んで半導体基板１１０上に厚さ方向に積層される複数の半導体層２０１、２０２を含む。一例として、この実施例においては、第１導電型領域２０が単一界面層２０４と、これを挟んで位置する第１層２０１及び第２層２０２とを含むものを例示した。以下、第１層２０１または第２層２０２についての説明は複数の半導体層２０１、２０２にそのまま適用することができる。界面層２０４は第１層２０１及び第２層２０２とは異なる物質または組成を持って第１層２０１及び第２層２０２とは区別される層でありうる。この実施例において、界面層２０４は第１層２０１及び第２層２０２より高い酸素濃度を持つ酸化物層からなることができる。
より具体的には、第１層２０１及び第２層２０２は第１導電型ドーパントがドープされた半導体物質からなることができ、界面層２０４は半導体物質と酸素が結合して形成された半導体酸化物層（例えば、半導体物質がシリコンの場合にはシリコン酸化物層）でありうる。
このような界面層２０４は半導体基板１１０の厚さ方向に垂直な面とすることができ、これに隣接した複数の半導体層２０１、２０２（つまり、この実施例においては第１層２０１及び第２層２０２）と接触して形成されうる。より具体的には、界面層２０４の一面は全体的に第１層２０１と接触し、界面層２０４の他面は全体的に第２層２０２に接触することができる。この実施例においては、互いに異なる工程条件を用いて互いに異なる特性（特に、互いに異なるドーピング濃度）で複数の半導体層２０１、２０２を形成した後、これを熱処理して第１導電型領域２０を形成する。一例として、複数の半導体層２０１、２０２の一つまたは一群（ｇｒｏｕｐ）は第１導電型ドーパントを含み、他の一つまたは他群は第１導電型ドーパントを含まないように形成され、熱処理工程で第１導電型ドーパントが全体的に拡散して第１導電型領域２０を形成することができる。この際、複数の半導体層２０１、２０２を形成する時の工程条件、特性などが変わるため、複数の半導体層２０１、２０２の間に薄い自然酸化膜層（ｎａｔｉｖｅ ｏｘｉｄｅ ｌａｙｅｒ）が形成されて界面層２０４をなすことになる。具体的な製造工程については後に図３ａ〜図３ｉを参照して詳細に説明する。
このような界面層２０４の酸素濃度が第１層２０１及び第２層２０２のそれぞれの酸素濃度より高く、トンネリング層２２の酸素濃度よりは低くすることができる。これは、界面層２０４は製造工程中に自然に発生した層であり、トンネリング層２２は酸素を注入して人為的に形成した膜であるからである。
一例として、界面層２０４の酸素濃度が第１層２０１及び第２層２０２のそれぞれの酸素濃度の１．５倍以上でありうる。界面層２０４の酸素濃度が１．５倍以上になると、第１層２０１及び第２層２０２とは異なる物質または組成を持って互いに区別される酸化物層と認識されうるからである。より具体的には、界面層２０４の酸素濃度が第１層２０１及び第２層２０２のそれぞれの酸素濃度の２倍〜１０倍でありうる。そして、トンネリング層２２の酸素濃度は第１層２０１及び第２層２０２のそれぞれの酸素濃度のおよそ１００倍程度でありうるので、トンネル層２２の酸素濃度が界面層２０４の１０倍〜５０倍でありうる。このような酸素濃度は自然的に発生することがありうる自然酸化膜層である界面層２０４と酸化物層を形成するための蒸着工程に形成したトンネリング層２２で現れることができる範囲に限定されたものである。しかし、本発明がこれに限定されるものではなく、界面層２０４の酸素濃度はドーパント層ＤＬである第１導電型領域２０の製造工程時の工程条件、トンネリング層２２の物質、製造工程時の工程条件などによって変わることができる。
界面層２０４の厚さが第１層２０１及び第２層２０２のそれぞれの厚さより小さく、トンネリング層２２の厚さと同一であるか、これより小さいことができる。これは、界面層２０４は製造工程中に自然に発生した層であり、第１層２０１、第２層２０２及びトンネリング層２２はそれに相応しい厚さを持つように人為的に形成した膜であるからである。
特に、界面層２０４の厚さがトンネリング層２２の厚さより小さいことができる。これは、トンネリング層２２が薄く形成された膜であるが人為的に成長した膜であり、界面層２０４は自然に形成された膜であるからである。一例として、トンネリング層２２の厚さ：界面層２０４の厚さの割合が１：０．１〜１：０．８（例えば、１：０．３〜１：０．６）でありうる。このような厚さ範囲で界面層２０４が第１導電型領域２０の特性を大きく低下させないことができる。
一例として、界面層２０４の厚さが２ｎｍ以下（より具体的には、１ｎｍ以下、一例として、０．２ｎｍ〜１ｎｍ）でありうる。これは、自然酸化膜層で発生することができる厚さでありうる。そして、第１層２０１または第２層２０２の厚さが２０ｎｍ〜５００ｎｍでありうる。第１層２０１または第２層２０２の厚さが２０ｎｍ未満であれば、第１導電型領域２０を十分な厚さに形成しにくいか、複数の半導体層２０１、２０２の数を増やさなければならないので、第１導電型領域２０を形成するための工程時間が長くなり、工程が複雑になることができる。第１層２０１または第２層２０２の厚さが５００ｎｍを超えれば、第１導電型領域２０の厚さがあまりにも大きくなって工程時間が長くなり、工程が複雑になることがありうる。しかし、本発明がこれに限定されるものではなく、界面層２０４の厚さ、第１層２０１及び第２層２０２の厚さなどは多様な値を持つことができる。
図面には第１層２０１と第２層２０２が同一または類似の厚さ（例えば、１０％以内の偏差を持つ厚さ）を持つものを例示した。よって、界面層２０４が第１導電型領域２０の表面から全厚さの４０％〜６０％の分だけ離れた位置に位置することができる。これによれば、製造工程時に複数の半導体層２０１、２０２の中で第１導電型ドーパントを含む半導体層から第１導電型ドーパントを含んでいない半導体層に第１導電型ドーパントが効果的に拡散するようにすることができる。しかし、本発明がこれに限定されるものではない。
他の例として、第１層２０１と第２層２０２の厚さ偏差が１０％以上であることもできる。これは、工程時間または第１導電型ドーパントの均一な拡散などを考慮して特定の半導体層の厚さを厚くするか、薄くしたからであり、これについては製造方法の説明でより詳細に説明する。
この実施例において、界面層２０４はドーパント層ＤＬである第１導電型領域２０が製造工程を単純化することができる製造工程によって製造されたことが分かる。そして、酸化物層からなった第１導電型領域２０内に界面層２０４が存在すれば、過量の第１導電型ドーパントが拡散することを防止する一種のバリアーの役目をすることができる。これにより、第１導電型ドーパントがトンネリング層２２を通過して半導体基板１１０まで拡散することを防止することができる。特に、トンネリング確率を高めるためにトンネリング層２２を薄くする場合、第１導電型ドーパントが半導体基板１１０の内部まで拡散する問題が発生することがありうるが、第１導電型領域２０の内部に界面層２０４が設けられれば第１導電型ドーパントが遠く拡散することができないようにしてこのような問題を防止することができる。
この実施例においては、ドーパント層ＤＬである第１導電型領域２０が単一界面層２０４とその両面に接触する二つの半導体層２０１、２０２（すなわち、第１層２０１及び第２層２０２）を含むものを例示した。これにより、簡単な構造に第１導電型領域２０を形成することができる。しかし、本発明がこれに限定されるものではない。よって、変形例として、複数の界面層２０４（つまり、２層以上の界面層２０４）と、複数の界面層２０４を挟んで位置する３層以上の半導体層２０１、２０２を含むこともできる。これについては後に図５を参照して詳細に説明する。
この実施例において、第１導電型領域２０を半導体基板１１０とは別個に形成することで、半導体基板１１０の内部にドーピング領域の形成時に発生することがありうる欠陥または開放電圧低下の問題を低減することができる。これにより、太陽電池１００の開放電圧を向上することができる。
半導体基板１１０の他面（一例として、前面）側に第２導電型を持つ第２導電型領域３０が位置することができる。一例として、この実施例においては、第２導電型領域３０が、半導体基板１１０の一部に第２導電型ドーパントがドープされて形成されたドーピング領域からなることができる。すると、ベース領域１０と第２導電型領域３０は半導体基板１１０と同一の結晶構造及び半導体物質を含むが導電型が互いに異なるか、あるいはドーピング濃度が互いに異なることができる。具体的には、ベース領域１０が第１導電型を持つ場合にはベース領域１０と第２導電型領域３０の導電型が互いに異なり、ベース領域１０が第２導電型を持つ場合には第２導電型領域３０のドーピング濃度がベース領域１０のドーピング濃度より高い。
ベース領域１０が第１導電型を持つと、第１導電型を持つ第１導電型領域２０が半導体基板１１０と同一の導電型を持つが半導体基板１１０より高いドーピング濃度を持つ裏面電界（ｂａｃｋ ｓｕｒｆａｃｅ ｆｉｅｌｄ、ＢＳＦ）を形成する裏面電界領域を構成し、第２導電型を持つ第２導電型領域３０がベース領域１０とは違う導電型を持ち、ベース領域１０とｐｎ接合を形成するエミッタ領域を構成する。すると、半導体基板１１０の前面側にエミッタ領域を構成する第２導電型領域３０が位置して、ｐｎ接合に接合する光の経路を最小化することができる。
しかし、本発明がこれに限定されるものではない。他の例として、ベース領域１０が第２導電型を持つと、第１導電型領域２０がエミッタ領域を構成し、第２導電型領域３０が半導体基板１１０と同一の導電型を持つが半導体基板１１０より高いドーピング濃度を持つ前面電界（ｆｒｏｎｔ ｓｕｒｆａｃｅ ｆｉｅｌｄ、ＦＳＦ）を形成する前面電界領域を構成する。
第１または第２導電型ドーパントとして使われるｐ型ドーパントとしては、ボロン（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）などの３族元素を挙げることができ、ｎ型ドーパントとしては、リン（Ｐ）、ヒ素（Ａｓ）、ビスマス（Ｂｉ）、アンチモン（Ｓｂ）などの５族元素を挙げることができる。しかし、本発明がこれに限定されるものではなく、多様なドーパントが第１または第２導電型ドーパントとして使われることができる。
ここで、この実施例においては、半導体基板１１０とは別個に形成される第１導電型領域２０が半導体基板１１０の後面側に位置し、半導体基板１１０の一部を構成する第２導電型領域３０が半導体基板１１０の前面側に位置する。半導体基板１１０とは違う結晶構造を持つ第１導電型領域２０が半導体基板１１０の前面側に位置すれば、第１導電型領域２０での光吸収が増加してｐｎ接合に到逹する光量が低下することがありうるので、第１導電型領域２０を半導体基板１１０の後面側に位置させたものである。しかし、本発明がこれに限定されるものではない。これに対する他の変形例を後に図７を参照して詳細に説明する。
また、この実施例においては、第１及び第２導電型領域２０、３０の一つ（つまり、第１導電型領域２０）が半導体基板１１０とは違う結晶構造を持つものを例示した。しかし、本発明がこれに限定されるものではない。他の変形例を図８に基づいて後により詳細に説明する。
第１及び第２導電型領域２０、３０上には、第１及び第２電極４２、４４に対応する開口部１０２、１０４を除き、絶縁膜が全体的に形成されうる。具体的には、第１導電型領域２０上には開口部１０２を除いた部分に第１パッシベーション膜（または反射防止膜または反射膜）２４を全体的に形成することができ、第２導電型領域３０上には開口部１０４を除いた部分に第２パッシベーション膜（または反射防止膜）３４が全体的に位置することができる。
第１パッシベーション膜２４及び／または第２パッシベーション膜３４は所望の機能によって単一膜または多層膜からなることができる。
半導体基板１１０の後面に位置する第１パッシベーション膜２４は太陽電池１００の構造によって反射防止膜または反射膜を含み、かつ／あるいは表面再結合を防止するパッシベーションのための層、半導体基板１１０の汚染または損傷を防止するためのキャッピング層などを含むことができる。
一例として、半導体基板１１０の前面に位置する第２パッシベーション膜３４は反射防止膜を含むか、反射防止膜からなることができる。すると、半導体基板１１０の前面に入射する光の反射率を減少させることができ、ベース領域１０と第１導電型領域２０によって形成されたｐｎ接合まで到達する光量を増加させることができる。これにより、太陽電池１００の短絡電流を増加させることができる。そして、表面再結合を防止するパッシベーションのための層または半導体基板１１０の汚染または損傷を防止するためのキャッピング層を別に設けることができる。
第１パッシベーション膜２４及び／または第２パッシベーション膜３４は多様な物質から形成されうる。一例として、シリコン窒化膜、水素を含むシリコン窒化膜、シリコン酸化膜、シリコン酸化窒化膜、アルミニウム酸化膜、ＭｇＦ2、ＺｎＳ、ＴｉＯ2及びＣｅＯ2からなる群から選択されたいずれか一つの単一膜または二つ以上の膜が組合せらされた多層膜の構造を持つことができる。しかし、本発明がこれに限定されるものではなく、第１パッシベーション膜２４及び／または第２パッシベーション膜３４が多様な物質を含むことができるのは言うまでもない。
第１電極４２は第１導電型領域２０上に位置（一例として、接触）して第１導電型領域２０に電気的に連結される。第１電極４２は第１パッシベーション膜２４に形成された開口部１０２を通じて（すなわち、反射防止膜２４を貫いて）第１導電型領域２０に電気的に連結されうる。これと同様に、第２電極４４は第２導電型領域３０上に位置（一例として、接触）して第２導電型領域３０に電気的に連結される。第２電極４４は第２パッシベーション膜３４に形成された開口部１０４を通じて（すなわち、第２パッシベーション膜２４を貫いて）第１導電型領域２０に電気的に連結されうる。このような第１及び第２電極４２、４４は多様な物質（より具体的に、金属）を含むか、多様な形状を持つことができる。第１及び第２電極４２、４４の形状については図２を参照して詳細に説明する。
図２に基づいて第１及び第２電極４２、４４の平面形状を詳細に説明する。
図２を参照すれば、第１及び第２電極４２、４４は一定のピッチを持って互いに離隔している複数のフィンガー電極４２ａ、４４ａを含むことができる。図面にはフィンガー電極４２ａ、４４ａが互いに平行であり、半導体基板１１０の縁部に平行なものを例示したが、本発明がこれに限定されるものではない。そして、第１及び第２電極４２、４４は、フィンガー電極４２ａ、４４ａと交差する方向に形成され、フィンガー電極４２ａ、４４ａを連結するバスバー電極４２ｂ、４４ｂを含むことができる。このようなバスバー電極４２ｂ、４４ｂは一つのみ設けられることも、図２に示したように、フィンガー電極４２ａ、４４ａのピッチより大きなピッチを持つ複数のフィンガー電極が設けられることもできる。この際、フィンガー電極４２ａ、４４ａの幅よりバスバー電極４２ｂ、４４ｂの幅が大きくできるが、本発明がこれに限定されるものではない。よって、バスバー電極４２ｂ、４４ｂの幅がフィンガー電極４２ａ、４４ａの幅と同一であるかそれより小さな幅を持つことができる。
断面を見ると、第１電極４２のフィンガー電極４２ａ及びバスバー電極４２ｂはいずれも第１パッシベーション膜２４を貫いて形成されることもできる。すなわち、開口部１０２が第１電極４２のフィンガー電極４２ａ及びバスバー電極４２ｂの両方に対応して形成されうる。そして、第２電極４４のフィンガー電極４４ａ及びバスバー電極４４ｂはいずれも第２パッシベーション膜３４を貫いて形成されることもできる。すなわち、開口部１０４が第２電極４４のフィンガー電極４４ａ及びバスバー電極４４ｂの両方に対応して形成されうる。しかし、本発明がこれに限定されるものではない。他の例として、第１電極４２のフィンガー電極４２ａが第１パッシベーション膜２４を貫いて形成され、バスバー電極４２ｂが第１パッシベーション膜２４上に形成されうる。この場合には、開口部１０２がフィンガー電極４２ａに対応する形状に形成され、バスバー電極４２ｂのみが位置する部分には形成されないこともできる。そして、第２電極４４のフィンガー電極４４ａが第２パッシベーション膜３４を貫いて形成され、バスバー電極４４ｂは第２パッシベーション膜３４上に形成されうる。この場合には、開口部１０４がフィンガー電極４４ａに対応する形状に形成され、バスバー電極４４ｂのみが位置する部分には形成されないことができる。
図面には第１電極４２と第２電極４４が互いに同一の平面形状を持つものを例示した。しかし、本発明がこれに限定されるものではなく、第１電極４２のフィンガー電極４２ａ及びバスバー電極４２ｂの幅、ピッチなどは第２電極４４のフィンガー電極４４ａ及びバスバー電極４４ｂの幅、ピッチなどと異なる値を持つことができる。また、第１電極４２と第２電極４４の平面形状が互いに異なることもでき、その以外の多様な変形が可能である。
このように、この実施例は、太陽電池１００の第１及び第２電極４２、４４が一定したパターンを持ち、太陽電池１００が半導体基板１１０の前面及び後面に光が入射することができる両面受光型（ｂｉ−ｆａｃｉａｌ）構造を持つ。これにより、太陽電池１００に使われる光量を増加させて太陽電池１００の効率向上に寄与することができる。しかし、本発明がこれに限定されるものではなく、第１電極４２が半導体基板１１０の後面側に全体的に形成される構造を持つこともできる。その以外の多様な変形が可能である。
この実施例による太陽電池１００の製造方法においては、ドーパント層ＤＬである第１導電型領域２０を短い工程時間に形成することができる。これを図３ａ〜図３ｉに基づいて詳細に説明する。第１導電型領域２０がこの実施例による製造方法によって製造されたというのは、前述したように、第１導電型領域２０が界面層２０４を含むということから分かる。
このような太陽電池１００の製造方法を図３ａ〜図３ｉに基づいて詳細に説明する。既に説明した内容に対しては詳細な説明を省略し、説明しなかった内容についてのみ詳細に説明する。
図３ａ〜図３ｉは本発明の実施例による太陽電池の製造方法を示す断面図である。
図３ａに示すように、半導体基板１１０の後面にトンネリング層２２を形成する。トンネリング層２２は半導体基板１１０の後面に全体的に形成されうる。
ここで、トンネリング層２２は、一例として、熱的成長法、蒸着法（例えば、化学気相蒸着法（ＰＥＣＶＤ）、原子層蒸着法（ＡＬＤ）、低圧化学気相蒸着法（ＬＰＣＶＤ））などによって形成されうる。しかし、本発明がこれに限定されるものではなく、多様な方法によってトンネリング層２２が形成されうる。一例として、トンネリング層２２がシリコン酸化物層からなることができる。
図面には半導体基板１１０の後面にのみトンネリング層２２が形成されたものを例示したが、本発明がこれに限定されるものではない。トンネリング層２２の製造方法によって半導体基板１１０の前面及び／または側面にもトンネリング層２２がさらに形成されうる。このように、半導体基板１１０の前面などに形成されたトンネリング層２２は後に別途の段階（例えば、図３ｄに示すテクスチャー加工工程）で除去されうる。
ついで、図３ｂ〜図３ｇに示すように、トンネリング層２２上に第１導電型領域２０を形成し、半導体基板１１０の前面にテクスチャー構造及び第２導電型領域３０を形成することができる。これをより具体的に説明する。
図３ｂに示すように、トンネリング層２２上に非ドープ半導体層２０１ａを形成し、図３ｃに示すように、非ドープ半導体層２０１ａ上にドープ半導体層２０２ａを形成する。非ドープ半導体層２０１ａを形成する工程とドープ半導体層２０２ａを形成する工程は同一装置の内部から供給される気体を変更することによって連続的に行うことができる。すなわち、非ドープ半導体層２０１ａとドープ半導体層２０２ａを含む複数の半導体層２０ａはその場（ｉｎ−ｓｉｔｕ）工程で形成されうる。
ここで、複数の半導体層２０ａは、一例として、熱的成長法、蒸着法（例えば、化学気相蒸着法（ＰＥＣＶＤ）、原子層蒸着法（ＡＬＤ）、低圧化学気相蒸着法（ＬＰＣＶＤ）、特に、低圧化学気相蒸着法）などによって形成されうる。しかし、本発明がこれに限定されるものではなく、多様な方法によって複数の半導体層２０ａが形成されうる。
このように、非ドープ半導体層２０１ａ及びドープ半導体層２０２ａを含む複数の半導体層２０ａを形成（一例として、蒸着）する工程は常温より高い温度（一例として、６００℃以上の温度）で行われる。これにより、非ドープ半導体層２０１ａを形成した後にドープ半導体層２０２ａを形成するために供給される気体を変更するとき、装置の内部に位置する酸素気体が高温によって分解されて非ドープ半導体層２０１ａ上に蒸着され、この状態で変更された気体が供給されてドープ半導体層２０２ａが形成される。これにより、非ドープ半導体層２０１ａとドープ半導体層２０２ａの間に相対的に高い酸素濃度を持つ酸化物層である界面層２０４が位置することになる。
例えば、非ドープ半導体層２０１ａとドープ半導体層２０２ａを蒸着法で形成すると、非ドープ半導体層２０１ａを蒸着するときにはシリコンを含む原料気体（一例として、シラン（ＳｉＨ4））を供給することができ、ドープ半導体層２０２ａを蒸着するときにはシリコンを含む原料気体（一例として、シラン（ＳｉＨ4））と第１導電型ドーパントを含むドーパント気体（一例として、ＰＯＣｌ3、Ｂ2Ｈ6など）を含むことができる。一般に、非ドープ半導体層２０１ａの蒸着に使用された気体はパージなどによって外部に排出した後、ドープ半導体層２０２ａの蒸着に使われる気体を供給する。この際、最初に半導体基板１１０を入れるために装置のドア（ｄｏｏｒ）を開くときあるいはパージするときに自然に外部から流入した酸素が装置の内部に存在するので、半導体が蒸着されないときには装置の内部の酸素が非ドープ半導体層２０１ａ上に置かれるので、これによって界面層２０４が形成され、その上にドープ半導体層２０２ａが形成される。
この際、第１導電型ドーパントを含んでいない非ドープ半導体層２０１ａの形成速度は第１導電型ドーパントを含むドープ半導体層２０２ａの形成速度より高い。一例として、非ドープ半導体層２０１ａの形成速度は１０ｎｍ〜２０ｎｍ／分であり、ドープ半導体層２０２ａの形成速度は１ｎｍ〜５ｎｍ／分でありうる。しかし、これは蒸着工程の具体的な条件によって変わりうるので、本発明がこれに限定されるものではない。
図４に基づき、非ドープ半導体層２０１ａ、ドープ半導体層２０２ａ及び界面層２０４をより詳細に説明する。図４は非ドープ半導体層２０１ａ及びドープ半導体層２０２ａを含む複数の半導体層２０ａを形成した後、二次イオン質量分析法（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ、ＳＩＭＳ）で測定されたドーパント（第１導電型ドーパント）及び酸素濃度のグラフである。すなわち、図４は熱処理を施す前に測定されたドーパント及び酸素濃度を示すグラフである。
図４を参照すれば、トンネリング層２２が位置する第１区間Ｓ１では、半導体基板１１０の内部にあたる内部区間Ｓ０に比べ、高い酸素濃度を持つことが分かる。第１区間Ｓ１においてドーパントの濃度が非ドープ半導体層２０１ａより少し高く現れるピーク（ｐｅａｋ）がある。これは、ドーパントがトンネリング層２２に凝集することができるからである。
非ドープ半導体層２０１ａが位置する第２区間Ｓ２では、ドープ半導体層２０２ａに隣接した部分ではドープ半導体層２０２ａと類似したドーピング濃度を持ち、ドープ半導体層２０２ａから遠くなるほど（この実施例においては、半導体基板１１０に近くなるほど）ドーパントのドーピング濃度が漸進的に低下する。たとえドーパントを含んでいない状態で蒸着して非ドープ半導体層２０１ａを形成したが、蒸着が相対的に高い温度で行われるので、ドープ半導体層２０２ａが蒸着されるとき、ドーパントが拡散することによって前述したドーピングプロファイルを持つことになるものである。
界面層２０４が位置する第３区間Ｓ３では、酸素濃度が急激に増加して高い酸素濃度を持つ部分があることが分かる。図４を参照すれば、界面層２０４の酸素濃度はトンネリング層２２の酸素濃度よりは低く、ドープ半導体層２０２ａの酸素濃度よりは高くて非ドープ半導体層２０１ａの酸素濃度より高いことが分かる。そして、界面層２０４の厚さは複数の半導体層２０ａのそれぞれまたはトンネリング層２２より薄いことが分かる。
ドープ半導体層２０２ａが位置する第４区間Ｓ４では、酸素濃度は概して低く、ドーピング濃度が相対的に高い値を持ち、均一である（一例として、３０％以内の偏差を持つ）。
図４には、ドープ半導体層２０２ａの厚さを非ドープ半導体層２０１ａの厚さより大きくしたものを例示した。これによると、第１電極４２に連結される部分に高いドーピング濃度を持つドープ半導体層２０２ａを位置させることで、工程誤差などによって第１導電型ドーパントが円滑に拡散しない場合にも第１電極４２の抵抗を低く維持することができる。そして、ドープ半導体層２０２ａに含まれた第１導電型ドーパントが非ドープ半導体層２０１ａの全体に均一に拡散することができる。
さらに他の例として、非ドープ半導体層２０１ａがドープ半導体層２０２ａより厚いこともありうる。すると、相対的に高速で形成される非ドープ半導体層２０１ａを厚く形成し、相対的に低速で形成されるドープ半導体層２０２ａを薄く形成することにより、第１導電型領域２０の形成工程の工程時間を節減することができる。
または、前述したように、非ドープ半導体層２０１ａの厚さとドープ半導体層２０２ａの厚さを同一または類似とすることができる。その以外の多様な変形が可能である。
図３ｂ及び図３ｃには、一つの非ドープ半導体層２０１ａを先に形成した後、一つのドープ半導体層２０２ａを形成して、二つの半導体層２０ａを含むものを例示した。結果として、複数の半導体層２０ａが２層の単純な構造を持つので、簡単な工程で容易に形成されうる。そして、第１電極４２に連結される部分に高いドーピング濃度を持つドープ半導体層２０２ａを位置させることで、工程誤差などによって第１導電型ドーパントが円滑に拡散しない場合にも第１電極４２の抵抗を低く維持することができる。しかし、本発明がこれに限定されるものではない。多様な変形例を図５に基づいて詳細に説明する。
図５は本発明の多様な変形例による太陽電池の複数の半導体層２０ａの例を示す図である。明確で手短な説明のために、図５には図１の拡大円に相当する部分のみを示した。
図５の（ａ）を参照すれば、一変形例として、トンネリング層２２上にドープ半導体層２０２ａを先に形成した後、非ドープ半導体層２０１ａを形成したものを例示した。この際、ドープ半導体層２０２ａと非ドープ半導体層２０２ａの間に界面層２０４が形成される。ドーパントのドーピング濃度はトンネリング層２２上に形成されたドープ半導体層２０２ａで高くて均一なドーピング濃度を持ち、非ドープ半導体層２０２ａではドーピング濃度がドープ半導体層２０２ａから遠くなるほど漸進的に低くすることができる。そして、界面層２０４の酸素濃度は非ドープ半導体層２０１ａ及びドープ半導体層２０２ａのそれぞれの酸素濃度より高く、トンネリング層２２の酸素濃度よりは低くすることができる。
図５の（ｂ）を参照すれば、他の変形例として、トンネリング層２２上に非ドープ半導体層２０１ａ、ドープ半導体層２０２ａ及び非ドープ半導体層２０１ａを順に形成したものを例示した。この際、トンネリング層２２に隣接した非ドープ半導体層２０１ａとドープ半導体層２０２ａの間、かつドープ半導体層２０２ａと第１パッシベーション膜２４に隣接した非ドープ半導体層２０１ａの間にそれぞれ界面層２０４が形成される。ドーパントのドーピング濃度はドープ半導体層２０２ａで高くて均一なドーピング濃度を持ち、トンネリング層２２に隣接した非ドープ半導体層２０２ａではドープ半導体層２０２ａから遠くなるかあるいはトンネリング層２２に近くなるほどドーピング濃度が漸進的に低くなり、第１パッシベーション膜２２に隣接した非ドープ半導体層２０２ａではドープ半導体層２０２ａから遠くなるかあるいは第１パッシベーション膜２２に近くなるほどドーピング濃度が漸進的に低くすることができる。そして、界面層２０４の酸素濃度は二つの非ドープ半導体層２０１ａ及びドープ半導体層２０２ａのそれぞれの酸素濃度より高く、トンネリング層２２の酸素濃度よりは低くすることができる。
図５の（ｃ）を参照すれば、さらに他の変形例として、トンネリング層２２上にドープ半導体層２０２ａ、非ドープ半導体層２０１ａ及びドープ半導体層２０２ａを順に形成したものを例示した。この際、トンネリング層２２に隣接したドープ半導体層２０２ａと非ドープ半導体層２０２ａの間、かつ非ドープ半導体層２０２ａと第１パッシベーション膜２４に隣接したドープ半導体層２０２ａの間にそれぞれ界面層２０４が形成される。ドーパントのドーピング濃度は二つのドープ半導体層２０２ａで高くて均一なドーピング濃度を持ち、二つのドープ半導体層２０２ａの間に位置する非ドープ半導体層２０１ａではドープ半導体層２０２ａから遠くなるほどドーピング濃度が漸進的に低くすることができる。すなわち、非ドープ半導体層２０１ａではトンネリング層２２に隣接したドープ半導体層２０２ａから第１パッシベーション膜２４に隣接したドープ半導体層２０２ａに向かってドーピング濃度が漸進的に低くなってからドーピング濃度が漸進的に高くなるドーピングプロファイルを持つことができる。そして、界面層２０４の酸素濃度は二つのドープ半導体層２０２ａ及び非ドープ半導体層２０１ａのそれぞれの酸素濃度より高く、トンネリング層２２の酸素濃度よりは低くすることができる。
この変形例によると、非ドープ半導体層２０１ａの数を増やして非ドープ半導体層２０１ａの全厚さをドープ半導体層２０２ａの厚さより厚くすることができる。すると、成長速度の高い非ドープ半導体層２０１ａの割合が高くて複数の半導体層２０ａの工程時間を減らすことができる。そして、ドープ半導体層２０２ａの数を増やし、非ドープ半導体層２０１ａを二つのドープ半導体層２０２ａの間に位置するようにすることができる。すると、ドープ半導体層２０２ａに含まれたドーパントが非ドープ半導体層２０１ａに均一に拡散することができる。
図５の（ｂ）及び（ｃ）には、ドープ半導体層２０２ａ及び非ドープ半導体層２０１ａのいずれか一方が２層からなり、他方が１層からなるものを例示した。しかし、本発明がこれに限定されるものではなく、ドープ半導体層２０２ａ及び非ドープ半導体層２０１ａが互いに交互に形成されれば充分であり、これらの数に限定されるものではない。
このように、ドープ半導体層２０２ａ及び非ドープ半導体層２０１ａの少なくとも一方が複数設けられる場合には、ドープ半導体層２０２ａの厚さの総和または非ドープ半導体層２０１ａの厚さの総和が２０ｎｍ〜５００ｎｍでありうる。しかし、本発明がこれに限定されるものではなく、非ドープ半導体層２０１ａまたはドープ半導体層２０２ａがこれとは異なる厚さを持つこともできる。
そして、図面には半導体基板１１０の後面にのみ複数の半導体層２０ａが形成されたものを例示したが、本発明がこれに限定されるものではない。複数の半導体層２０ａの製造方法によって半導体基板１１０の前面及び／または側面にも複数の半導体層２０ａがさらに形成されうる。このように、半導体基板１１０の前面などに形成されるが実際に必要ではない複数の半導体層２０ａは後に別途の段階（例えば、図３ｄに示すテクスチャー加工工程）で除去されうる。
ついで、図３ｄに示すように、半導体基板１１０の前面をテクスチャー加工して半導体基板１１０の前面に凹凸を形成することができる。半導体基板１１０の表面のテクスチャー加工としては湿式または乾式テクスチャー加工を用いることができる。湿式テクスチャー加工はテクスチャー加工溶液に半導体基板１１０を浸漬することで行なうことができ、工程時間が短い利点がある。乾式テクスチャー加工はダイヤモンドドリルまたはレーザーなどで半導体基板１１０の表面を切削するもので、凹凸を均一に形成することができる一方、工程時間が長くて半導体基板１１０で損傷が発生することができる。その外に、反応性イオン食刻（ＲＩＥ）などによって半導体基板１１０をテクスチャー加工することもできる。このように、本発明においては、多様な方法で半導体基板１１０をテクスチャー加工することができる。
この実施例においては、第１導電型領域２０の形成のための複数の半導体層２０ａを形成し、第２導電型領域３０を形成するか、あるいはこれを形成するための他の層を形成する前に半導体基板１１０の前面をテクスチャー加工するものを例示した。しかし、本発明がこれに限定されるものではない。よって、半導体基板１１０の前面のテクスチャー加工の工程順序を変えることができる。
ついで、図３ｅに示すように、半導体基板１１０の前面側に第２導電型領域３０を形成するために、第２導電型ドーパントを含むドーピング層３００を形成する。ドーピング層３００は第２導電型不純物を含む多様な層でありうる。一例として、リンケイ酸塩ガラス（ＰＳＧ）またはホウケイ酸塩ガラス（ＢＳＧ）でありうる。ドーピング層３００としてリンケイ酸塩ガラスまたはホウケイ酸塩ガラスを形成すれば容易にドーピング層３００を形成することができる。しかし、本発明がドーピング層３００の物質に限定されるものではない。
ついで、図３ｆに示すように、熱処理工程を施してドープ半導体層（図３ｅの参照符号２０２ａ、以下同じ）の第１導電型ドーパントを非ドープ半導体層（図３ｅの参照符号２０１ａ、以下同じ）に拡散させて第１導電型領域２０を形成し、ドーピング層３００の第２導電型ドーパントを半導体基板１１０に拡散させて第２導電型領域３０を形成する。
より具体的には、熱処理によってドープ半導体層２０２ａの第１導電型ドーパントが非ドープ半導体層２０１ａに拡散することにより、互いに均一なドーピング濃度（一例として、３０％以内の偏差）を持つとともに界面層２０４を挟んで位置する第１層２０１及び第２層２０２が形成される。この際、熱処理工程を施しても酸素濃度は大きく変化せずに第１層２０１と第２層２０２の間に相対的に高い酸素濃度を持つ界面層２０４がそのまま維持される。
熱処理工程は多様な熱処理装置などによって行われうる。一例として、９００℃以上の温度（例えば、９００℃〜１３００℃の温度）で行われうる。しかし、本発明が熱処理装置、温度などに限定されるものではない。
図６を参照して、熱処理工程によって形成された第１層２０１及び第２層２０２、及びこれらの間に位置する界面層２０４をより詳細に説明する。図６は熱処理工程後の第１層２０１及び第２層２０２、及びこれらの間に位置する界面層２０４に二次イオン質量分析法で測定されたドーパント（第１導電型ドーパント）及び酸素濃度のグラフである。すなわち、図６は熱処理工程を施した後に測定されたドーパント及び酸素濃度を示すグラフである。
図６と一緒に図４を参照すれば、酸素濃度は熱処理工程を施す前と熱処理工程を施した後がほぼ同一であることが分かる。これにより、第１層２０１が位置する第２区間Ｓ２と第２層２０２が位置する第４区間Ｓ４の間に位置する第３区間Ｓ３に相対的に高い酸素濃度を持つ界面層２０４がそのまま位置することになる。
そして、熱処理工程後に非ドープ半導体層２０１ａに第１導電型ドーパントが拡散して形成された第１層２０１は熱処理工程後にドープ半導体層２０２ａに相当する第２層２０２と同一ないし類似のドーピング濃度を持つことが分かる。これから、熱処理工程後に第１導電型領域２０が全体的に均一なドーピング濃度を持つことになることが分かる。
この実施例においては、一回の熱処理工程で第１及び第２導電型領域２０、３０を一緒に熱処理して工程を単純化したものを例示した。しかし、本発明がこれに限定されるものではなく、第１及び第２導電型領域２０、３０を互いに異なる工程で熱処理することもできる。そして、必ず第１及び第２導電型領域２０、３０の少なくとも一方を形成する熱処理工程を別に行わず、太陽電池１００の製造工程中に高温で行われる工程によって第１及び第２導電型領域２０、３０の少なくとも一方を形成することができる。
この実施例においては、ドーピング層３００を形成した後、これを熱処理して第２導電型領域３０を形成するものを例示した。しかし、本発明がこれに限定されるものではなく、第２導電型領域３０は公知の多様な方法で形成することができる。一例として、イオン注入法、ドーパントを含む気体の雰囲気で熱処理することによる熱拡散法、レーザードーピング法などの多様な方法が適用可能である。
ついで、図３ｇに示すように、ドーピング層３００を除去することができる。一例として、ドーピング層３００はこれを除去する食刻溶液（例えば、希釈されたフッ化水素酸（ＨＦ））によって容易に除去されうる。
ついで、図３ｈに示すように、半導体基板１１０の前面及び後面に絶縁膜を形成する。すなわち、半導体基板１１０の後面に第１パッシベーション膜２４を形成し、半導体基板１１０の前面に第２パッシベーション膜３４を形成する。
より具体的には、半導体基板１１０の後面上に第１パッシベーション膜２４を全体的に形成し、半導体基板１１０の前面上に第２パッシベーション膜３４を全体的に形成する。第１パッシベーション膜２４及び第２パッシベーション膜３４は、真空蒸着法、化学気相蒸着法、スピンコーティング、スクリーン印刷またはスプレーコーティングなどの多様な方法によって形成されうる。第１パッシベーション膜２４及び第２パッシベーション膜３４の形成順序が限定されるものではない。
ついで、図３ｉに示すように、第１及び第２導電型領域２０、３０にそれぞれ連結される第１及び第２電極４２、４４を形成する。
一例として、パターニング工程によって第１及び第２パッシベーション膜２４、３４にそれぞれ第１及び第２開口部１０２、１０４を形成し、その後に第１及び第２開口部１０２、１０４の内部を満たしながら第１及び第２電極４２、４４を形成する。この際、第１及び第２開口部１０２、１０４はレーザーを用いたレーザー切断、または食刻溶液や食刻ペーストなどを用いた多様な方法によって形成されうる。そして、第１及び第２電極４２、４４はメッキ法、蒸着法などの多様な方法によって形成されうる。
他の例として、第１及び第２電極形成用ペーストを第１及び第２パッシベーション膜２４、３４上にそれぞれスクリーン印刷などで塗布した後、ファイアスルー（ｆｉｒｅ ｔｈｒｏｕｇｈ）またはレーザー焼成コンタクト（ｌａｓｅｒ ｆｉｒｉｎｇ ｃｏｎｔａｃｔ）などを行うことで前述した形状の第１及び第２電極４２、４４を形成することも可能である。この場合には、第１及び第２電極４２、４４を形成するときに第１及び第２開口部１０２、１０４が形成されるので、別に第１及び第２開口部１０２、１０４を形成する工程を付け加えなくても良い。
この実施例においては、相対的に形成速度の高い非ドープ半導体層２０１ａ、及び第１導電型ドーパントを持つドープ半導体層２０２ａを含む複数の半導体層２０ａを形成した後、熱処理工程によってドープ半導体層２０２ａに含まれた第１導電型ドーパントを非ドープ半導体層２０１ａに拡散させて第１導電型領域２０を形成する。すると、第１導電型領域２０の優れた特性を維持するとともに第１導電型領域２０の製造工程時間を減らして太陽電池１００の生産性を向上させることができる。
一方、この実施例とは異なり、第１導電型領域２０を形成するために単一非ドープ半導体層２０１ａを形成すれば、後に別途のドーピング工程を行わなければならない。よって、付加の工程が必要であるため、工程数が増加して太陽電池１００の生産性が低下することがありうる。そして、第１導電型領域２０を形成するために単一ドープ半導体層２０２ａを形成すれば、蒸着速度が低いため、十分な厚さにドープ半導体層２０２ａを形成するために所要の工程時間が増加することがありうる。よって、太陽電池１００の生産性が低下することがありうる。
以下、図７〜図９に基づいて本発明の他の実施例による太陽電池を詳細に説明する。前述した説明と同一ないし類似の部分については詳細な説明を省略し、互いに異なる部分を詳細に説明する。そして、前述した実施例及びその変形例と、以下の実施例及びその変形例は互いに組み合わせられることができ、これも本発明の範囲に属する。
図７は本発明の他の実施例による太陽電池を示す断面図である。
図７を参照すれば、この実施例においては、トンネリング層２２、第１導電型領域２０及びこれに連結される第１電極４２が半導体基板１１０の前面に位置し、第２導電型領域３０及びこれに連結される第２電極４４が半導体基板１１０の後面側に位置する。この際、第１導電型領域２０が界面層２０４を挟んで位置する第１層２０１及び第２層２０２を含み、第２導電型領域３０がドーピング領域として設けられることができる。図面には半導体基板１１０の前面及び後面のいずれもテクスチャー加工による凹凸を含んでいない例を示したが、本発明がこれに限定されるものではない。したがって、半導体基板１１０の前面及び後面の少なくとも一方にテクスチャー加工による凹凸を含むことができる。
図８は本発明のさらに他の実施例による太陽電池を示す断面図である。
図８を参照すれば、第１及び第２導電型領域２０、３０がそれぞれ半導体基板１１０とは異なる結晶構造を持つこともできる。第２導電型領域３０が半導体基板１１０とは異なる結晶構造を持てば、第２導電型領域３０と半導体基板１１０の間にさらに他のトンネリング層３２が位置することができる。この場合、第２導電型領域３０及びさらに他のトンネリング層３２に対しては第１導電型領域２０及びトンネリング層２２についての説明がそのまま適用可能であるので、その説明を省略する。
この実施例においては、半導体基板１１０と第２導電型領域３０の間にさらに他のトンネリング層３２が位置してパッシベーション効果を最大化しながらもキャリアが円滑に移動するようにすることができる。
そして、半導体基板１１０がベース領域１０のみからなり、別途のドーピング領域を含まない。一例として、半導体基板１１０において最低ドーピング濃度と最高ドーピング濃度の差が３０％以下でありうる。この際、３０％以下というのは別途のドーパント領域を形成するためのドーピングがなされなかった程度を規定するために一例として提示したものであり、本発明がこれに限定されるものではない。よって、本発明は通常に半導体基板１１０に別途のドーピング領域を含んでいない全ての場合を含む。
この実施例においては、半導体基板１１０に別途のドーピング領域が形成されないので、開放電圧を向上させることができる。これは、半導体基板１１０にドーピング領域を形成することによって、発生し得る表面再結合を防止することができるからである。
図８には図１に示す太陽電池１００を基にして変形したものを例示した。しかし、本発明がこれに限定されるものではなく、図７に示す太陽電池１００を基にして変形したものも本発明の範囲に属する。そして、半導体基板１１０の前面及び後面のいずれもテクスチャー加工による凹凸を含んでいない例を示したが、本発明がこれに限定されるものではない。したがって、半導体基板１１０の前面及び後面の少なくとも一方にテクスチャー加工による凹凸を含むことができる。
図９は本発明のさらに他の実施例による太陽電池を示す断面図である。
図９を参照すれば、この実施例による太陽電池１００は裏面電極型構造を持つことができる。すなわち、半導体基板１１０の後面にトンネリング層２２が位置し、第１及び第２導電型領域２０、３０がトンネリング層２２上に同一平面上に位置することができる。第１及び第２導電型領域２０、３０は半導体基板１１０上に半導体基板１１０とは別個に形成されるので、半導体基板１１０上に容易に形成できるように、半導体基板１１０とは異なる結晶構造を持つことができる。
例えば、第１導電型領域２０は蒸着などの多様な方法によって容易に製造可能な非晶質半導体、微結晶半導体、または多結晶半導体（一例として、非晶質シリコン、微結晶シリコン、または多結晶シリコン）などに第１導電型ドーパントをドープすることによって形成されうる。特に、第１導電型領域２０は多結晶半導体（一例として、多結晶シリコン）を含むことができる。これと同様に、第２導電型領域３０は蒸着などの多様な方法によって容易に製造されうる非晶質半導体、微結晶半導体、または多結晶半導体（一例として、非晶質シリコン、微結晶シリコン、または多結晶シリコン）などに第２導電型ドーパントをドープすることによって形成されうる。特に、第２導電型領域３０は多結晶半導体（一例として、多結晶シリコン）を含むことができる。
そして、半導体基板１１０の前面上に半導体基板１１０に接触するように電界領域５０が形成されうる。電界領域５０は半導体基板１１０と同一の導電型を持ちながら半導体基板１１０より高いドーピング濃度を持つ部分でありうる。
この実施例において、電界領域５０が半導体基板１１０上に半導体基板１１０とは別個に形成されるので、半導体基板１１０上に容易に形成することができるように、電界領域５０が半導体基板１１０とは違う結晶構造を持つことができる。例えば、電界領域５０は蒸着などの多様な方法によって容易に製造可能な非晶質半導体、微結晶半導体、または多結晶半導体（一例として、非晶質シリコン、微結晶シリコン、または多結晶シリコン）などに第１または第２導電型ドーパントをドープすることによって形成されうる。特に、電界領域５０は多結晶半導体（一例として、多結晶シリコン）を含むことができる。
この際、半導体基板１１０の前面に位置するが電極４２、４４に連結されない電界領域５０がドーパント層ＤＬでありうる。そして、半導体基板１１０の後面上に位置する第１及び第２導電型領域２０、３０の少なくとも一方がドーパント層ＤＬでありうる。
すなわち、電界領域５０が第１層５０１及び第２層５０２、及びこれらの間に位置する界面層５０４を含むことができる。第１層５０１は半導体基板１１０に接触するように形成されうる。その外には、第１層５０１及び第２層５０２、及び界面層５０４に対しては前述した実施例の第１層２０１及び第２層２０２、及び界面層２０４についての説明がそのまま適用されうるので、詳細な説明を省略する。
そして、第１及び第２導電型領域２０、３０が第１層２０１及び第２層２０２、及びこれらの間に位置する界面層２０４を含むことができる。第１層２０１及び第２層２０２、及び界面層２０４に対しては前述した実施例の第１層２０１及び第２層２０２、及び界面層２０４についての説明がそのまま適用されうるので、詳細な説明を省略する。この場合には、トンネリング層２２上に少なくとも非ドープ半導体層（図３ｃの参照符号２０１ａ）及び第１または第２導電型を持つドープ半導体層（図３ｃの参照符号２０２ａ）、及び界面層２０４を含む複数の半導体層（図３ｃの参照符号２０ａ）を形成した後、これと反対の第２または第１導電型を持つドーパントを複数の半導体層２０ｃに部分的にオーバードープ（ｏｖｅｒ ｄｏｐｉｎｇ）し、熱処理することによって、第１及び第２導電型領域２０、３０を形成することができる。例えば、第１導電型領域２０が相対的に広い面積に形成されれば、第１導電型を持つ複数の半導体層２０ａを形成した後、第２導電型領域３０に相当する部分に第２導電型ドーパントをオーバードープすることができる。すると、相対的に少ない面積にオーバードープされるので、第１及び第２導電型領域２０、３０の優れた特性を維持しながら製造工程を単純化することができる。
この実施例においては、電界領域５０、及び第１及び第２導電型領域２０、３０がそれぞれ第１層５０１、２０１、第２層５０２、２０２及び界面層５０４、２０４を含むものを例示した。しかし、本発明がこれに限定されるものではなく、電界領域５０と第１及び第２導電型領域２０、３０のいずれか一方が前述した構造を持つこともできる。
前述したような特徴、構造、効果などは本発明の少なくとも一実施例に含まれ、必ずしも一実施例にのみ限定されるものではない。さらに、各実施例に例示した特徴、構造、効果などは実施例が属する分野の通常の知識を持つ者によって他の実施例にも組み合わせられるか変形されて実施可能である。したがって、このような組合せや変形に係わる内容は本発明の範囲に含まれるものに解釈されなければならない。

Claims (20)

  1. 半導体基板と、
    前記半導体基板の一面上に位置し、前記半導体基板とは異なる結晶構造を持ち、ドーパントを含むドーパント層と
    を含み、
    前記ドーパント層は、界面層を挟んで厚さ方向に積層される複数の半導体層を含み、
    前記界面層は、前記複数の半導体層のそれぞれより高い酸素濃度を持つ酸化物層である、太陽電池。
  2. 前記複数の半導体層のそれぞれが多結晶構造のシリコン層であり、
    前記界面層がシリコン酸化物層である、請求項１に記載の太陽電池。
  3. 前記界面層の酸素濃度が前記複数の半導体層のそれぞれの酸素濃度の少なくとも１．５倍である、請求項１に記載の太陽電池。
  4. 前記界面層の酸素濃度が前記複数の半導体層のそれぞれの酸素濃度の２倍〜１０倍である、請求項３に記載の太陽電池。
  5. 前記界面層が前記複数の半導体層のそれぞれより薄い、請求項１に記載の太陽電池。
  6. 前記半導体基板と前記ドーパント層の間にトンネリング層が位置し、
    前記界面層の厚さが前記トンネリング層の厚さと等しいか又はより薄い、請求項１に記載の太陽電池。
  7. 前記半導体基板と前記ドーパント層の間にトンネリング層が位置し、
    前記界面層の酸素濃度が前記トンネリング層の酸素濃度より低い、請求項１に記載の太陽電池。
  8. 前記界面層の厚さが１ｎｍ以下である、請求項１に記載の太陽電池。
  9. 前記界面層は、前記ドーパント層にある複数の界面層を含む、請求項１に記載の太陽電池。
  10. 前記界面層は、隣接する前記複数の半導体層と接触する、請求項１に記載の太陽電池。
  11. 前記ドーパント層に含まれる前記ドーパントが前記半導体基板より高いドーピング濃度を持つか、又は、前記ドーパント層に含まれる前記ドーパントが前記半導体基板と異なる導電型を持つように、前記ドーパント層に含まれる前記ドーパントと、前記半導体基板とは、同一の導電型であり、
    前記ドーパント層は、導電領域又は電界領域を構成する、請求項１に記載の太陽電池。
  12. 前記導電領域が、前記半導体基板の前記一面上に位置する第１導電領域と前記半導体基板の他面に位置する第２導電領域を含み、
    第１電極は、前記第１導電領域に連結され、第２電極は、前記第２導電領域に連結され、
    前記ドーパント層は前記第１導電領域を構成し、
    前記第２導電領域は前記半導体基板の一部をなすドーピング領域として構成される、請求項１１に記載の太陽電池。
  13. 前記第２導電領域は前記半導体基板の前面側に位置し、
    前記第１導電領域は前記半導体基板の後面上に位置する、請求項１２に記載の太陽電池。
  14. 前記導電領域が、前記半導体基板の他面に位置し、第１導電型を持つ第１導電領域、及び第２導電型を持つ第２導電領域を含み、
    前記ドーパント層は、前記第１導電領域、又は前記半導体基板の前記一面に位置した前記電界領域である、請求項１１に記載の太陽電池。
  15. 半導体基板上にドーパント層を形成する段階
    を含み、
    前記ドーパント層を形成する段階は、
    非ドープ半導体層及びドーパントを含むドープ半導体層を含む複数の半導体層を形成する段階と、
    前記ドープ半導体層に含まれた前記ドーパントを前記非ドープ半導体層に拡散させる熱処理段階と、
    を含む、太陽電池の製造方法。
  16. 前記複数の半導体層を形成する段階において、前記非ドープ半導体層と前記ドープ半導体層の間に、酸素濃度が前記複数の半導体層のそれぞれより高い酸化物層からなる界面層が形成される、請求項１５に記載の太陽電池の製造方法。
  17. 前記非ドープ半導体層と前記ドープ半導体層を同一装置内で連続的に形成する、請求項１５に記載の太陽電池の製造方法。
  18. 前記複数の半導体層を形成する段階において、前記非ドープ半導体層を形成する工程と前記ドープ半導体層を含む工程の間に気体を変更する工程を行い、
    前記気体を変更する工程において酸化物層からなる界面層が自然に形成される、請求項１７に記載の太陽電池の製造方法。
  19. 前記複数の半導体層を形成する段階は、
    前記半導体基板上に非ドープ半導体層を形成する段階と、
    前記非ドープ半導体層上に前記ドープ半導体層を形成する段階と、 を含み、
    前記ドープ半導体層を形成する段階の後、前記非ドープ半導体層は前記ドープ半導体層から遠くなるほどドーピング濃度が漸進的に低くなる部分を含む、請求項１５に記載の太陽電池の製造方法。
  20. 前記複数の半導体層を形成する段階において、前記複数の半導体層が多結晶構造を持つ、請求項１５に記載の太陽電池の製造方法。
JP2016129864A 2015-06-30 2016-06-30 太陽電池及びその製造方法 Active JP6336521B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150093401A KR102272433B1 (ko) 2015-06-30 2015-06-30 태양 전지 및 이의 제조 방법
KR10-2015-0093401 2015-06-30

Publications (2)

Publication Number Publication Date
JP2017017323A true JP2017017323A (ja) 2017-01-19
JP6336521B2 JP6336521B2 (ja) 2018-06-06

Family

ID=56289423

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016129864A Active JP6336521B2 (ja) 2015-06-30 2016-06-30 太陽電池及びその製造方法

Country Status (4)

Country Link
US (3) US10566487B2 (ja)
EP (1) EP3113234A1 (ja)
JP (1) JP6336521B2 (ja)
KR (2) KR102272433B1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019021545A1 (ja) * 2017-07-28 2019-01-31 三菱電機株式会社 太陽電池、及び、その製造方法
JP2020017729A (ja) * 2018-07-24 2020-01-30 エルジー エレクトロニクス インコーポレイティド 太陽電池用蒸着装備及びこれを用いた蒸着方法
JP7168800B1 (ja) 2021-12-09 2022-11-09 ジョジアン ジンコ ソーラー カンパニー リミテッド 太陽電池及び光起電力モジュール
US11621359B1 (en) 2022-04-11 2023-04-04 Zhejiang Jinko Solar Co., Ltd. Solar cell, photovoltaic module, and method for preparing the solar cell
JP7336569B1 (ja) 2022-04-11 2023-08-31 ジョジアン ジンコ ソーラー カンパニー リミテッド 太陽電池およびその製造方法、光起電力モジュール
JP2023177241A (ja) * 2022-06-01 2023-12-13 晶科能源（海▲寧▼）有限公司 太陽電池および光起電力モジュール
WO2024262492A1 (ja) * 2023-06-20 2024-12-26 国立研究開発法人産業技術総合研究所 太陽電池素子および太陽電池素子の製造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101859017B1 (ko) * 2015-12-02 2018-05-17 삼성에스디아이 주식회사 전극 형성 방법, 이로부터 제조된 전극 및 태양 전지
NL2018356B1 (en) * 2017-02-10 2018-09-21 Tempress Ip B V A method of manufacturing a passivated solar cell and resulting passivated solar cell
JP7346050B2 (ja) * 2019-03-26 2023-09-19 パナソニックホールディングス株式会社 太陽電池セルおよび太陽電池モジュール
CN112635592B (zh) * 2020-12-23 2025-01-10 泰州隆基乐叶光伏科技有限公司 一种太阳能电池及其制作方法
CN117766595A (zh) * 2021-08-20 2024-03-26 上海晶科绿能企业管理有限公司 太阳能电池及光伏组件
KR20230130266A (ko) * 2022-03-03 2023-09-12 상라오 징코 솔라 테크놀러지 디벨롭먼트 컴퍼니, 리미티드 태양 전지 및 이의 제조 방법
CN115274875A (zh) * 2022-05-31 2022-11-01 浙江晶科能源有限公司 太阳能电池及光伏组件
CN115377228A (zh) * 2022-06-01 2022-11-22 晶科能源(海宁)有限公司 太阳能电池及光伏组件
CN115985975A (zh) * 2023-02-02 2023-04-18 浙江晶科能源有限公司 太阳能电池和光伏组件

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04267368A (ja) * 1991-02-22 1992-09-22 Asahi Kasei Micro Syst Kk 半導体装置及びその製造方法
US5332689A (en) * 1993-02-17 1994-07-26 Micron Technology, Inc. Method for depositing low bulk resistivity doped films
JPH07201771A (ja) * 1993-08-20 1995-08-04 Texas Instr Inc <Ti> ポリシリコン層を原位置で均一にドープする方法
JP2000353706A (ja) * 1999-06-10 2000-12-19 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2012253091A (ja) * 2011-05-31 2012-12-20 Mitsubishi Electric Corp 光起電力装置及びその製造方法
JP2014204128A (ja) * 2013-04-03 2014-10-27 エルジー エレクトロニクス インコーポレイティド 太陽電池
JP2015050411A (ja) * 2013-09-04 2015-03-16 三洋電機株式会社 太陽電池
JP2015514314A (ja) * 2012-03-23 2015-05-18 サンパワー コーポレイション ワイドバンドギャップ半導体材料含有のエミッタ領域を有する太陽電池
WO2015088992A1 (en) * 2013-12-09 2015-06-18 Sunpower Corporation Solar cell emitter region fabrication using ion implantation

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2687427B2 (ja) * 1988-05-17 1997-12-08 ソニー株式会社 半導体装置の製造方法
US5057439A (en) 1990-02-12 1991-10-15 Electric Power Research Institute Method of fabricating polysilicon emitters for solar cells
US5242858A (en) * 1990-09-07 1993-09-07 Canon Kabushiki Kaisha Process for preparing semiconductor device by use of a flattening agent and diffusion
JP3157948B2 (ja) * 1993-03-29 2001-04-23 シャープ株式会社 太陽電池及びその製造方法
US5529937A (en) 1993-07-27 1996-06-25 Semiconductor Energy Laboratory Co., Ltd. Process for fabricating thin film transistor
US5541137A (en) 1994-03-24 1996-07-30 Micron Semiconductor Inc. Method of forming improved contacts from polysilicon to silicon or other polysilicon layers
JP3722326B2 (ja) * 1996-12-20 2005-11-30 三菱電機株式会社 太陽電池の製造方法
US7781669B2 (en) 2005-02-25 2010-08-24 Sanyo Electric Co., Ltd. Photovoltaic cell
DE102005013668B3 (de) 2005-03-14 2006-11-16 Universität Stuttgart Solarzelle
DE102005019225B4 (de) 2005-04-20 2009-12-31 Helmholtz-Zentrum Berlin Für Materialien Und Energie Gmbh Heterokontaktsolarzelle mit invertierter Schichtstrukturgeometrie
US7375378B2 (en) 2005-05-12 2008-05-20 General Electric Company Surface passivated photovoltaic devices
US7468485B1 (en) 2005-08-11 2008-12-23 Sunpower Corporation Back side contact solar cell with doped polysilicon regions
US7737357B2 (en) * 2006-05-04 2010-06-15 Sunpower Corporation Solar cell having doped semiconductor heterojunction contacts
US8222516B2 (en) 2008-02-20 2012-07-17 Sunpower Corporation Front contact solar cell with formed emitter
EP2283514A1 (en) 2008-04-25 2011-02-16 Innovalight, Inc. Junction formation on wafer substrates using group iv nanoparticles
JP5172480B2 (ja) 2008-06-04 2013-03-27 シャープ株式会社 光電変換装置およびその製造方法
US7851698B2 (en) 2008-06-12 2010-12-14 Sunpower Corporation Trench process and structure for backside contact solar cells with polysilicon doped regions
DE102008030693A1 (de) 2008-07-01 2010-01-14 Institut Für Solarenergieforschung Gmbh Heterojunction-Solarzelle mit Absorber mit integriertem Dotierprofil
DE102008045522A1 (de) 2008-09-03 2010-03-04 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Heterosolarzelle und Verfahren zur Herstellung von Heterosolarzellen
US8242354B2 (en) 2008-12-04 2012-08-14 Sunpower Corporation Backside contact solar cell with formed polysilicon doped regions
US8367924B2 (en) 2009-01-27 2013-02-05 Applied Materials, Inc. Buried insulator isolation for solar cell contacts
US8207443B2 (en) 2009-01-27 2012-06-26 Applied Materials, Inc. Point contacts for polysilicon emitter solar cell
US20100186802A1 (en) 2009-01-27 2010-07-29 Peter Borden Hit solar cell structure
CN104882513A (zh) 2009-04-22 2015-09-02 泰特拉桑有限公司 通过局部激光辅助转变太阳能电池中的功能膜得到的局部金属接触
KR101139443B1 (ko) 2009-09-04 2012-04-30 엘지전자 주식회사 이종접합 태양전지와 그 제조방법
US8324015B2 (en) 2009-12-01 2012-12-04 Sunpower Corporation Solar cell contact formation using laser ablation
US8686283B2 (en) 2010-05-04 2014-04-01 Silevo, Inc. Solar cell with oxide tunneling junctions
KR101569566B1 (ko) 2010-05-04 2015-11-16 이 아이 듀폰 디 네모아 앤드 캄파니 납-텔루륨-리튬-티타늄-산화물을 함유하는 후막 페이스트, 및 반도체 소자의 제조에서의 그의 용도
US8334161B2 (en) 2010-07-02 2012-12-18 Sunpower Corporation Method of fabricating a solar cell with a tunnel dielectric layer
JP2012060080A (ja) 2010-09-13 2012-03-22 Ulvac Japan Ltd 結晶太陽電池及びその製造方法
TWI463682B (zh) 2011-03-02 2014-12-01 Nat Univ Tsing Hua 異質接面太陽能電池
US9054256B2 (en) 2011-06-02 2015-06-09 Solarcity Corporation Tunneling-junction solar cell with copper grid for concentrated photovoltaic application
US20120318336A1 (en) * 2011-06-17 2012-12-20 International Business Machines Corporation Contact for silicon heterojunction solar cells
US20130298973A1 (en) 2012-05-14 2013-11-14 Silevo, Inc. Tunneling-junction solar cell with shallow counter doping layer in the substrate
KR20140105064A (ko) * 2013-02-21 2014-09-01 엘지전자 주식회사 태양 전지
JP6114108B2 (ja) 2013-05-20 2017-04-12 信越化学工業株式会社 太陽電池の製造方法
KR101442011B1 (ko) 2013-05-20 2014-09-29 한국생산기술연구원 태양전지 및 그 제조방법
DE102013219564A1 (de) 2013-09-27 2015-04-02 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Herstellen einer photovoltaischen Solarzelle mit einem Heteroübergang
DE102013219561A1 (de) 2013-09-27 2015-04-02 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Herstellen einer photovoltaischen Solarzelle mit zumindest einem Heteroübergang
KR101534215B1 (ko) 2013-10-16 2015-07-10 한양대학교 에리카산학협력단 스마트 ｔｖ 기반의 감성광고 방법 및 감성광고 기능을 구비한 스마트 ｔｖ
KR102132740B1 (ko) * 2013-10-21 2020-07-10 엘지전자 주식회사 태양 전지 및 이의 제조 방법
US9337369B2 (en) 2014-03-28 2016-05-10 Sunpower Corporation Solar cells with tunnel dielectrics
US20160072000A1 (en) 2014-09-05 2016-03-10 David D. Smith Front contact heterojunction process
WO2016049245A1 (en) 2014-09-24 2016-03-31 Suniva, Inc. Passivated contact solar cells and methods for manufacturing
NL2015533B1 (en) 2015-09-30 2017-04-20 Tempress Ip B V Method of manufacturing of a solar cell and solar cell thus obtained.
NL2017290B1 (en) 2016-08-04 2018-02-14 Stichting Energieonderzoek Centrum Nederland Passivated Emitter and Rear Contact Solar Cell

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04267368A (ja) * 1991-02-22 1992-09-22 Asahi Kasei Micro Syst Kk 半導体装置及びその製造方法
US5332689A (en) * 1993-02-17 1994-07-26 Micron Technology, Inc. Method for depositing low bulk resistivity doped films
JPH07201771A (ja) * 1993-08-20 1995-08-04 Texas Instr Inc <Ti> ポリシリコン層を原位置で均一にドープする方法
JP2000353706A (ja) * 1999-06-10 2000-12-19 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2012253091A (ja) * 2011-05-31 2012-12-20 Mitsubishi Electric Corp 光起電力装置及びその製造方法
JP2015514314A (ja) * 2012-03-23 2015-05-18 サンパワー コーポレイション ワイドバンドギャップ半導体材料含有のエミッタ領域を有する太陽電池
JP2014204128A (ja) * 2013-04-03 2014-10-27 エルジー エレクトロニクス インコーポレイティド 太陽電池
JP2015050411A (ja) * 2013-09-04 2015-03-16 三洋電機株式会社 太陽電池
WO2015088992A1 (en) * 2013-12-09 2015-06-18 Sunpower Corporation Solar cell emitter region fabrication using ion implantation

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2019021545A1 (ja) * 2017-07-28 2019-11-07 三菱電機株式会社 太陽電池、及び、その製造方法
WO2019021545A1 (ja) * 2017-07-28 2019-01-31 三菱電機株式会社 太陽電池、及び、その製造方法
JP2020017729A (ja) * 2018-07-24 2020-01-30 エルジー エレクトロニクス インコーポレイティド 太陽電池用蒸着装備及びこれを用いた蒸着方法
US10971646B2 (en) 2018-07-24 2021-04-06 Lg Electronics Inc. Chemical vapor deposition equipment for solar cell and deposition method thereof
US11735675B2 (en) 2021-12-09 2023-08-22 Zhejiang Jinko Solar Co., Ltd. Solar cell and photovoltaic module
JP7168800B1 (ja) 2021-12-09 2022-11-09 ジョジアン ジンコ ソーラー カンパニー リミテッド 太陽電池及び光起電力モジュール
JP2023086063A (ja) * 2021-12-09 2023-06-21 ジョジアン ジンコ ソーラー カンパニー リミテッド 太陽電池及び光起電力モジュール
JP7336569B1 (ja) 2022-04-11 2023-08-31 ジョジアン ジンコ ソーラー カンパニー リミテッド 太陽電池およびその製造方法、光起電力モジュール
US11621359B1 (en) 2022-04-11 2023-04-04 Zhejiang Jinko Solar Co., Ltd. Solar cell, photovoltaic module, and method for preparing the solar cell
JP2023155863A (ja) * 2022-04-11 2023-10-23 ジョジアン ジンコ ソーラー カンパニー リミテッド 太陽電池およびその製造方法、光起電力モジュール
US11862741B2 (en) 2022-04-11 2024-01-02 Zhejiang Jinko Solar Co., Ltd. Solar cell, photovoltaic module, and method for preparing the solar cell
US12176446B2 (en) 2022-04-11 2024-12-24 Zhejiang Jinko Solar Co., Ltd. Solar cell, photovoltaic module, and method for preparing the solar cell
JP2023177241A (ja) * 2022-06-01 2023-12-13 晶科能源（海▲寧▼）有限公司 太陽電池および光起電力モジュール
JP2023177189A (ja) * 2022-06-01 2023-12-13 晶科能源（海▲寧▼）有限公司 太陽電池および光起電力モジュール
JP7515650B2 (ja) 2022-06-01 2024-07-12 晶科能源（海▲寧▼）有限公司 太陽電池および光起電力モジュール
US12159952B2 (en) 2022-06-01 2024-12-03 Jinko Solar (Haining) Co., Ltd. Photovoltaic cell and photovoltaic module
WO2024262492A1 (ja) * 2023-06-20 2024-12-26 国立研究開発法人産業技術総合研究所 太陽電池素子および太陽電池素子の製造方法

Also Published As

Publication number Publication date
US20170005218A1 (en) 2017-01-05
JP6336521B2 (ja) 2018-06-06
US10566487B2 (en) 2020-02-18
US11462654B2 (en) 2022-10-04
KR102397970B1 (ko) 2022-05-13
EP3113234A1 (en) 2017-01-04
KR20170003136A (ko) 2017-01-09
US20230078624A1 (en) 2023-03-16
KR20210082426A (ko) 2021-07-05
US20190334049A1 (en) 2019-10-31
KR102272433B1 (ko) 2021-07-05

Similar Documents

Publication Publication Date Title
JP6336521B2 (ja) 太陽電池及びその製造方法
JP6526119B2 (ja) 太陽電池及びその製造方法
JP6059173B2 (ja) 太陽電池
JP6671888B2 (ja) 太陽電池及びその製造方法
US20170200850A1 (en) Solar cell and method of manufacturing the same
KR20140143277A (ko) 태양 전지 및 이의 제조 방법
KR102244838B1 (ko) 태양 전지 및 이의 제조 방법
JP6538009B2 (ja) 太陽電池及びその製造方法
JP6692865B2 (ja) 太陽電池の製造方法
EP3104417A2 (en) Method of manufacturing a protective film for a solar cell
KR102132740B1 (ko) 태양 전지 및 이의 제조 방법
KR101702953B1 (ko) 태양 전지 및 이의 제조 방법
KR102053140B1 (ko) 태양 전지
JP2018186278A (ja) 太陽電池の製造方法
KR20160122467A (ko) 태양 전지의 제조 방법
KR20160063010A (ko) 태양 전지 및 이의 제조 방법
KR102005571B1 (ko) 태양 전지 및 이의 제조 방법
KR101828422B1 (ko) 태양 전지의 제조 방법
KR102024084B1 (ko) 태양 전지 및 이의 제조 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170523

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170822

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171205

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20180305

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180323

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180417

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180502

R150 Certificate of patent or registration of utility model

Ref document number: 6336521

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250