JP3419660B2 - 半導体装置の容量部形成方法、および半導体装置の容量部およびゲート部形成方法 - Google Patents
半導体装置の容量部形成方法、および半導体装置の容量部およびゲート部形成方法Info
- Publication number
- JP3419660B2 JP3419660B2 JP26894897A JP26894897A JP3419660B2 JP 3419660 B2 JP3419660 B2 JP 3419660B2 JP 26894897 A JP26894897 A JP 26894897A JP 26894897 A JP26894897 A JP 26894897A JP 3419660 B2 JP3419660 B2 JP 3419660B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- impurity
- forming
- semiconductor device
- doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 53
- 239000004065 semiconductor Substances 0.000 title claims description 39
- 239000010410 layer Substances 0.000 claims description 464
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 98
- 229920005591 polysilicon Polymers 0.000 claims description 96
- 229910052698 phosphorus Inorganic materials 0.000 claims description 93
- 239000011574 phosphorus Substances 0.000 claims description 93
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical group [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 86
- 239000012535 impurity Substances 0.000 claims description 78
- 229910052751 metal Inorganic materials 0.000 claims description 78
- 239000002184 metal Substances 0.000 claims description 78
- 239000003990 capacitor Substances 0.000 claims description 71
- 239000011241 protective layer Substances 0.000 claims description 28
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 24
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical group [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 20
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 20
- 238000010438 heat treatment Methods 0.000 claims description 17
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 239000003989 dielectric material Substances 0.000 claims 1
- 239000000758 substrate Substances 0.000 description 35
- 238000005530 etching Methods 0.000 description 17
- 150000002500 ions Chemical class 0.000 description 16
- 238000005468 ion implantation Methods 0.000 description 13
- 238000000206 photolithography Methods 0.000 description 13
- 239000000463 material Substances 0.000 description 8
- 230000001133 acceleration Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- -1 phosphorus ion Chemical class 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- 230000002411 adverse Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000001771 impaired effect Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 241000252203 Clupea harengus Species 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 235000019514 herring Nutrition 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 150000003017 phosphorus Chemical class 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、半導体装置、特
に容量部とトランジスタ部とが同一基板上に設けられて
いる半導体装置の製造方法に関する。
に容量部とトランジスタ部とが同一基板上に設けられて
いる半導体装置の製造方法に関する。
【０００２】
【従来の技術】従来、容量部とトランジスタ部とが同一
基板上に設けられている半導体装置、例えば、CMOS log
ic IC に用いる装置の容量部周辺部分は、以下のような
方法で製造していた。以下、図７を参照して簡単に説明
する。
基板上に設けられている半導体装置、例えば、CMOS log
ic IC に用いる装置の容量部周辺部分は、以下のような
方法で製造していた。以下、図７を参照して簡単に説明
する。
【０００３】まず、基板１０１の上面を酸化して、薄い
ＳｉＯ2 膜を形成した後（図示せず。）、厚いフィール
ド酸化膜１０５を形成して素子分離を行うことにより活
性領域１０７をつくる。この後、基板１０１上の薄いＳ
ｉＯ2 膜を除去する（図７（Ａ））。
ＳｉＯ2 膜を形成した後（図示せず。）、厚いフィール
ド酸化膜１０５を形成して素子分離を行うことにより活
性領域１０７をつくる。この後、基板１０１上の薄いＳ
ｉＯ2 膜を除去する（図７（Ａ））。
【０００４】次に、再び基板１０１の上面を酸化して薄
いＳｉＯ2 膜１０３を形成する。このＳｉＯ2 膜１０３
上およびフィールド酸化膜１０５上に、容量部の下部電
極用の多結晶Ｓｉ層１０９（下部電極用ポリシリコン
層）を堆積して、この下部電極用ポリシリコン層１０９
上に誘電体膜１１１を形成する。次に、容量部の下部電
極形状に対応するマスク１１３を形成する（図７
（Ｂ））。
いＳｉＯ2 膜１０３を形成する。このＳｉＯ2 膜１０３
上およびフィールド酸化膜１０５上に、容量部の下部電
極用の多結晶Ｓｉ層１０９（下部電極用ポリシリコン
層）を堆積して、この下部電極用ポリシリコン層１０９
上に誘電体膜１１１を形成する。次に、容量部の下部電
極形状に対応するマスク１１３を形成する（図７
（Ｂ））。
【０００５】このマスク１１３を用いてホトリソグラフ
ィおよびそれに続くエッチング処理を行って、後に容量
部が形成されるフィールド酸化膜１０５上の領域にポリ
シリコン１０９ａおよび誘電体膜１１１ａのみを残存さ
せる（図７（Ｃ））。
ィおよびそれに続くエッチング処理を行って、後に容量
部が形成されるフィールド酸化膜１０５上の領域にポリ
シリコン１０９ａおよび誘電体膜１１１ａのみを残存さ
せる（図７（Ｃ））。
【０００６】このとき、薄いＳｉＯ2 膜１０３も除去さ
れる。この後再び酸化を行うことによって活性領域１０
７にゲート酸化膜１１５ａが形成される。また下部電極
用ポリシリコン１０９ａの側面にも酸化膜１１５ｂが形
成される。次に、この構造体の上面全体にゲート電極用
および上部電極用ポリシリコン層１１７を堆積し、さら
にこのポリシリコン層１１７の上にＷＳｉx 層１１９
（タングステンシリサイド）を堆積する。このポリシリ
コン層１１７およびＷＳｉx 層１１９（ｘは組成比を示
していて２．２＜ｘ＜２．５の範囲内の値である。）は
ゲート電極用材料であり、また容量部の上部電極の材料
としても用いる。この後、上部電極およびゲート電極の
形状のレジストパターン１２１をＷＳｉx １１９上に形
成する（図７（Ｄ））。
れる。この後再び酸化を行うことによって活性領域１０
７にゲート酸化膜１１５ａが形成される。また下部電極
用ポリシリコン１０９ａの側面にも酸化膜１１５ｂが形
成される。次に、この構造体の上面全体にゲート電極用
および上部電極用ポリシリコン層１１７を堆積し、さら
にこのポリシリコン層１１７の上にＷＳｉx 層１１９
（タングステンシリサイド）を堆積する。このポリシリ
コン層１１７およびＷＳｉx 層１１９（ｘは組成比を示
していて２．２＜ｘ＜２．５の範囲内の値である。）は
ゲート電極用材料であり、また容量部の上部電極の材料
としても用いる。この後、上部電極およびゲート電極の
形状のレジストパターン１２１をＷＳｉx １１９上に形
成する（図７（Ｄ））。
【０００７】ホトリソグラフィおよびエッチングを行っ
て、誘電体膜１１１ａ上にポリシリコン１１７の一部１
１７ａとＷＳｉx １１９の一部１１９ａとからなる上部
電極層１２３を形成し、またゲート酸化膜１１５ａ上に
ポリシリコンの一部１１７ｂとＷＳｉx の一部１１９ｂ
とからなるゲート電極１２５を形成する（図７
（Ｅ））。
て、誘電体膜１１１ａ上にポリシリコン１１７の一部１
１７ａとＷＳｉx １１９の一部１１９ａとからなる上部
電極層１２３を形成し、またゲート酸化膜１１５ａ上に
ポリシリコンの一部１１７ｂとＷＳｉx の一部１１９ｂ
とからなるゲート電極１２５を形成する（図７
（Ｅ））。
【０００８】
【発明が解決しようとする課題】上述したように、容量
部の上部電極はポリシリコンとタングステンシリサイド
とで構成されている。容量部の上部電極と下部電極のポ
リシリコン中の不純物であるリンの濃度は同じであるこ
とが望ましいが、トランジスタのゲート電極と同じ工程
で、同じ材料で上部電極を形成すると、上部電極のポリ
シリコンには、リンが例えば４×１０20イオン／ｃｍ3
という濃度で含まれている。これに対して下部電極のポ
リシリコンにはリンが６×１０20イオン／ｃｍ3 の濃度
で含まれていて、リンの濃度に差ができてしまう。さら
に、この上部電極のポリシリコン中に含まれているリン
は、後に行う熱処理によってタングステンシリサイド内
に拡散していく。このため、上部電極のポリシリコン中
のリン濃度がさらに低下して、上部電極と下部電極との
間でリンの濃度差が大きくなってしまう。
部の上部電極はポリシリコンとタングステンシリサイド
とで構成されている。容量部の上部電極と下部電極のポ
リシリコン中の不純物であるリンの濃度は同じであるこ
とが望ましいが、トランジスタのゲート電極と同じ工程
で、同じ材料で上部電極を形成すると、上部電極のポリ
シリコンには、リンが例えば４×１０20イオン／ｃｍ3
という濃度で含まれている。これに対して下部電極のポ
リシリコンにはリンが６×１０20イオン／ｃｍ3 の濃度
で含まれていて、リンの濃度に差ができてしまう。さら
に、この上部電極のポリシリコン中に含まれているリン
は、後に行う熱処理によってタングステンシリサイド内
に拡散していく。このため、上部電極のポリシリコン中
のリン濃度がさらに低下して、上部電極と下部電極との
間でリンの濃度差が大きくなってしまう。
【０００９】この結果、リンイオン（Ｐ+ ）のＷＳｉx
内への拡散に伴って電子が移動して誘電体膜と下部電極
との界面付近が空乏層化する。このために容量部の容量
は電圧に依存して変化してしまうという問題が生じる。
内への拡散に伴って電子が移動して誘電体膜と下部電極
との界面付近が空乏層化する。このために容量部の容量
は電圧に依存して変化してしまうという問題が生じる。
【００１０】このため容量部の上部電極内のリン濃度を
高くして、上部電極と下部電極とのリン濃度差をなくす
必要がある。
高くして、上部電極と下部電極とのリン濃度差をなくす
必要がある。
【００１１】ここで、予め上部電極の形成のときにポリ
シリコンのリン濃度をより高くした材料を用いて形成
し、その後タングステンシリサイドを堆積する方法が当
然考えられるが、このようにするとポリシリコンとタン
グステンシリサイドとの接着性が悪くなるということが
実験等により確認されている。
シリコンのリン濃度をより高くした材料を用いて形成
し、その後タングステンシリサイドを堆積する方法が当
然考えられるが、このようにするとポリシリコンとタン
グステンシリサイドとの接着性が悪くなるということが
実験等により確認されている。
【００１２】したがって、ポリシリコンとタングステン
シリサイドとの接着性を失うことなく、上部電極のリン
濃度を下部電極のリン濃度と同じ程度に高くすることの
できる半導体装置の容量部の形成方法の出現が望まれて
いた。
シリサイドとの接着性を失うことなく、上部電極のリン
濃度を下部電極のリン濃度と同じ程度に高くすることの
できる半導体装置の容量部の形成方法の出現が望まれて
いた。
【００１３】
【課題を解決するための手段】（１）第１の発明は、所
定濃度の不純物がドープされた下部電極層と、該下部電
極層上に設けられた誘電体層と、該誘電体層上に設けら
れ下部電極層と同じ不純物がドープされた不純物ドープ
ト層と、該不純物ドープト層上に設けられた金属層とを
含む積層体を下地上に形成し、該積層体を加熱処理する
ことにより半導体装置の容量部を形成する方法に関す
る。そして、不純物ドープト層を、下部電極層よりも不
純物濃度が低くなるように形成し、金属層の形成後であ
って加熱処理の前に、該金属層の上面側から不純物をド
ープすることにより、該加熱処理に伴って誘電体層と下
部電極との界面付近が空乏層化しない程度にまで不純物
ドープト層の不純物濃度を引き上げることを特徴とす
る。
定濃度の不純物がドープされた下部電極層と、該下部電
極層上に設けられた誘電体層と、該誘電体層上に設けら
れ下部電極層と同じ不純物がドープされた不純物ドープ
ト層と、該不純物ドープト層上に設けられた金属層とを
含む積層体を下地上に形成し、該積層体を加熱処理する
ことにより半導体装置の容量部を形成する方法に関す
る。そして、不純物ドープト層を、下部電極層よりも不
純物濃度が低くなるように形成し、金属層の形成後であ
って加熱処理の前に、該金属層の上面側から不純物をド
ープすることにより、該加熱処理に伴って誘電体層と下
部電極との界面付近が空乏層化しない程度にまで不純物
ドープト層の不純物濃度を引き上げることを特徴とす
る。
【００１４】金属層に不純物をドーピングして金属層の
不純物濃度を高くすることによって、さらにその下にあ
る不純物ドープト層にも不純物が拡散されて不純物濃度
が高くなる。これにより、金属層と不純物ドープト層と
の間で不純物濃度が平衡状態となる。したがって後の工
程で熱処理を行っても不純物ドープト層から金属層への
不純物の拡散を抑えることができる。このため、下部電
極層と上部電極層との間に不純物濃度の差が生じること
はない。よって、容量部の容量特性は電圧に依存せず、
好ましい特性が得られる。また、不純物ドープト層上に
金属層を形成した後に、この金属層に不純物をドープし
ているので不純物ドープト層と金属層との接着性が損な
われることはない。
不純物濃度を高くすることによって、さらにその下にあ
る不純物ドープト層にも不純物が拡散されて不純物濃度
が高くなる。これにより、金属層と不純物ドープト層と
の間で不純物濃度が平衡状態となる。したがって後の工
程で熱処理を行っても不純物ドープト層から金属層への
不純物の拡散を抑えることができる。このため、下部電
極層と上部電極層との間に不純物濃度の差が生じること
はない。よって、容量部の容量特性は電圧に依存せず、
好ましい特性が得られる。また、不純物ドープト層上に
金属層を形成した後に、この金属層に不純物をドープし
ているので不純物ドープト層と金属層との接着性が損な
われることはない。
【００１５】また、積層体を形成する工程は、下地上に
島状の下部電極層および誘電体層を形成する第１工程
と、下地上に、誘電体層を覆う不純物ドープト層を形成
して、この不純物ドープト層上に金属層を形成する第２
工程とを含んでいるのがよい。
島状の下部電極層および誘電体層を形成する第１工程
と、下地上に、誘電体層を覆う不純物ドープト層を形成
して、この不純物ドープト層上に金属層を形成する第２
工程とを含んでいるのがよい。
【００１６】第２工程を行った構造体は下地上の容量部
領域に島状の下部電極層および誘電体層が形成され、こ
の誘電体層を覆うように下地上に不純物ドープト層およ
びこの上に金属層が形成されている積層体である。この
後不純物をドーピングする工程では、例えば、金属の上
側からイオン注入法等を用いて不純物の導入を行う。下
地の容量部領域以外の領域は不純物ドープト層で覆われ
ているために下地にまで不純物がドーピングされるのを
防ぐことができる。従って下地の容量部領域以外の領域
に例えばトランジスタ等の他の素子を形成しようとする
場合には、下地の不純物による悪影響がおこるおそれは
なくなる。また、この容量部をCMOS Logic IC の容量部
として用いる場合、この容量部が形成されている下地上
にMOS トランジスタを形成する。このとき、上述した構
造体を用いれば、容量部の上部電極とトランジスタのゲ
ート電極を同一のホトリソ・エッチング工程で容易に形
成することができる。
領域に島状の下部電極層および誘電体層が形成され、こ
の誘電体層を覆うように下地上に不純物ドープト層およ
びこの上に金属層が形成されている積層体である。この
後不純物をドーピングする工程では、例えば、金属の上
側からイオン注入法等を用いて不純物の導入を行う。下
地の容量部領域以外の領域は不純物ドープト層で覆われ
ているために下地にまで不純物がドーピングされるのを
防ぐことができる。従って下地の容量部領域以外の領域
に例えばトランジスタ等の他の素子を形成しようとする
場合には、下地の不純物による悪影響がおこるおそれは
なくなる。また、この容量部をCMOS Logic IC の容量部
として用いる場合、この容量部が形成されている下地上
にMOS トランジスタを形成する。このとき、上述した構
造体を用いれば、容量部の上部電極とトランジスタのゲ
ート電極を同一のホトリソ・エッチング工程で容易に形
成することができる。
【００１７】また、この積層体の金属層へのドーピング
は、この金属層の上面全体に行ってもよい。
は、この金属層の上面全体に行ってもよい。
【００１８】これにより、容量部以外の下地領域が不純
物で汚染されるおそれはなくなる。
物で汚染されるおそれはなくなる。
【００１９】また、この積層体の金属層へのドーピング
は、この金属層の上面であって、島状の下部電極層およ
び誘電体層の直上に位置する領域に対して行うのがよ
い。
は、この金属層の上面であって、島状の下部電極層およ
び誘電体層の直上に位置する領域に対して行うのがよ
い。
【００２０】例えば、金属層の上面に、下部電極層およ
び誘電体層の直上に位置する領域を開口するレジストパ
ターンを形成して不純物のドーピングを行う。
び誘電体層の直上に位置する領域を開口するレジストパ
ターンを形成して不純物のドーピングを行う。
【００２１】このようにすれば、後に上部電極となる金
属層の部分のみに対して不純物を導入させることができ
るので、金属層および不純物ドープト層の他の部分を用
いて下地上にゲート電極を形成させることができる。こ
のゲート電極は不純物の影響を受けていないので、トラ
ンジスタ特性を変化させることもない。
属層の部分のみに対して不純物を導入させることができ
るので、金属層および不純物ドープト層の他の部分を用
いて下地上にゲート電極を形成させることができる。こ
のゲート電極は不純物の影響を受けていないので、トラ
ンジスタ特性を変化させることもない。
【００２２】また、好ましくは、誘電体層をＳｉＯ2 層
とし、下部電極層および不純物ドープト層をポリシリコ
ン層とし、金属層をタングステンシリサイドとし、不純
物をリンとするのがよい。
とし、下部電極層および不純物ドープト層をポリシリコ
ン層とし、金属層をタングステンシリサイドとし、不純
物をリンとするのがよい。
【００２３】（２）第２の発明は、所定濃度の不純物が
ドープされた下部電極層と、該下部電極層上に設けられ
た誘電体層と、該誘電体層上に設けられ下部電極層と同
じ不純物がドープされた第１不純物ドープト層と、該第
１不純物ドープト層上に設けられた第１金属層とを含む
積層体を下地上に形成し、第２不純物ドープト層と第２
金属層とを含む島状のゲート電極を積層体と離間させて
下地上に形成し、積層体およびゲート電極を加熱処理す
ることにより半導体装置の容量部およびゲート部を形成
する方法に関する。そして、第１、第２不純物ドープト
層を、下部電極層よりも不純物濃度が低くなるように形
成し、第１、第２金属層の形成後であって加熱処理の前
に、少なくとも第１金属層の上面側から不純物をドープ
することにより、該加熱処理に伴って誘電体層と下部電
極との界面付近が空乏層化しない程度にまで少なくとも
第１不純物ドープト層の不純物濃度を引き上げることを
特徴とする。
ドープされた下部電極層と、該下部電極層上に設けられ
た誘電体層と、該誘電体層上に設けられ下部電極層と同
じ不純物がドープされた第１不純物ドープト層と、該第
１不純物ドープト層上に設けられた第１金属層とを含む
積層体を下地上に形成し、第２不純物ドープト層と第２
金属層とを含む島状のゲート電極を積層体と離間させて
下地上に形成し、積層体およびゲート電極を加熱処理す
ることにより半導体装置の容量部およびゲート部を形成
する方法に関する。そして、第１、第２不純物ドープト
層を、下部電極層よりも不純物濃度が低くなるように形
成し、第１、第２金属層の形成後であって加熱処理の前
に、少なくとも第１金属層の上面側から不純物をドープ
することにより、該加熱処理に伴って誘電体層と下部電
極との界面付近が空乏層化しない程度にまで少なくとも
第１不純物ドープト層の不純物濃度を引き上げることを
特徴とする。
【００２４】第１および第２不純物ドープト層、また、
第１および第２金属層は、それぞれ同一の材料でかつ同
一の工程で形成している。すなわち、容量部の上部電極
層とトランジスタ部のゲート電極とを同一の材料で、か
つ同一工程で形成している。このような積層体の第１金
属層に不純物をドーピングする方法としては、例えば、
積層体の上側から不純物をイオン注入法を用いて行って
もよい。
第１および第２金属層は、それぞれ同一の材料でかつ同
一の工程で形成している。すなわち、容量部の上部電極
層とトランジスタ部のゲート電極とを同一の材料で、か
つ同一工程で形成している。このような積層体の第１金
属層に不純物をドーピングする方法としては、例えば、
積層体の上側から不純物をイオン注入法を用いて行って
もよい。
【００２５】また、好ましくは、下地領域やゲート電極
への不純物の影響を回避するために積層体の第１金属層
の領域を開口するレジストパターン（マスクとも称す
る。）を形成した後、レジストパターンの上側からイオ
ン注入により不純物をドーピングしてもよい。
への不純物の影響を回避するために積層体の第１金属層
の領域を開口するレジストパターン（マスクとも称す
る。）を形成した後、レジストパターンの上側からイオ
ン注入により不純物をドーピングしてもよい。
【００２６】また、好ましくは、不純物のドーピング
は、第１金属層およびゲート電極の周囲の下地領域内に
対して行ってもよい。
は、第１金属層およびゲート電極の周囲の下地領域内に
対して行ってもよい。
【００２７】これにより、容量部の上部電極と下部電極
の不純物濃度差が生じることはなくなる。また、ゲート
電極の周囲の下地領域内に不純物をドーピングすること
によってトランジスタ部においてＬＤＤ構造を形成する
ことができる。ここでは、例えば、第１金属層の上面お
よびトランジスタ部の領域を開口するレジストパターン
を用いて不純物をイオン注入する。このため、第１金属
層への不純物の導入とＬＤＤ構造を形成するための下地
領域への不純物の導入を同一工程で行うことができる。
の不純物濃度差が生じることはなくなる。また、ゲート
電極の周囲の下地領域内に不純物をドーピングすること
によってトランジスタ部においてＬＤＤ構造を形成する
ことができる。ここでは、例えば、第１金属層の上面お
よびトランジスタ部の領域を開口するレジストパターン
を用いて不純物をイオン注入する。このため、第１金属
層への不純物の導入とＬＤＤ構造を形成するための下地
領域への不純物の導入を同一工程で行うことができる。
【００２８】また、好ましくは、不純物をドーピングす
る工程は、積層体およびゲート電極を覆うように下地上
に保護層を形成して、この保護層の上面を平坦にする工
程（１）と、保護層の上面側から下地に向かって不純物
をイオン注入する工程（２）とを含む工程としてもよ
い。
る工程は、積層体およびゲート電極を覆うように下地上
に保護層を形成して、この保護層の上面を平坦にする工
程（１）と、保護層の上面側から下地に向かって不純物
をイオン注入する工程（２）とを含む工程としてもよ
い。
【００２９】平坦化した保護層の上面から第１金属層の
上面までの距離と、保護層の上面からゲート電極の上面
までの距離とを比較すると、ゲート電極よりも積層構造
を有する積層体のほうが距離は短い。このため、保護層
の上側から下地に向かって不純物をイオン注入すれば、
第１金属層に不純物が先に導入されていく。保護層の上
面からゲート電極までの保護層の厚さを通ることができ
ない程度の低エネルギーでのイオン注入を行えば、第１
金属層に選択的に不純物をドーピングすることができ
る。このため、ゲート電極や下地領域に不純物の影響を
与えるおそれを容易な工程で回避することができる。
上面までの距離と、保護層の上面からゲート電極の上面
までの距離とを比較すると、ゲート電極よりも積層構造
を有する積層体のほうが距離は短い。このため、保護層
の上側から下地に向かって不純物をイオン注入すれば、
第１金属層に不純物が先に導入されていく。保護層の上
面からゲート電極までの保護層の厚さを通ることができ
ない程度の低エネルギーでのイオン注入を行えば、第１
金属層に選択的に不純物をドーピングすることができ
る。このため、ゲート電極や下地領域に不純物の影響を
与えるおそれを容易な工程で回避することができる。
【００３０】また、好ましくは、下部電極層、第１不純
物ドープト層および第２不純物ドープト層をポリシリコ
ン層とし、誘電体層をＳｉＯ2 層とし、第１金属層およ
び第２金属層をタングステンシリサイド層とし、不純物
をリンとするのがよい。
物ドープト層および第２不純物ドープト層をポリシリコ
ン層とし、誘電体層をＳｉＯ2 層とし、第１金属層およ
び第２金属層をタングステンシリサイド層とし、不純物
をリンとするのがよい。
【００３１】
【発明の実施の形態】以下、図を参照してこの発明の実
施の形態につき説明する。なお、各図は発明を理解でき
る程度に概略的に示してあるに過ぎず、したがって発明
を図示例に限定するものではない。また、図において、
図を分かり易くするために断面を示すハッチング（斜
線）は一部分を除き省略してある。
施の形態につき説明する。なお、各図は発明を理解でき
る程度に概略的に示してあるに過ぎず、したがって発明
を図示例に限定するものではない。また、図において、
図を分かり易くするために断面を示すハッチング（斜
線）は一部分を除き省略してある。
【００３２】＜第１の実施の形態＞第１の実施の形態と
して、下地上に島状の下部電極層および誘電体層を形成
し、この下部電極層および誘電体層を覆うように下地上
に不純物ドープト層を形成してこの不純物ドープト層の
上側に金属層を設けてなる積層体を形成して、この積層
体の金属層の上面全体に対して不純物をドーピングする
例につき、図１を参照して説明する。
して、下地上に島状の下部電極層および誘電体層を形成
し、この下部電極層および誘電体層を覆うように下地上
に不純物ドープト層を形成してこの不純物ドープト層の
上側に金属層を設けてなる積層体を形成して、この積層
体の金属層の上面全体に対して不純物をドーピングする
例につき、図１を参照して説明する。
【００３３】図１は、この実施の形態の半導体装置の容
量部周辺の構造を形成する工程を概略的に示した図で、
断面の切り口で示してある。
量部周辺の構造を形成する工程を概略的に示した図で、
断面の切り口で示してある。
【００３４】まず、従来行っていた方法と同様の方法を
用いて、基板１１の上面を酸化して薄いＳｉＯ2 膜を形
成した後、厚いフィールド酸化膜１３を形成して素子分
離を行う。このフィールド酸化膜１３は基板１１の上面
からの厚さが、例えば１０００〜１３００Å（０．１０
〜０．１３μｍ）となるように形成する。この後、一旦
ＳｉＯ2 膜を除去して、もう一度、基板１１の上面を酸
化して薄いＳｉＯ2 膜を形成する。ここでは、活性領域
１５をトランジスタ領域とし、フィールド酸化膜１３の
上側の領域を容量部領域１７とする。この構造体を下地
とする。次に、この下地の上面に、ＳｉＯ2 膜およびフ
ィールド酸化膜１３を覆うように下部電極層としての第
１ポリシリコン（Poly-Si ）層（不純物であるリンの濃
度は６×１０20イオン／ｃｍ3 とする。）を、例えば３
０００Å（０．３μｍ）の厚さに堆積して、この第１ポ
リシリコン層上に誘電体層を設ける。ここでは誘電体層
をＳｉＯ2 層とし、この層の厚さを４００Å（４０ｎ
ｍ）とする。次にホトリソグラフィおよびそれにつづく
エッチング処理を行って、容量部領域１７にのみ第１ポ
リシリコン層の一部１９およびＳｉＯ2 層の一部２１を
残存させ、かつ他の領域にあるポリシリコン、ＳｉＯ2
層および薄いＳｉＯ2 膜を除去して、島状の下部電極層
１９および誘電体層２１を形成する。好ましくは、この
エッチングをドライエッチングで行うとよい。この構造
体に対して酸化処理を行って、トランジスタ領域１５に
ゲート酸化膜２３ａを形成する。またこの処理によって
下部電極層１９の側壁にも酸化膜２３ｂが形成される。
この後、基板１１の上側に全面にわたり不純物ドープト
層２５として、リンが４×１０20イオン／ｃｍ3 の濃度
で含有されている第２ポリシリコン層を例えば、１５０
０Å（０．１５μｍ）の厚さに堆積して、さらにこの上
に金属層２７としてタングステンシリサイド（ＷＳｉ
x ）層を１０００Å（０．１０μｍ）の厚さで設ける。
なお、ｘは組成比で通常は、２．２＜ｘ＜２．５の範囲
内の値である。これにより、半導体装置の容量部領域１
７の積層体が形成される（図１（Ａ））。
用いて、基板１１の上面を酸化して薄いＳｉＯ2 膜を形
成した後、厚いフィールド酸化膜１３を形成して素子分
離を行う。このフィールド酸化膜１３は基板１１の上面
からの厚さが、例えば１０００〜１３００Å（０．１０
〜０．１３μｍ）となるように形成する。この後、一旦
ＳｉＯ2 膜を除去して、もう一度、基板１１の上面を酸
化して薄いＳｉＯ2 膜を形成する。ここでは、活性領域
１５をトランジスタ領域とし、フィールド酸化膜１３の
上側の領域を容量部領域１７とする。この構造体を下地
とする。次に、この下地の上面に、ＳｉＯ2 膜およびフ
ィールド酸化膜１３を覆うように下部電極層としての第
１ポリシリコン（Poly-Si ）層（不純物であるリンの濃
度は６×１０20イオン／ｃｍ3 とする。）を、例えば３
０００Å（０．３μｍ）の厚さに堆積して、この第１ポ
リシリコン層上に誘電体層を設ける。ここでは誘電体層
をＳｉＯ2 層とし、この層の厚さを４００Å（４０ｎ
ｍ）とする。次にホトリソグラフィおよびそれにつづく
エッチング処理を行って、容量部領域１７にのみ第１ポ
リシリコン層の一部１９およびＳｉＯ2 層の一部２１を
残存させ、かつ他の領域にあるポリシリコン、ＳｉＯ2
層および薄いＳｉＯ2 膜を除去して、島状の下部電極層
１９および誘電体層２１を形成する。好ましくは、この
エッチングをドライエッチングで行うとよい。この構造
体に対して酸化処理を行って、トランジスタ領域１５に
ゲート酸化膜２３ａを形成する。またこの処理によって
下部電極層１９の側壁にも酸化膜２３ｂが形成される。
この後、基板１１の上側に全面にわたり不純物ドープト
層２５として、リンが４×１０20イオン／ｃｍ3 の濃度
で含有されている第２ポリシリコン層を例えば、１５０
０Å（０．１５μｍ）の厚さに堆積して、さらにこの上
に金属層２７としてタングステンシリサイド（ＷＳｉ
x ）層を１０００Å（０．１０μｍ）の厚さで設ける。
なお、ｘは組成比で通常は、２．２＜ｘ＜２．５の範囲
内の値である。これにより、半導体装置の容量部領域１
７の積層体が形成される（図１（Ａ））。
【００３５】この積層体のＷＳｉx 層２７の上面全面に
対してリン（Ｐ）をイオン注入法を用いてドーピングす
る（図１（Ｂ））。このときのドーピングは加速エネル
ギー２０〜４０keV の低エネルギーの範囲内で行い、ド
ーズ量１×１０16イオン／ｃｍ2 とするのが好適であ
る。
対してリン（Ｐ）をイオン注入法を用いてドーピングす
る（図１（Ｂ））。このときのドーピングは加速エネル
ギー２０〜４０keV の低エネルギーの範囲内で行い、ド
ーズ量１×１０16イオン／ｃｍ2 とするのが好適であ
る。
【００３６】この後、ホトリソグラフィおよびエッチン
グ処理を行って、島状の誘電体層２１上に島状の第２ポ
リシリコン層２５ａおよびＷＳｉx 層２７ａを形成す
る。ここでは、ドライエッチングによって処理してい
て、このエッチングにより残存している第２ポリシリコ
ン層２５ａおよびＷＳｉx 層２７ａが上部電極層２９と
なる。また、同じホトリソ・エッチング工程を用いてト
ランジスタ領域１５のゲート酸化膜２３ａ上に島状の第
２ポリシリコン層２５ｂおよびＷＳｉx 層２７ｂを形成
する。この第２ポリシリコン層２５ｂおよびＷＳｉx 層
２７ｂはゲート電極３１となる。よってこのゲート電極
３１の厚さは上部電極層２９と同じ２５００Å（０．２
５μｍ）となる（第２ポリシリコン層２５ａの厚さが１
５００Åで、ＷＳｉx 層２７ａの厚さが１０００Åであ
るため。）。このようにして得られた構造体を図１
（Ｃ）に断面で示す。
グ処理を行って、島状の誘電体層２１上に島状の第２ポ
リシリコン層２５ａおよびＷＳｉx 層２７ａを形成す
る。ここでは、ドライエッチングによって処理してい
て、このエッチングにより残存している第２ポリシリコ
ン層２５ａおよびＷＳｉx 層２７ａが上部電極層２９と
なる。また、同じホトリソ・エッチング工程を用いてト
ランジスタ領域１５のゲート酸化膜２３ａ上に島状の第
２ポリシリコン層２５ｂおよびＷＳｉx 層２７ｂを形成
する。この第２ポリシリコン層２５ｂおよびＷＳｉx 層
２７ｂはゲート電極３１となる。よってこのゲート電極
３１の厚さは上部電極層２９と同じ２５００Å（０．２
５μｍ）となる（第２ポリシリコン層２５ａの厚さが１
５００Åで、ＷＳｉx 層２７ａの厚さが１０００Åであ
るため。）。このようにして得られた構造体を図１
（Ｃ）に断面で示す。
【００３７】これにより、半導体装置の容量部が形成で
きる。また同時にトランジスタ部のゲート部も形成する
ことができる。
きる。また同時にトランジスタ部のゲート部も形成する
ことができる。
【００３８】この実施の形態で形成した半導体装置の容
量部は、後に、熱処理工程を行っても、ＷＳｉx 層２７
に対してリンをドーピングして第２ポリシリコン層２５
ａ中にもドーピングされているために、第２ポリシリコ
ン層２５ａ中のリンの濃度を下部電極層１９と同じ程度
（６×１０20イオン／ｃｍ3 ）に高くすることができ
る。また、上部電極２９であるＷＳｉx 層２７ａに、第
２ポリシリコン層２５ａからリンが拡散することはなく
なる。したがって、下部電極層１９と上部電極層２９と
の間にリンの濃度差はなくなり、このリンの濃度差に起
因して容量部の容量が電圧に依存して変化するようなこ
ともなくなる。
量部は、後に、熱処理工程を行っても、ＷＳｉx 層２７
に対してリンをドーピングして第２ポリシリコン層２５
ａ中にもドーピングされているために、第２ポリシリコ
ン層２５ａ中のリンの濃度を下部電極層１９と同じ程度
（６×１０20イオン／ｃｍ3 ）に高くすることができ
る。また、上部電極２９であるＷＳｉx 層２７ａに、第
２ポリシリコン層２５ａからリンが拡散することはなく
なる。したがって、下部電極層１９と上部電極層２９と
の間にリンの濃度差はなくなり、このリンの濃度差に起
因して容量部の容量が電圧に依存して変化するようなこ
ともなくなる。
【００３９】また、リンをドーピングするとき、基板１
１は第２ポリシリコン層２５およびＷＳｉx 層２７で覆
われているために直接リンはドーピングされることはな
い。よって基板１１へのリンの導入によってトランジス
タ特性が変化してしまうようなおそれはない。
１は第２ポリシリコン層２５およびＷＳｉx 層２７で覆
われているために直接リンはドーピングされることはな
い。よって基板１１へのリンの導入によってトランジス
タ特性が変化してしまうようなおそれはない。
【００４０】＜第２の実施の形態＞第２の実施の形態と
して、第１の実施の形態で説明した積層体の金属層への
リンのドーピングを、金属層の上面であって、島状の下
部電極層および誘電体層の直上に位置する領域に対して
行う例につき、図２を参照して説明する。
して、第１の実施の形態で説明した積層体の金属層への
リンのドーピングを、金属層の上面であって、島状の下
部電極層および誘電体層の直上に位置する領域に対して
行う例につき、図２を参照して説明する。
【００４１】図２は、この実施の形態の半導体装置の容
量部周辺を形成する工程中の構造体を概略的に示した図
で、断面の切り口で示してある。
量部周辺を形成する工程中の構造体を概略的に示した図
で、断面の切り口で示してある。
【００４２】以下、第１の実施の形態と相違する点につ
き説明し、第１の実施の形態と同様の点についてはその
詳細な説明を省略する。
き説明し、第１の実施の形態と同様の点についてはその
詳細な説明を省略する。
【００４３】第１の実施の形態と同様にして、基板１１
の容量部領域１７に島状の下部電極層１９としての第１
ポリシリコン層および誘電体層２１としてのＳｉＯ2 層
を形成し、この下部電極層１９および誘電体層２１を覆
うように基板１１の上側全面に不純物ドープト層２５と
しての第２ポリシリコン層を形成して、この第２ポリシ
リコン層２５の上に金属層２７としてのタングステンシ
リサイド層（ＷＳｉx層。ただしｘは組成比であり、
２．２＜ｘ＜２．５の範囲内の値である。）を設けてな
る積層体を形成する。
の容量部領域１７に島状の下部電極層１９としての第１
ポリシリコン層および誘電体層２１としてのＳｉＯ2 層
を形成し、この下部電極層１９および誘電体層２１を覆
うように基板１１の上側全面に不純物ドープト層２５と
しての第２ポリシリコン層を形成して、この第２ポリシ
リコン層２５の上に金属層２７としてのタングステンシ
リサイド層（ＷＳｉx層。ただしｘは組成比であり、
２．２＜ｘ＜２．５の範囲内の値である。）を設けてな
る積層体を形成する。
【００４４】この後、ＷＳｉx 層２７の上にレジストを
塗布して、島状の誘電体層２１の直上に位置する領域を
開口するレジストパターン４１を形成する。そして、こ
のレジストパターン４１の上側からリンをＷＳｉx 層２
７の上面に対してイオン注入する（図２参照）。ここで
は、リンイオンを、加速エネルギー２０〜４０keV 、ド
ーズ量１×１０16イオン／ｃｍ2 という条件でドーピン
グする。
塗布して、島状の誘電体層２１の直上に位置する領域を
開口するレジストパターン４１を形成する。そして、こ
のレジストパターン４１の上側からリンをＷＳｉx 層２
７の上面に対してイオン注入する（図２参照）。ここで
は、リンイオンを、加速エネルギー２０〜４０keV 、ド
ーズ量１×１０16イオン／ｃｍ2 という条件でドーピン
グする。
【００４５】この後、第１の実施の形態と同様のホトリ
ソ・エッチング工程を用いて、島状の誘電体層２１上
に、第２ポリシリコン層およびＷＳｉx 層を島状に形成
して上部電極層とする。また、同じ工程で、トランジス
タ領域のゲート酸化膜上に島状の第２ポリシリコン層お
よびＷＳｉx 層からなるゲート電極を形成する（図示せ
ず）。
ソ・エッチング工程を用いて、島状の誘電体層２１上
に、第２ポリシリコン層およびＷＳｉx 層を島状に形成
して上部電極層とする。また、同じ工程で、トランジス
タ領域のゲート酸化膜上に島状の第２ポリシリコン層お
よびＷＳｉx 層からなるゲート電極を形成する（図示せ
ず）。
【００４６】これにより、半導体装置の容量部とトラン
ジスタ部のゲート電極を同時に形成することができる。
ジスタ部のゲート電極を同時に形成することができる。
【００４７】また、第１の実施の形態と同様に、この実
施の形態で形成した半導体装置の容量部も、第２ポリシ
リコン層中のリンの濃度を高くすることができ、また、
後に熱処理工程を行っても上部電極層であるＷＳｉx 層
に、第２ポリシリコン層からリンが拡散することはなく
なる。よって、下部電極層と上部電極層との間にリンの
濃度差はなくなる。この結果、リンの濃度差に起因して
容量部の容量が電圧に依存して変化するようなこともな
くなる。
施の形態で形成した半導体装置の容量部も、第２ポリシ
リコン層中のリンの濃度を高くすることができ、また、
後に熱処理工程を行っても上部電極層であるＷＳｉx 層
に、第２ポリシリコン層からリンが拡散することはなく
なる。よって、下部電極層と上部電極層との間にリンの
濃度差はなくなる。この結果、リンの濃度差に起因して
容量部の容量が電圧に依存して変化するようなこともな
くなる。
【００４８】また、リンは、島状の誘電体層の直上に位
置するＷＳｉx 層の領域にのみドーピングされている。
このため、第１ポリシリコン層およびＷＳｉx 層で覆わ
れている基板にリンがドーピングされることはなく、さ
らに後にゲート電極となる第２ポリシリコン層およびＷ
Ｓｉx 層の部分にはリンが導入されない。よってリンの
ドーピングでゲート電極のリン濃度が高くなってトラン
ジスタ特性が変動してしてしまうおそれを回避すること
ができる。
置するＷＳｉx 層の領域にのみドーピングされている。
このため、第１ポリシリコン層およびＷＳｉx 層で覆わ
れている基板にリンがドーピングされることはなく、さ
らに後にゲート電極となる第２ポリシリコン層およびＷ
Ｓｉx 層の部分にはリンが導入されない。よってリンの
ドーピングでゲート電極のリン濃度が高くなってトラン
ジスタ特性が変動してしてしまうおそれを回避すること
ができる。
【００４９】＜第３の実施の形態＞第３の実施の形態と
して、下地上に下部電極層と、この下部電極層上に誘電
体層を設け、この誘電体層上に順次に第１不純物ドープ
ト層および第１金属層からなる上部電極層を設けてなる
積層体を形成し、この積層体とは離間して下地上に島状
の第２不純物ドープト層および第２金属層からなるゲー
ト電極を上記の積層体と同時に形成して、積層体に対す
る熱処理前に第１金属層に第１不純物ドープト層中の不
純物と同一の不純物を、ドーピングする例につき、図３
を参照して説明する。
して、下地上に下部電極層と、この下部電極層上に誘電
体層を設け、この誘電体層上に順次に第１不純物ドープ
ト層および第１金属層からなる上部電極層を設けてなる
積層体を形成し、この積層体とは離間して下地上に島状
の第２不純物ドープト層および第２金属層からなるゲー
ト電極を上記の積層体と同時に形成して、積層体に対す
る熱処理前に第１金属層に第１不純物ドープト層中の不
純物と同一の不純物を、ドーピングする例につき、図３
を参照して説明する。
【００５０】図３は、この実施の形態の半導体装置の容
量部周辺を形成する工程中の構造体を概略的に示した図
で、断面の切り口で示してある。
量部周辺を形成する工程中の構造体を概略的に示した図
で、断面の切り口で示してある。
【００５１】以下、第１または第２の実施の形態と相違
する点につき説明し、第１または第２の実施の形態と同
様の点についてはその詳細な説明を省略する。
する点につき説明し、第１または第２の実施の形態と同
様の点についてはその詳細な説明を省略する。
【００５２】第１の実施の形態と同様にして、基板１１
の容量部領域１７に島状の下部電極層１９としての第１
ポリシリコン層（リン濃度６×１０20イオン／ｃｍ3 ）
および誘電体層２１としてのＳｉＯ2 層を形成し、この
下部電極層１９および誘電体層２１を覆うように基板１
１の上側全面に不純物ドープト層２５として、不純物で
あるリンが４×１０20イオン／ｃｍ3 の濃度で含有され
ている第２ポリシリコン層を形成して、この第２ポリシ
リコン層２５の上に金属層２７としてのタングステンシ
リサイド層（ＷＳｉx 層。ただしｘは組成比で、２．２
＜ｘ＜２．５の範囲内の値である。）を設けてなる積層
体を形成する。
の容量部領域１７に島状の下部電極層１９としての第１
ポリシリコン層（リン濃度６×１０20イオン／ｃｍ3 ）
および誘電体層２１としてのＳｉＯ2 層を形成し、この
下部電極層１９および誘電体層２１を覆うように基板１
１の上側全面に不純物ドープト層２５として、不純物で
あるリンが４×１０20イオン／ｃｍ3 の濃度で含有され
ている第２ポリシリコン層を形成して、この第２ポリシ
リコン層２５の上に金属層２７としてのタングステンシ
リサイド層（ＷＳｉx 層。ただしｘは組成比で、２．２
＜ｘ＜２．５の範囲内の値である。）を設けてなる積層
体を形成する。
【００５３】この後、ホトリソ・エッチング工程を用い
て、島状の誘電体層２１上に、第２ポリシリコン層２５
ａおよびＷＳｉx 層２７ａを島状に形成して上部電極層
２９とする。また、同じホトリソ・エッチング工程で、
トランジスタ領域１５のゲート酸化膜２３ａ上に島状の
第２ポリシリコン層２５ｂおよびＷＳｉx 層２７ｂから
なるゲート電極３１を形成する。ここでは、第２不純物
ドープト層を第２ポリシリコン層とし、第２金属層をタ
ングステンシリサイド層（ＷＳｉx 層）とする。
て、島状の誘電体層２１上に、第２ポリシリコン層２５
ａおよびＷＳｉx 層２７ａを島状に形成して上部電極層
２９とする。また、同じホトリソ・エッチング工程で、
トランジスタ領域１５のゲート酸化膜２３ａ上に島状の
第２ポリシリコン層２５ｂおよびＷＳｉx 層２７ｂから
なるゲート電極３１を形成する。ここでは、第２不純物
ドープト層を第２ポリシリコン層とし、第２金属層をタ
ングステンシリサイド層（ＷＳｉx 層）とする。
【００５４】次に、この上部電極層２９の上、すなわち
ＷＳｉx 層２７ａの上からイオン注入法を用いてＷＳｉ
x 層２７ａに向かってリンをドーピングする（図３参
照）。このときリンは２０〜４０keV の加速エネルギー
で、１×１０16イオン／ｃｍ2のドーズ量でイオン注入
するのが好ましい。
ＷＳｉx 層２７ａの上からイオン注入法を用いてＷＳｉ
x 層２７ａに向かってリンをドーピングする（図３参
照）。このときリンは２０〜４０keV の加速エネルギー
で、１×１０16イオン／ｃｍ2のドーズ量でイオン注入
するのが好ましい。
【００５５】これにより、ＷＳｉx 層２７ａから第２ポ
リシリコン層２５ａ中にもリンを導入することができ
て、この第２ポリシリコン層２５ａ中のリンイオンの濃
度を下部電極層１９と同じ濃度にまで高くすることがで
きる。また、この後に熱処理を行っても上部電極層２９
では、第２ポリシリコン層２５ａからＷＳｉx 層２７ａ
へリンが拡散することはなくなって、上部電極層２９と
下部電極層１９との間でリン濃度の差が生じることはな
くなる。
リシリコン層２５ａ中にもリンを導入することができ
て、この第２ポリシリコン層２５ａ中のリンイオンの濃
度を下部電極層１９と同じ濃度にまで高くすることがで
きる。また、この後に熱処理を行っても上部電極層２９
では、第２ポリシリコン層２５ａからＷＳｉx 層２７ａ
へリンが拡散することはなくなって、上部電極層２９と
下部電極層１９との間でリン濃度の差が生じることはな
くなる。
【００５６】また、リンの拡散を予想して第２ポリシリ
コン層中に予めリンを導入させておくと、リンを高濃度
に含有するポリシリコン層とＷＳｉx 層との接着性が悪
くなる。この実施の形態ではＷＳｉx 層を第２ポリシリ
コン層の上に設けた後で、ＷＳｉx 層にリンをドーピン
グしている。このため、第２ポリシリコン層とＷＳｉx
層との接着性を劣化させることなく、第２ポリシリコン
層からＷＳｉx 層へのリンの拡散を防ぐことができる。
コン層中に予めリンを導入させておくと、リンを高濃度
に含有するポリシリコン層とＷＳｉx 層との接着性が悪
くなる。この実施の形態ではＷＳｉx 層を第２ポリシリ
コン層の上に設けた後で、ＷＳｉx 層にリンをドーピン
グしている。このため、第２ポリシリコン層とＷＳｉx
層との接着性を劣化させることなく、第２ポリシリコン
層からＷＳｉx 層へのリンの拡散を防ぐことができる。
【００５７】＜第４の実施の形態＞第４の実施の形態と
して、第３の実施の形態で説明した積層体の金属層への
リンのドーピングを、金属層の上面であって、島状の下
部電極層および誘電体層の直上に位置する領域に対して
行う例につき、図４を参照して説明する。
して、第３の実施の形態で説明した積層体の金属層への
リンのドーピングを、金属層の上面であって、島状の下
部電極層および誘電体層の直上に位置する領域に対して
行う例につき、図４を参照して説明する。
【００５８】図４は、この実施の形態の半導体装置の容
量部周辺を形成する工程中の構造体を概略的に示した図
で、断面の切り口で示してある。
量部周辺を形成する工程中の構造体を概略的に示した図
で、断面の切り口で示してある。
【００５９】以下、第１、第２および第３の実施の形態
と相違する点につき説明し、同様の点についてはその詳
細な説明を省略する。
と相違する点につき説明し、同様の点についてはその詳
細な説明を省略する。
【００６０】第１の実施の形態と同様にして、基板１１
の容量部領域１７に島状の下部電極層１９としての第１
ポリシリコン層および誘電体層２１としてのＳｉＯ2 層
を形成し、この下部電極層１９および誘電体層２１を覆
うように基板１１の上側全面に不純物ドープト層２５と
しての第２ポリシリコン層を形成して、この第２ポリシ
リコン層２５の上に金属層２７としてのタングステンシ
リサイド層（ＷＳｉx層。ただしｘは組成比で、２．２
＜ｘ＜２．５の範囲内の値である。）を設けてなる積層
体を形成する。
の容量部領域１７に島状の下部電極層１９としての第１
ポリシリコン層および誘電体層２１としてのＳｉＯ2 層
を形成し、この下部電極層１９および誘電体層２１を覆
うように基板１１の上側全面に不純物ドープト層２５と
しての第２ポリシリコン層を形成して、この第２ポリシ
リコン層２５の上に金属層２７としてのタングステンシ
リサイド層（ＷＳｉx層。ただしｘは組成比で、２．２
＜ｘ＜２．５の範囲内の値である。）を設けてなる積層
体を形成する。
【００６１】この後、第３の実施の形態と同様にしてホ
トリソ・エッチング工程を用いて、島状の誘電体層２１
上に、第２ポリシリコン層２５ａおよびＷＳｉx 層２７
ａを島状に形成して上部電極層２９とする。また、同じ
ホトリソ・エッチング工程で、トランジスタ領域１５の
ゲート酸化膜２３ａ上に島状の第２ポリシリコン層２５
ｂおよびＷＳｉx 層２７ｂからなるゲート電極３１を形
成する。
トリソ・エッチング工程を用いて、島状の誘電体層２１
上に、第２ポリシリコン層２５ａおよびＷＳｉx 層２７
ａを島状に形成して上部電極層２９とする。また、同じ
ホトリソ・エッチング工程で、トランジスタ領域１５の
ゲート酸化膜２３ａ上に島状の第２ポリシリコン層２５
ｂおよびＷＳｉx 層２７ｂからなるゲート電極３１を形
成する。
【００６２】この後、基板１１上の全面にわたり、容量
部領域１７およびトランジスタ部領域１５を覆うように
レジストを塗布して、少なくとも島状のＷＳｉx 層２７
ａの上面が露出するレジストパターン５１を形成する。
そして、このレジストパターン５１をイオン注入のマス
クとしてこのマスク５１の上側からリンをＷＳｉx 層２
７ａの上面に対してドーピングする（図４参照）。この
リンイオンは加速エネルギーが２０〜４０keV の範囲内
で、ドーズ量を１×１０16イオン／ｃｍ2 で注入するの
が好ましい。
部領域１７およびトランジスタ部領域１５を覆うように
レジストを塗布して、少なくとも島状のＷＳｉx 層２７
ａの上面が露出するレジストパターン５１を形成する。
そして、このレジストパターン５１をイオン注入のマス
クとしてこのマスク５１の上側からリンをＷＳｉx 層２
７ａの上面に対してドーピングする（図４参照）。この
リンイオンは加速エネルギーが２０〜４０keV の範囲内
で、ドーズ量を１×１０16イオン／ｃｍ2 で注入するの
が好ましい。
【００６３】この結果、上部電極２９のＷＳｉx 層２７
ａおよびこのＷＳｉx 層２７ａの下の第２ポリシリコン
層２５ａのみにリンを導入することができる。よって、
他の領域にリンが導入されてトランジスタの特性等に悪
影響を及ぼすようなことはなくなる。
ａおよびこのＷＳｉx 層２７ａの下の第２ポリシリコン
層２５ａのみにリンを導入することができる。よって、
他の領域にリンが導入されてトランジスタの特性等に悪
影響を及ぼすようなことはなくなる。
【００６４】また、後にこの構造体に対して熱処理を行
っても、上部電極層２９と下部電極層１９との間にリン
濃度差が生じるおそれはなくなる。したがって、好まし
い容量部を形成することができる。
っても、上部電極層２９と下部電極層１９との間にリン
濃度差が生じるおそれはなくなる。したがって、好まし
い容量部を形成することができる。
【００６５】また、トランジスタ部のゲート電極３１と
なるＷＳｉｘ層２７ｂおよび第２ポリシリコン層２５ｂ
にはリンが導入されないため、このゲート電極３１が原
因となってトランジスタ特性を変動させるというおそれ
はなくなる。
なるＷＳｉｘ層２７ｂおよび第２ポリシリコン層２５ｂ
にはリンが導入されないため、このゲート電極３１が原
因となってトランジスタ特性を変動させるというおそれ
はなくなる。
【００６６】＜第５の実施の形態＞第５の実施の形態と
して、積層体の金属層へのリンのドーピングを、第４の
実施の形態で説明したように金属層の上面であって、島
状の下部電極層および誘電体層の直上に位置する領域に
対して行い、さらに、同じ工程で、トランジスタ領域の
ゲート電極の周囲の基板内に不純物としてリンをドーピ
ングする例につき、図５を参照して説明する。
して、積層体の金属層へのリンのドーピングを、第４の
実施の形態で説明したように金属層の上面であって、島
状の下部電極層および誘電体層の直上に位置する領域に
対して行い、さらに、同じ工程で、トランジスタ領域の
ゲート電極の周囲の基板内に不純物としてリンをドーピ
ングする例につき、図５を参照して説明する。
【００６７】図５は、この実施の形態の半導体装置の容
量部周辺を形成する工程中の構造体を概略的に示した図
で、断面の切り口で示してある。
量部周辺を形成する工程中の構造体を概略的に示した図
で、断面の切り口で示してある。
【００６８】以下、第１、第２、第３および第４の実施
の形態と相違する点につき説明し、同様の点については
その詳細な説明を省略する。
の形態と相違する点につき説明し、同様の点については
その詳細な説明を省略する。
【００６９】第１の実施の形態と同様にして、基板１１
の容量部領域１７に島状の下部電極層１９としての第１
ポリシリコン層（リンの濃度６×１０20イオン／ｃｍ
3 ）および誘電体層２１としてのＳｉＯ2 層を形成し、
この下部電極層１９および誘電体層２１を覆うように基
板１１の上側全面に不純物ドープト層２５として、リン
が４×１０20イオン／ｃｍ3 の濃度で含有されている第
２ポリシリコン層を形成して、この第２ポリシリコン層
２５の上に金属層２７としてのタングステンシリサイド
層（ＷＳｉx 層）を設けてなる積層体を形成する。
の容量部領域１７に島状の下部電極層１９としての第１
ポリシリコン層（リンの濃度６×１０20イオン／ｃｍ
3 ）および誘電体層２１としてのＳｉＯ2 層を形成し、
この下部電極層１９および誘電体層２１を覆うように基
板１１の上側全面に不純物ドープト層２５として、リン
が４×１０20イオン／ｃｍ3 の濃度で含有されている第
２ポリシリコン層を形成して、この第２ポリシリコン層
２５の上に金属層２７としてのタングステンシリサイド
層（ＷＳｉx 層）を設けてなる積層体を形成する。
【００７０】この後、第３の実施の形態と同様にしてホ
トリソ・エッチング工程を用いて、島状の誘電体層２１
上に、第２ポリシリコン層２５ａおよびＷＳｉx 層２７
ａを島状に形成して上部電極層２９とする。また、同じ
ホトリソ・エッチング工程で、トランジスタ領域１５の
ゲート酸化膜２３ａ上に島状の第２ポリシリコン層２５
ｂおよびＷＳｉx 層２７ｂからなるゲート電極３１を形
成する。
トリソ・エッチング工程を用いて、島状の誘電体層２１
上に、第２ポリシリコン層２５ａおよびＷＳｉx 層２７
ａを島状に形成して上部電極層２９とする。また、同じ
ホトリソ・エッチング工程で、トランジスタ領域１５の
ゲート酸化膜２３ａ上に島状の第２ポリシリコン層２５
ｂおよびＷＳｉx 層２７ｂからなるゲート電極３１を形
成する。
【００７１】この後、基板１１上の全面にわたり、容量
部領域１７およびトランジスタ部領域１５を覆うように
レジストを塗布して、少なくとも容量部領域１７の島状
のＷＳｉx 層２７ａの上面と、トランジスタ部領域１５
のゲート電極３１の周囲の基板の領域１１ａとが露出す
るレジストパターン６１を形成する。そして、このレジ
ストパターン６１をイオン注入のマスクとしてこのマス
ク６１の上側からリンを基板１１に向かってドーピング
する（図５参照）。このリンイオンの注入は、加速エネ
ルギーを２０〜４０keV の範囲内とし、ドーズ量は１×
１０16イオン／ｃｍ2 とするのが好ましい。
部領域１７およびトランジスタ部領域１５を覆うように
レジストを塗布して、少なくとも容量部領域１７の島状
のＷＳｉx 層２７ａの上面と、トランジスタ部領域１５
のゲート電極３１の周囲の基板の領域１１ａとが露出す
るレジストパターン６１を形成する。そして、このレジ
ストパターン６１をイオン注入のマスクとしてこのマス
ク６１の上側からリンを基板１１に向かってドーピング
する（図５参照）。このリンイオンの注入は、加速エネ
ルギーを２０〜４０keV の範囲内とし、ドーズ量は１×
１０16イオン／ｃｍ2 とするのが好ましい。
【００７２】この結果、上部電極２９のＷＳｉx 層２７
ａとこのＷＳｉx ２７ａの下の第２ポリシリコン層２５
ａにリンを導入することができる。これによる効果は第
４の実施の形態で述べた通りである。
ａとこのＷＳｉx ２７ａの下の第２ポリシリコン層２５
ａにリンを導入することができる。これによる効果は第
４の実施の形態で述べた通りである。
【００７３】また、ゲート電極３１の周囲の基板の領域
１１ａに不純物としてリンを導入するという、トランジ
スタ部を形成する工程の内のＮＭＯＳトランジスタのＬ
ＤＤ構造を形成する工程を行うことができる。これによ
り、工程数を従来よりも減らすことができる。
１１ａに不純物としてリンを導入するという、トランジ
スタ部を形成する工程の内のＮＭＯＳトランジスタのＬ
ＤＤ構造を形成する工程を行うことができる。これによ
り、工程数を従来よりも減らすことができる。
【００７４】＜第６の実施の形態＞第６の実施の形態と
して、第３の実施の形態で説明した積層体の金属層への
リンのドーピングを、金属層の上面であって、島状の下
部電極層および誘電体層の直上に位置する領域に対して
優先的に行う例につき、図６を参照して説明する。
して、第３の実施の形態で説明した積層体の金属層への
リンのドーピングを、金属層の上面であって、島状の下
部電極層および誘電体層の直上に位置する領域に対して
優先的に行う例につき、図６を参照して説明する。
【００７５】図６は、この実施の形態の半導体装置の容
量部周辺を形成する工程中の構造体を概略的に示した図
で、断面の切り口で示してある。
量部周辺を形成する工程中の構造体を概略的に示した図
で、断面の切り口で示してある。
【００７６】以下、第１〜第５の実施の形態と相違する
点につき説明し、同様の点についてはその詳細な説明を
省略する。
点につき説明し、同様の点についてはその詳細な説明を
省略する。
【００７７】第１の実施の形態と同様にして、基板１１
の容量部領域１７に島状の下部電極層１９としての第１
ポリシリコン層および誘電体層２１としてのＳｉＯ2 層
を形成し、この下部電極層１９および誘電体層２１を覆
うように基板１１の上側全面に不純物ドープト層２５と
しての第２ポリシリコン層を形成して、この第２ポリシ
リコン層２５の上に金属層２７としてのタングステンシ
リサイド層（ＷＳｉx層）を設けてなる積層体を形成す
る。
の容量部領域１７に島状の下部電極層１９としての第１
ポリシリコン層および誘電体層２１としてのＳｉＯ2 層
を形成し、この下部電極層１９および誘電体層２１を覆
うように基板１１の上側全面に不純物ドープト層２５と
しての第２ポリシリコン層を形成して、この第２ポリシ
リコン層２５の上に金属層２７としてのタングステンシ
リサイド層（ＷＳｉx層）を設けてなる積層体を形成す
る。
【００７８】この後、第３の実施の形態と同様にしてホ
トリソ・エッチング工程を用いて、島状の誘電体層２１
上に、第２ポリシリコン層２５ａおよびＷＳｉx 層２７
ａを島状に形成して上部電極層２９とする。また、同じ
ホトリソ・エッチング工程で、トランジスタ領域１５の
ゲート酸化膜２３ａ上に島状の第２ポリシリコン層２５
ｂおよびＷＳｉx 層２７ｂからなるゲート電極３１を形
成する。
トリソ・エッチング工程を用いて、島状の誘電体層２１
上に、第２ポリシリコン層２５ａおよびＷＳｉx 層２７
ａを島状に形成して上部電極層２９とする。また、同じ
ホトリソ・エッチング工程で、トランジスタ領域１５の
ゲート酸化膜２３ａ上に島状の第２ポリシリコン層２５
ｂおよびＷＳｉx 層２７ｂからなるゲート電極３１を形
成する。
【００７９】この後、基板１１上の全面にわたり、容量
部領域１７およびトランジスタ部領域１５を覆うように
保護層７１を形成する。この保護層７１としては例え
ば、平坦性に優れているＯ3 −ＰＳＧ膜を用いる。この
保護層７１の上面７１ａをさらに平坦にするためにエッ
チバック処理を行って平坦化する。この後、保護層７１
の上側から保護層７１の上面７１ａの全面に対してリン
をイオン注入法によりドーピングする。このリンイオン
の注入は加速エネルギー２０〜４０keV の範囲内のエネ
ルギー条件下で行う。このイオン注入は、リンイオンを
上部電極層２９の上面２９ａに到達させて、ゲート電極
３１には達しないようにするために、通常のイオン注入
工程で行われる条件よりも低エネルギー条件下で行う
（図６参照）。
部領域１７およびトランジスタ部領域１５を覆うように
保護層７１を形成する。この保護層７１としては例え
ば、平坦性に優れているＯ3 −ＰＳＧ膜を用いる。この
保護層７１の上面７１ａをさらに平坦にするためにエッ
チバック処理を行って平坦化する。この後、保護層７１
の上側から保護層７１の上面７１ａの全面に対してリン
をイオン注入法によりドーピングする。このリンイオン
の注入は加速エネルギー２０〜４０keV の範囲内のエネ
ルギー条件下で行う。このイオン注入は、リンイオンを
上部電極層２９の上面２９ａに到達させて、ゲート電極
３１には達しないようにするために、通常のイオン注入
工程で行われる条件よりも低エネルギー条件下で行う
（図６参照）。
【００８０】保護層の上面７１ａから容量部の上部電極
層２９の上面２９ａまでの保護層７１の厚さと、保護層
の上面７１ａからゲート電極３１の上面３１ａまでの保
護層７１の厚さとを比較すると、少なくとも４０００Å
（０．４０μｍ）の差がある。これは、容量部では基板
１１の上面から上部電極層２９を設ける誘電体層２１の
上面までの厚さが、少なくとも４４００Å（０．４４μ
ｍ）あるためである（基板１１の上面からフィールド酸
化膜１３の上面までの厚さが１０００〜１３００Åで、
下部電極層１９の厚さが３０００Å、誘電体層２１の厚
さが４００Åであるため。）。このため、上部電極層の
上面２９ａまでの保護層７１の厚さの方がゲート電極の
上面３１ａまでの保護層７１の厚さよりも薄い。よっ
て、低エネルギー条件下でイオン注入を行えば保護層７
１を通って上部電極層の上面２９ａまではイオンが達す
るが、ゲート電極３１まではなかなか到達しない。した
がって選択的に上部電極層２９のＷＳｉx 層２７ａにリ
ンを導入することができる。
層２９の上面２９ａまでの保護層７１の厚さと、保護層
の上面７１ａからゲート電極３１の上面３１ａまでの保
護層７１の厚さとを比較すると、少なくとも４０００Å
（０．４０μｍ）の差がある。これは、容量部では基板
１１の上面から上部電極層２９を設ける誘電体層２１の
上面までの厚さが、少なくとも４４００Å（０．４４μ
ｍ）あるためである（基板１１の上面からフィールド酸
化膜１３の上面までの厚さが１０００〜１３００Åで、
下部電極層１９の厚さが３０００Å、誘電体層２１の厚
さが４００Åであるため。）。このため、上部電極層の
上面２９ａまでの保護層７１の厚さの方がゲート電極の
上面３１ａまでの保護層７１の厚さよりも薄い。よっ
て、低エネルギー条件下でイオン注入を行えば保護層７
１を通って上部電極層の上面２９ａまではイオンが達す
るが、ゲート電極３１まではなかなか到達しない。した
がって選択的に上部電極層２９のＷＳｉx 層２７ａにリ
ンを導入することができる。
【００８１】これにより、好ましい容量部およびゲート
部が得られる。上部電極層のＷＳｉx 層にリンを選択的
に導入することができたことによる効果は第４の実施の
形態と同様である。
部が得られる。上部電極層のＷＳｉx 層にリンを選択的
に導入することができたことによる効果は第４の実施の
形態と同様である。
【００８２】また、この実施の形態のように保護層を用
いれば、より容易にトランジスタ部をリンから保護しな
がら容量部のＷＳｉx 層に選択的にリンをドーピングす
ることができる。
いれば、より容易にトランジスタ部をリンから保護しな
がら容量部のＷＳｉx 層に選択的にリンをドーピングす
ることができる。
【００８３】
【発明の効果】上述した説明からも明らかなように、こ
の発明の半導体装置の容量部は、基板上に設けられた下
部電極としての第１ポリシリコン層と、この下部電極層
上に設けた誘電体層としてのＳｉＯ2 層と、この誘電体
層上に順次に設けられた不純物ドープト層としての第２
ポリシリコン層および金属層としてのタングステンシリ
サイド層（ＷＳｉx 層）からなる上部電極層との積層体
を形成する工程と、積層体に対する熱処理前に、ＷＳｉ
x 層に、第２ポリシリコン層中の不純物であるリンを、
ドーピングする工程とを含んで形成する。
の発明の半導体装置の容量部は、基板上に設けられた下
部電極としての第１ポリシリコン層と、この下部電極層
上に設けた誘電体層としてのＳｉＯ2 層と、この誘電体
層上に順次に設けられた不純物ドープト層としての第２
ポリシリコン層および金属層としてのタングステンシリ
サイド層（ＷＳｉx 層）からなる上部電極層との積層体
を形成する工程と、積層体に対する熱処理前に、ＷＳｉ
x 層に、第２ポリシリコン層中の不純物であるリンを、
ドーピングする工程とを含んで形成する。
【００８４】ＷＳｉx 層にリンをドーピングしていって
ＷＳｉx 層とその下の第２ポリシリコン層中のリン濃度
を高くすることによって、第１ポリシリコン層と第２ポ
リシリコン層のリン濃度を同じにすることができる。ま
た、後で熱処理を行っても第２ポリシリコン層からＷＳ
ｉx 層へのリンの拡散を抑えることができる。このた
め、下部電極層（第１ポリシリコン層）と上部電極層
（第２ポリシリコン層）との間にリン濃度の差が生じる
ことはない。よって、容量部の容量特性は電圧に依存せ
ず、好ましい特性が得られる。また、第２ポリシリコン
層上にＷＳｉx 層を形成した後に、このＷＳｉx 層にリ
ンをドープしているので第２ポリシリコン層とＷＳｉx
層との接着性が損なわれることはない。
ＷＳｉx 層とその下の第２ポリシリコン層中のリン濃度
を高くすることによって、第１ポリシリコン層と第２ポ
リシリコン層のリン濃度を同じにすることができる。ま
た、後で熱処理を行っても第２ポリシリコン層からＷＳ
ｉx 層へのリンの拡散を抑えることができる。このた
め、下部電極層（第１ポリシリコン層）と上部電極層
（第２ポリシリコン層）との間にリン濃度の差が生じる
ことはない。よって、容量部の容量特性は電圧に依存せ
ず、好ましい特性が得られる。また、第２ポリシリコン
層上にＷＳｉx 層を形成した後に、このＷＳｉx 層にリ
ンをドープしているので第２ポリシリコン層とＷＳｉx
層との接着性が損なわれることはない。
【００８５】また、容量部の上部電極層は、トランジス
タ部のゲート電極の材料で形成することができるため、
この上部電極層とゲート電極とを同じ工程で形成するこ
とができる。このように容量部とトランジスタのゲート
部とを同じ工程で形成するときにこの発明を適用するこ
とができる。
タ部のゲート電極の材料で形成することができるため、
この上部電極層とゲート電極とを同じ工程で形成するこ
とができる。このように容量部とトランジスタのゲート
部とを同じ工程で形成するときにこの発明を適用するこ
とができる。
【００８６】容量部の上部電極層へのリンのドーピング
を行うときに、トランジスタの領域にまで、リンがドー
ピングされないようにレジストパターンをマスクとして
用いてトランジスタ領域を保護してもよい。また、上述
した実施の形態の中にはゲート電極のＷＳｉx 層にまで
リンがドーピングされてしまうものもあるが、ゲート部
へのリンのドーピングによる特性変動が、そのトランジ
スタの特性の誤差の範囲内の変動であれば、実施して構
わない。
を行うときに、トランジスタの領域にまで、リンがドー
ピングされないようにレジストパターンをマスクとして
用いてトランジスタ領域を保護してもよい。また、上述
した実施の形態の中にはゲート電極のＷＳｉx 層にまで
リンがドーピングされてしまうものもあるが、ゲート部
へのリンのドーピングによる特性変動が、そのトランジ
スタの特性の誤差の範囲内の変動であれば、実施して構
わない。
【００８７】また、容量部の上部電極層へリンをドーピ
ングする工程を利用して、トランジスタのゲート電極の
周囲の基板領域にリンをドーピングすれば、ＮＭＯＳト
ランジスタのＬＤＤ構造を形成することができる。
ングする工程を利用して、トランジスタのゲート電極の
周囲の基板領域にリンをドーピングすれば、ＮＭＯＳト
ランジスタのＬＤＤ構造を形成することができる。
【００８８】また、容量部とゲート部とを覆う厚い保護
層を形成して、この保護層の上面を平坦化した後、この
保護層の上からリンをドーピングすれば、保護層の厚さ
が容量部側とゲート部側とでは異なり、容量部側のほう
が薄くなっているために選択的にリンが容量部の上部電
極層に注入される。このようにすれば、より容易に容量
部の上部電極層へリンをドーピングすることができる。
層を形成して、この保護層の上面を平坦化した後、この
保護層の上からリンをドーピングすれば、保護層の厚さ
が容量部側とゲート部側とでは異なり、容量部側のほう
が薄くなっているために選択的にリンが容量部の上部電
極層に注入される。このようにすれば、より容易に容量
部の上部電極層へリンをドーピングすることができる。
【００８９】また、容量部の誘電体膜の材料はＳｉＯ2
に限らず、Ｓｉ3Ｎ4等を用いてもよい。また、金属層
は、ドープされた不純物（リン等）をその下の不純物ド
ープト層に拡散させることができさえすればよく、した
がって、タングステンシリサイドに限らずＡｌ等の金属
材料を用いて形成してもよい。
に限らず、Ｓｉ3Ｎ4等を用いてもよい。また、金属層
は、ドープされた不純物（リン等）をその下の不純物ド
ープト層に拡散させることができさえすればよく、した
がって、タングステンシリサイドに限らずＡｌ等の金属
材料を用いて形成してもよい。
【図１】（Ａ）〜（Ｃ）は、第１の実施の形態の説明に
供する工程断面図である。
供する工程断面図である。
【図２】第２の実施の形態の説明に供する断面図であ
る。
る。
【図３】第３の実施の形態の説明に供する断面図であ
る。
る。
【図４】第４の実施の形態の説明に供する断面図であ
る。
る。
【図５】第５の実施の形態の説明に供する断面図であ
る。
る。
【図６】第６の実施の形態の説明に供する断面図であ
る。
る。
【図７】従来技術の説明に供する断面図である。
１１，１０１：基板
１１ａ：ゲート電極の周囲の基板の領域
１３，１０５：フィールド酸化膜
１５，１０７：活性領域（トランジスタ領域）
１７：容量部領域
１９：下部電極層（第１ポリシリコン層の一部）
２１：誘電体層（ＳｉＯ2 層の一部）
２３ａ，１１５ａ：ゲート酸化膜
２３ｂ，１１５ｂ：酸化膜
２５：不純物ドープト層（第２ポリシリコン層）
２５ａ：（容量部領域に残存する）島状の第２ポリシリ
コン層 ２５ｂ：（トランジスタ領域に残存する）島状の第２ポ
リシリコン層 ２７：金属層、タングステンシリサイド層、ＷＳｉx 層 ２７ａ：（容量部領域に残存する）島状のＷＳｉx 層 ２７ｂ：（トランジスタ領域に残存する）島状のＷＳｉ
x 層 ２９，１２３：上部電極層（上部電極） ２９ａ：上部電極層の上面 ３１，１２５：ゲート電極 ３１ａ：ゲート電極の上面 ４１，５１，６１：レジストパターン、マスク ７１：保護層 ７１ａ：上面 １０９：多結晶Ｓｉ（下部電極用ポリシリコン層） １０９ａ：残存するポリシリコン １１１：誘電体膜 １１１ａ：残存する誘電体膜 １１３：マスク １１７：ゲート電極および上部電極用ポリシリコン層 １１７ａ：（上部電極用の）ポリシリコン層の一部 １１７ｂ：（ゲート電極用の）ポリシリコン層の一部 １１９：ＷＳｉx 層 １１９ａ：（上部電極用の）ＷＳｉx 層の一部 １１９ｂ：（ゲート電極用のＷＳｉx 層の一部 １２１：レジストパターン
コン層 ２５ｂ：（トランジスタ領域に残存する）島状の第２ポ
リシリコン層 ２７：金属層、タングステンシリサイド層、ＷＳｉx 層 ２７ａ：（容量部領域に残存する）島状のＷＳｉx 層 ２７ｂ：（トランジスタ領域に残存する）島状のＷＳｉ
x 層 ２９，１２３：上部電極層（上部電極） ２９ａ：上部電極層の上面 ３１，１２５：ゲート電極 ３１ａ：ゲート電極の上面 ４１，５１，６１：レジストパターン、マスク ７１：保護層 ７１ａ：上面 １０９：多結晶Ｓｉ（下部電極用ポリシリコン層） １０９ａ：残存するポリシリコン １１１：誘電体膜 １１１ａ：残存する誘電体膜 １１３：マスク １１７：ゲート電極および上部電極用ポリシリコン層 １１７ａ：（上部電極用の）ポリシリコン層の一部 １１７ｂ：（ゲート電極用の）ポリシリコン層の一部 １１９：ＷＳｉx 層 １１９ａ：（上部電極用の）ＷＳｉx 層の一部 １１９ｂ：（ゲート電極用のＷＳｉx 層の一部 １２１：レジストパターン
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 27/06
H01L 27/04
H01L 21/822
Claims (11)
- 【請求項１】 所定濃度の不純物がドープされた下部電
極層と、該下部電極層上に設けられた誘電体層と、該誘
電体層上に設けられ前記下部電極層と同じ不純物がドー
プされた不純物ドープト層と、該不純物ドープト層上に
設けられた金属層とを含む積層体を下地上に形成し、該
積層体を加熱処理することにより半導体装置の容量部を
形成する方法であって、 前記不純物ドープト層を、前記下部電極層よりも不純物
濃度が低くなるように形成し、 前記金属層の形成後であって前記加熱処理の前に、該金
属層の上面側から不純物をドープすることにより、該加
熱処理に伴って前記誘電体層と前記下部電極との界面付
近が空乏層化しない程度にまで前記不純物ドープト層の
不純物濃度を引き上げる、 ことを特徴とする半導体装置の容量部形成方法。 - 【請求項２】 請求項１に記載の半導体装置の容量部形
成方法において、 前記積層体を形成する工程は、前記下地上に島状の前記
下部電極層および誘電体層を形成する第１工程と、前記
下地上に、前記誘電体層を覆う前記不純物ドープト層を
形成して、該不純物ドープト層上に金属層を形成する第
２工程とを含むことを特徴とする半導体装置の容量部形
成方法。 - 【請求項３】 請求項１に記載の半導体装置の容量部形
成方法において、 前記不純物の前記金属層へのドーピングは、該金属層の
上面全体に対して行うことを特徴とする半導体装置の容
量部形成方法。 - 【請求項４】 請求項１に記載の半導体装置の容量部形
成方法において、 前記不純物の前記金属層へのドーピングは、該金属層の
上面であって、前記島状の下部電極層および誘電体層の
直上に位置する領域に対して行うことを特徴とする半導
体装置の容量部形成方法。 - 【請求項５】 請求項１に記載の半導体装置の容量部形
成方法において、 前記不純物をリンとすることを特徴とする半導体装置の
容量部形成方法。 - 【請求項６】 請求項１に記載の半導体装置の容量部形
成方法において、 前記誘電体層をＳｉＯ2 層とし、前記下部電極層および
不純物ドープト層をポリシリコン層とし、前記金属層を
タングステンシリサイド（ＷＳｉx ）とし、前記不純物
をリンとすることを特徴とする半導体装置の容量部形成
方法。 - 【請求項７】 所定濃度の不純物がドープされた下部電
極層と、該下部電極層上に設けられた誘電体層と、該誘
電体層上に設けられ前記下部電極層と同じ不純物がドー
プされた第１不純物ドープト層と、該第１不純物ドープ
ト層上に設けられた第１金属層とを含む積層体を下地上
に形成し、第２不純物ドープト層と第２金属層とを含む
島状のゲート電極を前記積層体と離間させて前記下地上
に形成し、前記積層体および前記ゲート電極を加熱処理
することにより半導体装置の容量部およびゲート部を形
成する方法であって、 前記第１、第２不純物ドープト層を、前記下部電極層よ
りも不純物濃度が低くなるように形成し、 前記第１、第２金属層の形成後であって前記加熱処理の
前に、少なくとも前記第１金属層の上面側から不純物を
ドープすることにより、該加熱処理に伴って前記誘電体
層と前記下部電極との界面付近が空乏層化しない程度に
まで少なくとも前記第１不純物ドープト層の不純物濃度
を引き上げる、 ことを特徴とする半導体装置の容量部およびゲート部形
成方法。 - 【請求項８】 請求項７に記載の半導体装置の容量部お
よびゲート部形成方法において、 前記不純物のドーピングは、前記下地上に前記積層体が
露出するマスクを形成して、該マスクの上側から前記第
１金属層に対して行うことを特徴とする半導体装置の容
量部およびゲート部形成方法。 - 【請求項９】 請求項７に記載の半導体装置の容量部お
よびゲート部形成方法において、 前記不純物のドーピングは、前記第１金属層および前記
ゲート電極の周囲の下地領域内に対して行うことを特徴
とする半導体装置の容量部およびゲート部形成方法。 - 【請求項１０】 請求項７に記載の半導体装置の容量部
およびゲート部形成方法において、 前記不純物をドーピングする工程は、前記積層体および
ゲート電極を覆うように前記下地上に保護層を形成し
て、該保護層の上面を平坦にする工程（１）と前記保護
層の上面側から前記下地に向かって前記不純物をイオン
注入する工程（２）とを含むことを特徴とする半導体装
置の容量部およびゲート部形成方法。 - 【請求項１１】 請求項７に記載の半導体装置の容量部
およびゲート部形成方法において、 前記下部電極層、第１不純物ドープト層および第２不純
物ドープト層をポリシリコン層とし、誘電体層をＳｉＯ
2 層とし、第１金属層および第２金属層をタングステン
シリサイド層とし、前記不純物をリンとすることを特徴
とする半導体装置の容量部およびゲート部形成方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26894897A JP3419660B2 (ja) | 1997-10-01 | 1997-10-01 | 半導体装置の容量部形成方法、および半導体装置の容量部およびゲート部形成方法 |
| TW087103039A TW362240B (en) | 1997-10-01 | 1998-03-03 | Forming process of capacitors in semiconductor and forming process of capacitors and gates in semiconductor |
| US09/038,691 US6096600A (en) | 1997-10-01 | 1998-03-09 | Method of forming a capacitative section of a semiconductor device and method of forming a capacitative section and gate section of a semiconductor device |
| KR10-1998-0009758A KR100397863B1 (ko) | 1997-10-01 | 1998-03-20 | 반도체장치의용량부와게이트부형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26894897A JP3419660B2 (ja) | 1997-10-01 | 1997-10-01 | 半導体装置の容量部形成方法、および半導体装置の容量部およびゲート部形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11111857A JPH11111857A (ja) | 1999-04-23 |
| JP3419660B2 true JP3419660B2 (ja) | 2003-06-23 |
Family
ID=17465524
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26894897A Expired - Fee Related JP3419660B2 (ja) | 1997-10-01 | 1997-10-01 | 半導体装置の容量部形成方法、および半導体装置の容量部およびゲート部形成方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6096600A (ja) |
| JP (1) | JP3419660B2 (ja) |
| KR (1) | KR100397863B1 (ja) |
| TW (1) | TW362240B (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100309644B1 (ko) * | 1999-08-23 | 2001-11-01 | 김영환 | 커패시터의 제조방법 |
| US7327582B2 (en) * | 2000-09-21 | 2008-02-05 | Ultrasource, Inc. | Integrated thin film capacitor/inductor/interconnect system and method |
| US7425877B2 (en) * | 2001-09-21 | 2008-09-16 | Ultrasource, Inc. | Lange coupler system and method |
| US6998696B2 (en) * | 2001-09-21 | 2006-02-14 | Casper Michael D | Integrated thin film capacitor/inductor/interconnect system and method |
| DE10200838A1 (de) * | 2002-01-11 | 2003-07-31 | Infineon Technologies Ag | Verfahren zum Herstellen eines Kondensators |
| KR100451516B1 (ko) * | 2002-06-28 | 2004-10-06 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조방법 |
| US7164161B2 (en) * | 2003-11-18 | 2007-01-16 | Micron Technology, Inc. | Method of formation of dual gate structure for imagers |
| KR20100076256A (ko) * | 2008-12-26 | 2010-07-06 | 주식회사 동부하이텍 | Ｐｉｐ 커패시터의 제조 방법 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06252345A (ja) * | 1993-03-02 | 1994-09-09 | Nec Corp | 半導体集積回路の製造方法 |
| JPH06334118A (ja) * | 1993-05-19 | 1994-12-02 | Nec Corp | 半導体装置及びその製造方法 |
| US5618749A (en) * | 1995-03-31 | 1997-04-08 | Yamaha Corporation | Method of forming a semiconductor device having a capacitor and a resistor |
| JPH0945767A (ja) * | 1995-07-28 | 1997-02-14 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| US5631188A (en) * | 1995-12-27 | 1997-05-20 | Taiwan Semiconductor Manufacturing Company Ltd. | Low voltage coefficient polysilicon capacitor |
-
1997
- 1997-10-01 JP JP26894897A patent/JP3419660B2/ja not_active Expired - Fee Related
-
1998
- 1998-03-03 TW TW087103039A patent/TW362240B/zh not_active IP Right Cessation
- 1998-03-09 US US09/038,691 patent/US6096600A/en not_active Expired - Fee Related
- 1998-03-20 KR KR10-1998-0009758A patent/KR100397863B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11111857A (ja) | 1999-04-23 |
| US6096600A (en) | 2000-08-01 |
| KR19990036459A (ko) | 1999-05-25 |
| KR100397863B1 (ko) | 2004-06-23 |
| TW362240B (en) | 1999-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2934325B2 (ja) | 半導体装置およびその製造方法 | |
| JP3419660B2 (ja) | 半導体装置の容量部形成方法、および半導体装置の容量部およびゲート部形成方法 | |
| JP2001068669A5 (ja) | ||
| JP2965283B2 (ja) | 薄膜トランジスタの製造方法 | |
| US5343062A (en) | Semiconductor memory having a memory cell including a capacitor with a two-layer lower electrode | |
| US5943583A (en) | Method for manufacturing semiconductor device | |
| JPH08139314A (ja) | 半導体装置およびその製造方法 | |
| JPH0582734A (ja) | Ｍｏｓ半導体装置の製造方法 | |
| JP3399229B2 (ja) | 読み出し専用半導体記憶装置の製造方法 | |
| JP2710410B2 (ja) | Ｍｏｓ半導体装置の製造方法 | |
| JP3039475B2 (ja) | 半導体装置およびその製造方法 | |
| KR0185636B1 (ko) | 단차특성이 개선된 반도체 메모리 장치의 커패시터 제조방법 | |
| JP3449054B2 (ja) | 半導体装置の製造方法 | |
| JPH0697695B2 (ja) | 半導体集積回路装置の製造方法 | |
| US20020011634A1 (en) | Method for fabricating semiconductor device | |
| JPH05109983A (ja) | 半導体装置とその製造方法 | |
| US6376306B1 (en) | Method for forming non volatile memory structures on a semiconductor substrate | |
| JP2815106B2 (ja) | 半導体装置の製造方法 | |
| JP3147374B2 (ja) | 半導体装置 | |
| JPH02194653A (ja) | Ｍｉｓ形トランジスタ | |
| JPH08335697A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH06112477A (ja) | 半導体装置およびその製造方法 | |
| JPH0319212A (ja) | 半導体装置の製造方法 | |
| JPH0685188A (ja) | 半導体記憶装置の製造方法 | |
| JPH06310734A (ja) | 半導体記憶装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030401 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080418 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090418 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090418 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100418 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100418 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120418 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |