KR0185636B1 - 단차특성이 개선된 반도체 메모리 장치의 커패시터 제조방법 - Google Patents
단차특성이 개선된 반도체 메모리 장치의 커패시터 제조방법 Download PDFInfo
- Publication number
- KR0185636B1 KR0185636B1 KR1019960044560A KR19960044560A KR0185636B1 KR 0185636 B1 KR0185636 B1 KR 0185636B1 KR 1019960044560 A KR1019960044560 A KR 1019960044560A KR 19960044560 A KR19960044560 A KR 19960044560A KR 0185636 B1 KR0185636 B1 KR 0185636B1
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- silicon nitride
- nitride film
- lower electrode
- polysilicon layer
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 우물영역을 가지는 단결정 반도체 기판상에 단차특성이 개선된 반도체 메모리 장치의 커패시터 제조방법에 관한 것으로, 상기 기판 전면에 패드산화막, 제 1실리콘나이트라이드막, 제 1폴리실리콘층, 제 2실리콘나이트라이드막을 차례로 적층하고, 비활성영역과 상기 커패시터의 하부전극을 정의하기 위한 소자절연 패턴을 가지는 포토레지스트를 상기 결과물상에 형성하고 상기 제 2실리콘나이트라이드막, 제 1폴리실리콘층, 제 1실리콘나이트라이드막을 제거하는 제 1과정과, 상기 포토레지스트를 제거하고 노출된 상기 패드산화막을 산화하여 낙타등모양의 필드산화막과 그 필드산화막상의 상기 하부전극을 형성하고 상기 제 2실리콘나이트라이드막을 제거하고 상기 하부전극의 저항 조절을 위한 이온주입을 수행하는 제 2과정과, 상기 필드산화막을 제외한 활성영역의 상기 제 1실리콘나이트라이드막과 제 1폴리실리콘층을 제거하고 결과물 전면에 게이트산화막과 제 2폴리실리콘층과 텅스텐실리사이드층을 차례로 형성하고 포토리소그래피공정으로 상기 커패시터의 상부전극과 상기 활성영역상에 모오스 게이트를 형성하는 제 3과정을 포함한다.
Description
본 발명은 반도체 메모리 장치에 관한 것으로, 특히 단차특성이 개선된 반도체 메모리 장치의 커패시터 제조방법에 관한 것이다.
일반적으로, 종래의 커패시터는 반도체 기판내에 우물영역을 형성하고 소자간의 절연을 위한 통상의 아이솔레이션 공정으로 활성영역을 정의하기 위한 필드산화막을 제조한다. 그리고, 상기 필드산화막상에 상기 커패시터 소자를 제조한다. 즉, 상기 커패시터를 제조하기 위해서 상기 필드산화막상에 하부전극으로서 폴리실리콘층과 유전막으로서 산화막과 실리콘나이트라이드막을 형성하고 그 후에 상부전극으로서 게이트 폴리실리콘층을 순서대로 형성한다. 하지만, 상기한 바와 같이 필드산화막 상에 형성된 커패시터는 이웃하는 활성영역상의 소자간의 단차증가로 인하여 백캔드(backend)공정에 영향을 미치는 문제점이 있다.
따라서, 상기한 바와 같은 문제점을 해소하기 위한 본 발명의 목적은 단차특성이 개선된 반도체 메모리 장치의 커패시터 제조방법을 제공함에 있다.
도 1 내지 도 6은 본 발명의 일실시예에 따른 반도체 메모리 장치의 커패시터 제조방법.
이하 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다.
도 1 내지 도 6은 본 발명의 일실시예에 따른 반도체 메모리 장치의 커패시터 제조방법을 보인 도면이다. 우선 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 그리고, 본 발명을 설명함에 있어 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
도 1을 참조하면, 단결정 반도체 기판 100에 우물영역 2를 형성하고 그 전면에 패드산화막 4, 제 1실리콘나이트라이드막 6, 제 1폴리실리콘층 8, 제 2실리콘나이트라이드막 10을 차례로 적층한다. 그리고, 상기 제 2실리콘나이트라이드막 10상에 소자절연패턴을 가지는 포토레지스트 12를 형성한다. 그 포토레지스트 12는 개구부 14a, 14b, 14c를 가지며, 개구부 14a 내지 14b영역은 커패시터의 하부전극을 정의하며 그의 하부에 형성될 필드산화막 16을 한정한다. 이어, 개구부 14a, 14b, 14c의 상기 제 2실리콘나이트라이드막 10, 제 1폴리실리콘층 8, 제 1실리콘나이트라이드막 6을 제거하여 상기 개구부에 상기 패드산화막 4를 노출시킨다.
도 2를 참조하면, 상기 포토레지스트 12를 제거하고, 노출된 패드산화막 4을 산화하여 소자간 절연을 위한 필드산화막 16을 형성한다. 이때, 커패시터의 하부전극 하부에 형성될 필드산화막 16은 상기 제 1실리콘나이트라이드막 6a에 의하여 그 성장이 부분 방지되며 낙타등 모양의 필드산화막 16a, 16b가 형성된다. 따라서, 종래의 통상적인 필드산화막상에 형성된 커패시터보다 이웃한 소자간의 단차를 줄일 수 있다. 상기 제 2실리콘나이트라이드막 10을 제거하고 상기 하부전극의 제 1폴리실리콘층 8a의 저항값 조절을 위한 블랜킷 이온주입을 수행한다.
도 3을 참조하면, 상기 필드산화막 16a, 16b, 16c를 제외한 활성영역의 상기 제 1실리콘나이트라이드막 6과 제 1폴리실리콘층 8을 제거한다. 도 4를 참조하면, 결과물 전면에 게이트산화막 20과 제 2폴리실리콘층 22과 텅스텐실리사이드층 24를 차례로 형성한다. 도 5를 참조하면, 상기 결과물상에 커패시터의 하부전극상의 게이트산화막과 그 상부의 상당하는 영역에 상부전극을 한정하기 위하여 그리고, 활성영역의 모오스 게이트를 한정하기 위하여 포토레지스트 패턴 26을 형성한다. 패턴 26을 이용하여 상기 커패시터 및 모오스 게이트 영역이외의 실리사이드층 24와 제 2폴리실리콘 22를 제거한다. 이어, 상기 포토레지스트 26을 제거하고 결과물에 백캔드공정을 수행한다.
상기한 바와 같은 본 발명에 따른 필드산화막상에 형성된 커패시터는 후속공정의 단차특성이 개선될 수 있는 효과가 있다.
Claims (4)
- 우물영역을 가지는 단결정 반도체 기판상에 단차특성이 개선된 반도체 메모리 장치의 커패시터 제조방법에 있어서: 상기 기판 전면에 패드산화막, 제 1실리콘나이트라이드막, 제 1폴리실리콘층, 제 2실리콘나이트라이드막을 차례로 적층하고, 비활성영역과 상기 커패시터의 하부전극을 정의하기 위한 소자절연 패턴을 가지는 포토레지스트를 상기 결과물상에 형성하고 상기 제 2실리콘나이트라이드막, 제 1폴리실리콘층, 제 1실리콘나이트라이드막을 제거하는 제 1과정과; 상기 포토레지스트를 제거하고 노출된 상기 패드산화막을 산화하여 낙타등모양의 필드산화막과 그 필드산화막상의 상기 하부전극을 형성하고 상기 제 2실리콘나이트라이드막을 제거하고 상기 하부전극의 저항 조절을 위한 이온주입을 수행하는 제 2과정과; 상기 필드산화막을 제외한 활성영역의 상기 제 1실리콘나이트라이드막과 제 1폴리실리콘층을 제거하고 결과물 전면에 게이트산화막과 제 2폴리실리콘층과 텅스텐실리사이드층을 차례로 형성하고 포토리소그래피공정으로 상기 커패시터의 상부전극과 상기 활성영역상에 모오스 게이트를 형성하는 제 3과정을 포함하는 것을 특징으로 하는 반도체 메모리 장치의 커패시터 제조방법.
- 제 1항에 있어서; 상기 커패시터는 상기 상부전극 및 하부전극 사이의 상기 게이트산화막을 유전체로 사용하는 것을 특징으로 하는 반도체 메모리 장치의 커패시터 제조방법.
- 제 1항에 있어서; 상기 하부전극은 상기 제 1실리콘나이트라이드막과 제 1폴리실리콘층으로 이루어지는 것을 특징으로 하는 반도체 메모리 장치의 커패시터 제조방법.
- 제 1항에 있어서; 상기 하부전극은 단차를 최소화하기 위하여 상기 필드산화막 형성전에 미리 형성되어 상기 제 1실리콘나이트라이드막으로 인하여 상기 필드산화막의 성장을 부분적으로 방지하여 그 하부전극 아래에 낙타등 모양의 상기 필드산화막을 가짐을 특징으로 하는 반도체 메모리 장치의 커패시터 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960044560A KR0185636B1 (ko) | 1996-10-08 | 1996-10-08 | 단차특성이 개선된 반도체 메모리 장치의 커패시터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960044560A KR0185636B1 (ko) | 1996-10-08 | 1996-10-08 | 단차특성이 개선된 반도체 메모리 장치의 커패시터 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980026195A KR19980026195A (ko) | 1998-07-15 |
| KR0185636B1 true KR0185636B1 (ko) | 1999-03-20 |
Family
ID=19476621
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960044560A KR0185636B1 (ko) | 1996-10-08 | 1996-10-08 | 단차특성이 개선된 반도체 메모리 장치의 커패시터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0185636B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100574476B1 (ko) * | 1998-12-31 | 2006-08-23 | 주식회사 하이닉스반도체 | 커패시터의 장벽산화층 형성방법 |
-
1996
- 1996-10-08 KR KR1019960044560A patent/KR0185636B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980026195A (ko) | 1998-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6483152B1 (en) | Semiconductor device | |
| US5470776A (en) | Method for fabricating stacked dynamic random access memory cell | |
| JPH07326717A (ja) | 半導体記憶装置及び製造方法 | |
| US4760034A (en) | Method of forming edge-sealed multi-layer structure while protecting adjacent region by screen oxide layer | |
| JPH0821694B2 (ja) | 超高集積半導体メモリ装置の製造方法 | |
| KR100282704B1 (ko) | 반도체 장치의 콘택 홀을 형성하는 방법(a method of forming a contact hole of semiconductor device) | |
| KR0185636B1 (ko) | 단차특성이 개선된 반도체 메모리 장치의 커패시터 제조방법 | |
| KR19990015384A (ko) | 복합 반도체 장치의 커패시터 제조 방법 | |
| KR0135690B1 (ko) | 반도체소자의 콘택 제조방법 | |
| JPH1064898A (ja) | 半導体装置の製造方法 | |
| KR100268776B1 (ko) | 반도체 소자 제조방법 | |
| KR0146245B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100255514B1 (ko) | 반도체 메모리 장치 제조방법 | |
| KR100244411B1 (ko) | 반도체장치 제조방법 | |
| KR100311990B1 (ko) | 용량 소자를 갖는 반도체 장치 및 그 제조 방법 | |
| KR100289750B1 (ko) | 자기정렬콘택홀을가지는반도체장치의제조방법 | |
| KR960003779B1 (ko) | 반도체 소자의 적층형 커패시터 제조 방법 | |
| KR0140476B1 (ko) | 반도체 소자의 저장전극 제조방법 | |
| KR0137994B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR0166032B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR0152651B1 (ko) | 캐패시터의 제조방법 | |
| KR20000004880A (ko) | 반도체 장치 및 그 제조 방법 | |
| KR100231731B1 (ko) | 반도체 소자의 제조방법 | |
| KR0166036B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR930008080B1 (ko) | 불휘발성 메모리장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20061128 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |