KR930008080B1 - 불휘발성 메모리장치의 제조방법 - Google Patents
불휘발성 메모리장치의 제조방법 Download PDFInfo
- Publication number
- KR930008080B1 KR930008080B1 KR1019910000637A KR910000637A KR930008080B1 KR 930008080 B1 KR930008080 B1 KR 930008080B1 KR 1019910000637 A KR1019910000637 A KR 1019910000637A KR 910000637 A KR910000637 A KR 910000637A KR 930008080 B1 KR930008080 B1 KR 930008080B1
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- poly
- forming
- film
- memory cell
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 238000005530 etching Methods 0.000 claims abstract description 18
- 150000004767 nitrides Chemical class 0.000 claims abstract description 13
- 239000012535 impurity Substances 0.000 claims abstract description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 8
- 229920005591 polysilicon Polymers 0.000 claims abstract description 8
- 229910052751 metal Inorganic materials 0.000 claims abstract description 6
- 239000002184 metal Substances 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims description 16
- 239000010410 layer Substances 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 5
- 125000006850 spacer group Chemical group 0.000 claims description 5
- 239000011229 interlayer Substances 0.000 claims description 2
- 238000009413 insulation Methods 0.000 abstract description 2
- 239000011248 coating agent Substances 0.000 abstract 4
- 238000000576 coating method Methods 0.000 abstract 4
- 238000001459 lithography Methods 0.000 abstract 1
- 238000000034 method Methods 0.000 description 16
- 150000002500 ions Chemical class 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Images
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
내용 없음.
Description
제 1 도는 종래의 불휘발성 메모리 장치의 단면도.
제 2 도는 본 발명의 불휘발성 메모리 장치의 제조공정도이다.
* 도면의 주요부분에 대한 부호의 설명
21 : 반도체 기판 22 : 산화막
23 : 질화막 24 : 터널 산화막
25 : 포토레지스트막 26 : 제 1 폴리
27 : ONO 절연막 28 : 필드 산화막
29 : 게이트 산화막 30 : 제 2 폴리
31 : 스페이서 32 : 소오스, 드레인 영역
33 : 절연막 34 : 소오스, 드레인 전극
본 발명은 불휘발성 메모리 장치의 제조방법에 관한 것으로서, 특히 필드 산화막을 형성하기 전에 제 1 폴리를 형성하고, 필드 산화막을 형성한 다음 제 2 폴리를 형성하여 폴리를 각각의 에칭공정을 실시하여 형성함으로써 양호한 토폴로지를 얻을 수 있고, 소자의 특성저하를 방지하며, 칩의 크기를 감소시킬 수 있는 불휘발성 메모리 장치의 제조방법에 관한 것이다.
제 1 도는 종래의 불휘발성 메모리 장치의 수직 단면도를 도시한 것이다.
종래의 불휘발성 메모리 장치는 반도체 기판(1)상에 필드 산화막(2), 게이트 산화막(3)을 순차 형성하고, 그위에 제 1 폴리(45), 절연막(5) 및 제 2 폴리(6)를 순차 적층한 다음 사진식각하여 제 1 폴리(4), 절연막(5) 및 제 2 폴리(6) 패턴을 형성한다.
그다음, 기판과 반대 도전형을 갖는 불순물을 이온주입하여 소오스, 드레인 영역(7)을 형성하고, 제 1 폴리(4), 절연막(5) 및 제 1 폴리(6)의 측벽에 스페이서(8)를 형성한 다음 기판 전면에 걸쳐 절연막(9)을 형성한다.
상기 절연막(9)을 식각하여 콘택홀을 형성한 다음 금속막을 증착시켜 금속전극(10)을 형성하여 불휘발성 메모리 장치를 만들었다.
상기한 바와같이 종래에는 불휘발성 메모리 장치를 제조하는 데 있어서, 제 1 폴리(4), 절연막(5) 및 제 2 폴리(6)를 순차 적층한 다음에 한번의 사진식각공정으로 제 2 폴리(6), 절연막(5) 및 제 1 폴리(4)를 에칭하여 폴리패턴을 형성하였기 때문에 이 식각공정에서 필드 산화막이 과다 식각에 의하여 손상을 받게되고, 이에따라 절연특성이 저하되는 문제점이 있었다.
사진식각공정시 필드 산화막이 함께 식각되는 것을 방지하기 위하여 필드 산화막을 두껍게 형성함으로서 필드 산화막이 식각공정에 의하여 식각되더라도 소자의 절연특성을 변화시키지 않도록 하는 방법에 사용되었으나, 필드 산화막의 두께가 두꺼워짐에 따라 칩의 면적이 커져서 칩의 크기를 축소시키는데 어려움이 뒤따르고, 후속 공정에서 토폴로지가 문제되었다.
본 발명은 상기한 바와같이 종래기술의 문제점을 해결하기 위한 것으로서, 필드 산화막을 형성하기 전에 제 1 폴리를 형성하고 필드 산화막을 형성한 다음 제 2 폴리를 형성하여 각 폴리를 각각의 에칭 공정을 실시하여 게이트를 형성하여 줌으로써 칩의 크기를 축소시킬 수 있으며 소자의 특성을 변화시키지 않고 양호한 토폴로지를 얻을 수 있는 불휘발성 메모리 장치의 제조방법을 제공하는 데 그 목적이 있다.
상기 목적을 달성하기 위하여, 본 발명은 제 1 도전형의 반도체 기판상에 산화막과 질화막을 순차 형성한 다음 사진식각하여 메모리 셀 영역, 필드 영역 및 액티브 소자 영역을 한정하는 공정과, 메모리 셀 영역이 형성될 부분에 터널 산화막을 형성한 다음 불순물을 이온주입하는 공정과, 폴리실리콘막을 도포한 다음 사진식각하여 메모리 셀 영역내에 제 1폴리를 형성하는 공정과, 제 1 폴리의 상부에 층간 절연막을 형성하는 공정과, 메모리 셀 영역과 액티브 소자 영역을 분리하기 위한 필드 산화막을 형성하는 공정과, 메모리 소자영역이외의 질화막과 산화막을 식각한 다음 게이트 산화막을 형성하는 공정과, 폴리실리콘막을 도포한 다음 사진식각하여 메모리 셀 영역내에 제 2 폴리와 액티브 소자 영역내에 게이트를 형성하는 공정과, 스페이서를 형성한 다음 제 2 도전형의 불순물을 이온주입하여 소오스, 드레인 영역을 형성하는 공정과, 절연막을 기판전면에 형성한 다음 사진식각하여 콘택홀을 형성하고 금속전극을 형성하는 공정으로 이루어지는 것을 특징으로 하는 불휘발성 메모리 장치의 제조방법을 제공한다.
이하 본 발명의 실시예를 첨부도면에 의거하여 상세히 설명한다.
제 2 도는 본 발명의 불휘발성 메모리 장치의 제조공정을 도시한 것이다.
제 2a, b 도는 셀 부분 및 액티브 영역을 한정하기 위한 공정을 도시한 것이다.
제 1 도전형의 반도체 기판(21)상에 열적 산화(Thermal oxidation)공정을 수행하여 400Å의 두께의 산화막(22)을 형성한 다음 그위에 질화막(23)을 제 2a 도와 같이 순차 형성한다.
그다음, 제 2b 도와 같이 질화막(23)과 산화막(22) 일부를 사진식각하여 메모리 셀 영역(M)과 필드 영역(F) 및 액티브 소자 영역(A)을 한정한다.
이때, 메모리 셀 영역(M)에서 질화막(24)이 식각되는 부분은 플로팅 게이트로 사용되는 제 1 폴리가 형성될 부분이고, 필드 영역(F)에서 질화막(24)이 식각되는 부분은 필드 산화막이 형성될 부분이다.
제 2c 도를 참조하면, 메모리 셀 영역(M)의 제 1 폴리가 형성될 부분의 산화막(22)을 식각한 다음 상기 산화막(22)이 식각된 부분에 100Å 두께의 터널 산화막(24)을 형성하고, 불순물을 이온주입한다.
즉, 기판 전면에 포토레지스트막(25)을 도포한 다음 사진식각하여 메모리 셀이 형성될 부분의 포토레지스트막을 제거하고, 이 포토레지스트막(25)을 마스크로 하여 상기 터널 산화막(24)에 기판과 반대 도전형의 불순물을 이온 주입하여 소자로서 사용한다.
이때, 기판이 P형인 경우에 비소(As) 이온이나 인(P)이온을 이온주입한다.
제 2d 도를 참조하면, 기판 전면에 걸쳐 폴리실리콘막을 도포한 다음 사진식각하여 메모리 셀 영역(M)에 제 1 폴리(26)를 형성한다.
그 다음, 제 2e 도와 같이 제 1 폴리(26)상부에 필드 산화공정시 제 1 폴리(26)가 산화되는 것과 제 2 폴리의 스택 게이트 산화막을 위하여 산화막과 절연막을 도포하여 층간 절연막으로 ONO 절연막(27)을 형성한다.
이때, 산화막과 절연막의 두께는 각각 200Å과 250Å로서, 제 2 폴리가 필드 산화막의 형성 공정시 제 1 폴리(26)가 식각되는 것을 방지하기 위하여 상기 절연막(27)이 제 1 폴리(26)를 감싸도록 형성하고, 그이외 부분의 절연막은 식각하여 제거한다.
필드 산화공정(Field oxidation)을 수행하여 소자 분리용 필드 산화막(28)을 제 2f 도와 같이 형성한다.
제 2g 도는 2층의 폴리가 필요한 메모리 셀 영역이외의 부분의 산화막(22)과 질화막(23)을 식각하여 메모리 셀 영역(M)에 액티브 영역을 한정하는 공정을 도시한 것이다.
메모리 셀 영역(M)의 질화막(23)과 산화막(22)의 일부를 남겨두고, 나머지 영역 즉, 메모리 셀 영역(M)일부와 필드 영역(F) 및 액티브 소자 영역(A)의 질화막(23)과 산화막(22)을 모두 제거한 다음 게이트 산화막(29)을 형성한다.
제 2h 도를 참조하면, 폴리실리콘막을 기판 전면에 걸쳐 도포한 다음 사진식각하여 메모리 셀의 콘트롤게이트로 사용되는 제 2 폴리(30)와 액티브 소자인 트랜지스터의 게이트(30)를 각각 형성한다.
제 2i 도를 참조하면, 기판 전면에 산화막을 2000Å의 두께로 도포한 다음 선택적으로 식각하여 제 1 폴리(26), 절연막(27) 및 제 2 폴리(30)의 측면에 스페이서(31)를 형성한다.
그 다음, 기판으로 기판과 반대 도전형의 불순물을 이온주입하여 소오스, 드레인 영역(32)을 형성한다.
제 2j 도를 참조하면, 기판 전면에 절연막(33)을 형성하고, 상기 절연막(33)을 식각하여 콘택홀을 형성한 다음 각 금속전극(33)을 형성하여 본 발명의 불휘발성 메모리 장치를 제조한다.
상기한 바와같은 본 발명에 의하면, 제 1 폴리를 형성하고 필드 산화막을 형성한 다음 제 2 폴리를 형성하여 각 폴리를 각각의 식각공정에 의하여 형성함으로써, 게이트의 식각공정시 필드 산화막이 과다 식각되는 것을 방지하여 소자의 특성이 저하되는 것을 방지할 수 있으며, 필드 산화막의 두께를 얇게 형성할 수 있어 칩의 면적을 감소시킬 수 있을 뿐만 아니라 양호한 토폴로지를 얻어 후속공정을 안정화할 수 있는 이점이 있다.
Claims (1)
- 제 1 도전형의 반도체 기판(21)상에 산화막(22)과 질화막(23)을 순차 형성한 다음 사진식각하여 메모리 셀 영역(M), 필드 영역(F) 및 액티브 소자 영역(A)을 한정하는 공정과, 메모리 셀 영역이 형성될 부분에 터널 산화막(24)을 형성한 다음 불순물을 이온주입하는 공정과, 폴리실리콘막을 도포한 다음 사진식각하여 메모리 셀 영역(M)내에 제 1 폴리(26)를 형성하는 공정과, 제 1 폴리(26)의 상부에 층간 절연막(27)을 형성하는 공정과, 메모리 셀 영역과 액티브 소자 영역을 분리하기 위한 필드 산화막(28)을 형성하는 공정과, 메모리 소자 영역(M)이외의 질화막(23)과 산화막(22)을 식각한 다음 게이트 산화막(29)을 형성하는 공정과, 폴리실리콘막을 도포한 다음 사진식각하여 메모리 셀 영역(M)내에 제 2 폴리(30)와 액티브 소자 영역(A)내에 게이트(30')를 형성하는 공정과, 스페이서(31)를 형성한 다음 제 2 도전형의 불순물을 이온주입하여 소오스, 드레인 영역(32)을 형성하는 공정과, 절연막(33)을 기판 전면에 형성한 다음 사진식각하여 콘택홀을 형성하고 금속막(34)을 형성하는 공정으로 이루어지는 것을 특징으로 하는 불휘발성 메모리 장치의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910000637A KR930008080B1 (ko) | 1991-01-16 | 1991-01-16 | 불휘발성 메모리장치의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910000637A KR930008080B1 (ko) | 1991-01-16 | 1991-01-16 | 불휘발성 메모리장치의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR930008080B1 true KR930008080B1 (ko) | 1993-08-25 |
Family
ID=19309892
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910000637A KR930008080B1 (ko) | 1991-01-16 | 1991-01-16 | 불휘발성 메모리장치의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR930008080B1 (ko) |
-
1991
- 1991-01-16 KR KR1019910000637A patent/KR930008080B1/ko not_active IP Right Cessation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0412558A2 (en) | Method of manufacturing nonvolatile semiconductor memories | |
| EP0780023B1 (en) | Process for self-aligned source for high density memory | |
| US5492850A (en) | Method for fabricating a stacked capacitor cell in semiconductor memory device | |
| US20020048200A1 (en) | Integrated circuit memory devices having non-volatile memory transistors and methods of fabricating the same | |
| KR100199381B1 (ko) | 플래쉬 이이피롬 셀 제조 방법 | |
| KR100549269B1 (ko) | 스플릿 게이트형 플래쉬 메모리 소자의 제조방법 | |
| KR970000977B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| JPH0799292A (ja) | 半導体素子のキャパシタ形成方法 | |
| KR20020047230A (ko) | 반사-방지 코팅으로 반도체 메모리 디바이스를 제조하는방법 | |
| KR930008080B1 (ko) | 불휘발성 메모리장치의 제조방법 | |
| KR100526476B1 (ko) | 스플릿 게이트형 플래쉬 메모리 소자의제조방법 | |
| KR0135690B1 (ko) | 반도체소자의 콘택 제조방법 | |
| KR100412143B1 (ko) | 삼중 게이트 산화막을 적용한 반도체 소자의 제조방법 | |
| KR100336784B1 (ko) | 반도체소자의 제조방법 | |
| KR100321758B1 (ko) | 반도체소자의제조방법 | |
| KR100470992B1 (ko) | 비활성메모리장치의저항형성방법 | |
| KR100252909B1 (ko) | 반도체소자의커패시터제조방법 | |
| KR960006428B1 (ko) | 반도체 소자의 게이트전극 형성방법 | |
| KR0135150B1 (ko) | 반도체 소자의 커패시터 제조방법 | |
| KR960006716B1 (ko) | 반도체 집적회로 제조 방법 | |
| KR0148331B1 (ko) | 고집적 이이피롬 소자 제조 방법 | |
| KR970054214A (ko) | 플래쉬 메모리 셀의 제조 방법 | |
| KR100214539B1 (ko) | 듀얼 게이트절연막을 갖는 반도체소자 제조방법 | |
| KR100231731B1 (ko) | 반도체 소자의 제조방법 | |
| JPH0661361A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060728 Year of fee payment: 14 |
|
| LAPS | Lapse due to unpaid annual fee |