KR960006428B1 - 반도체 소자의 게이트전극 형성방법 - Google Patents
반도체 소자의 게이트전극 형성방법 Download PDFInfo
- Publication number
- KR960006428B1 KR960006428B1 KR1019920024026A KR920024026A KR960006428B1 KR 960006428 B1 KR960006428 B1 KR 960006428B1 KR 1019920024026 A KR1019920024026 A KR 1019920024026A KR 920024026 A KR920024026 A KR 920024026A KR 960006428 B1 KR960006428 B1 KR 960006428B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- forming
- gate electrode
- region
- source
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 5
- 238000004519 manufacturing process Methods 0.000 title abstract description 3
- 239000012535 impurity Substances 0.000 claims abstract description 12
- 238000010438 heat treatment Methods 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 6
- 238000009792 diffusion process Methods 0.000 claims abstract description 6
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 6
- 239000010703 silicon Substances 0.000 claims abstract description 6
- 230000000694 effects Effects 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 15
- 229920005591 polysilicon Polymers 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 5
- 238000001312 dry etching Methods 0.000 claims description 4
- 229920002120 photoresistant polymer Polymers 0.000 claims description 2
- 125000006850 spacer group Chemical group 0.000 description 3
- 230000000087 stabilizing effect Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
내용 없음.
Description
제1도는 종래 기술방법에 의하여 형성된 게이트전극의 단면도.
제2a도 내지 제2d도는 본 발명의 제1실시예에 의하여 형성된 게이트전극의 단면 도.
제3a도 내지 제3d도는 본 발명의 다른 실시예에 의하여 형성된 게이트전극의 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 실리콘기판 2 : 소오스 영역
3 : 드레인 영역 4 : 게이트 산화막
5 : 게이트 폴리실리콘 6 : 산화막 스페이서
7,7' : 산화막 8 : 마스크
9 : 게이트용 절연막 10 : 게이트 채널영역
본 발명은 반도체 소자의 게이트전극 형성방법에 관한 것으로, 특히 게이트 폴리실리콘 패턴후 소오스영역과 드레인영역을 안정화시키기 위한 열처리 공정으로 발생하는 게이트 채널 방향으로의 확산을 방지하기위하여 소오스영역과 드레인영역을 형성한 후 게이트 폴리실리콘을 형성하는 게이트전극 형성방법에 관한것이다.
반도체 소자의 제조공정에 있어서 게이트전극은 스위치(switch)로서 회로내의 역할을 하고 있으므로 필수적으로 사용되고 있으며 집적도의 증가에 따라 게이트의 채널 길이가 작아지며 이로 인한 쇼트채널 효과(short channel effect) 등의 문제점들이 발생하고 있다.
즉, 게이트전극을 구성하는 소오스영역 및 드레인영역이 후속공정의 열처리 공정에 의하여 게이트채널쪽으로 확산되기 때문이다.
제1도를 참조하여 종래기술에 의해 형성된 게이트전극 및 문제점을 설명하기로 한다.
제1도는 실리콘기판(1) 상부에 게이트 산화막(4)과 게이트 폴리실리콘(5)을 적층하고, 감광막(도시안됨)을 이용하여 게이트 폴리실리콘 패턴을 형성한 후, 산화막 스페이서(6)을 형성하고, 소오스영역(2)과 드레인영역(3) 형성을 위하여 불순물을 주입하고, 소오스영역(2)과 드레인영역(3)의 안정화를 위한 열처리공정을 실시하여 게이트전극을 형성한 단면도로서 소오스영역(2) 및 드레인영역(3) 형성을 위하여 주입된 불순물이 소오스 및 드레인영역의 안정화를 위한 열처리 공정단계에서 패턴된 게이트의 채널영역(10)으로 확산되는현상이 나타나며 이때의 확산되는 정도에 따라 쇼트채널 효과의 문제점이 발생하게 된다.
따라서, 본 발명에서는 소오스영역 및 드레인영역을 형성한 후에 게이트 폴리실리콘을 형성하여 소자의 신뢰성을 향상시키는 게이트전극 형성방법을 제공하는데 그 목적이 있다.
이하, 본 발명을 도면을 참조하여 상세히 설명하기로 한다.
제2a도 내지 제2d도는 본 발명에 의해 형성된 제1실시예의 게이트전극의 단면도로서, 제2a도는 실리콘기판(1) 상부에 소오스 및 드레인영역을 형성하는 불순물 주입시의 손상(damage)을 방지하기 위한 산화막(7)을 증착하고 불순물을 주입한 단면도이다.
제2b도는 소오스 및 드레인영역(2,3)을 형성한 후 소오스영역(2)과 드레인영역(3)의 안정화를 위하여 열처리 공정을 진행하고 일정두께의 산화막(7')을 적층한 후 감광막을 이용한 마스크(8)를 형성한 단면도이다.
제2c도는 건식식각방법에 의하여 산화막의 예정된 부분을 식각하고 게이트 채널용 불순물을 주입하여 게이트 채널영역(10)을 형성한 후 그 상부에 게이트 절연막(9)과 게이트 폴리실리콘(5)을 적층하고 감광막을 이용하여 게이트전극 마스크(8)를 형성한 단면도이다.
제2d도는 건식식각방법으로 게이트 폴리실리콘(5)과 게이트절연막(9)을 식각하고 감광막 마스크를 제거하여 게이트전극을 형성한 단면도로서 소오스영역과 드레인영역을 먼저 형성시킨 후 게이트 폴리실리콘을 형성시킴으로써 소오스영역과 드레인영역의 불순물이 게이트 채널쪽으로 확산되는 현상을 방지할 수 있다.
제3a도 내지 제3d도는 본 발명의 다른 실시예에 의해 형성된 게이트전극의 단면도로서, 제3a도는 실리콘기판(1) 상부에 기판 표면보호를 위한 산화막(7)을 증착하고 소오스영역 및 드레인영역(2,3) 형성을 위한 불순물을 주입한 단면도이다.
제3b도는 소오스영역 및 드레인영역(2,3)을 형성한 후 소오스영역(2)과 드레인영역(3)의 안정화를 위하여 열처리 공정을 진행하고 일정두께의 산화막(7`)을 적층한 후 마스크(8)를 형성한 단면도이다.
제3c도는 건식식각방법에 의하여 산화막(7`)의 예정된 부분을 식각하고 게이트 채널용 불순물을 주입하여 게이트 채널영역(10)을 형성한 후 게이트절연막(9)과 게이트 폴리실리콘(5)을 적층한 단면도이다.
제3d도는 블랭킷 에치백(blanket etch back) 식각공정에 의하여 게이트 채널영역(10) 상부에만 게이트폴리실리콘(5)을 형성한 단면도이다.
본 발명에 의하면, 소오스영역 및 드레인영역을 형성시킨 후 게이트 폴리실리콘을 형성시킴으로써 종래기술에서 사용되는 산화막 스페이서의 형성공정이 불필요하며 소오스영역과 드레인영역의 측면확산(lateraldiffusion)의 마진 (margin)을 확보할 수 있으므로 쇼트채널 효과에 의한 소자의 전기적 특성 저하를 방지할 수 있다.
Claims (2)
- 반도체 소자의 게이트전극 형성방법에 있어서, 소오스 및 드레인영역의 게이트 채널영역으로의 확산에 의한 쇼트채널 효과를 방지하기 위하여, 실리콘기판 상부에 먼저 얇은 두께의 산화막을 증착하고 불순물을 주입하여 소오스영역과 드레인영역을 형성하는 단계와, 소오스영역과 드레인영역의 안정화를 위하여 열처리 공정을 진행하고 산화막을 적층하여 마스크 패턴을 형성하는 단계와, 산화막의 예정된 부분을 건식식각하고 게이트 채널용 불순물을 주입하여 게이트 채널영역을 형성한 후 그 상부에 게이트절연막과 게이트 폴리실리콘을 적층하고 게이트전극 마스크를 형성하는 단계와, 게이트 폴리실리콘과 게이트 절연막을 식각하고 감광막 마스크를 제거하여 게이트전극을 형성하는 단계로 이루어진 반도체 소자의 게이트전극 형성방법.
- 제1항에 있어서, 게이트절연막과 게이트 폴리실리콘 식각시 마스크없이 블랭킷 에치백 식각공정으로 진행하는 것을 특징으로 하는 반도체 소자의 게이트전극 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920024026A KR960006428B1 (ko) | 1992-12-12 | 1992-12-12 | 반도체 소자의 게이트전극 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920024026A KR960006428B1 (ko) | 1992-12-12 | 1992-12-12 | 반도체 소자의 게이트전극 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940016619A KR940016619A (ko) | 1994-07-23 |
| KR960006428B1 true KR960006428B1 (ko) | 1996-05-15 |
Family
ID=19345333
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920024026A KR960006428B1 (ko) | 1992-12-12 | 1992-12-12 | 반도체 소자의 게이트전극 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960006428B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101253740B1 (ko) * | 2005-04-29 | 2013-04-11 | 매그나칩 반도체 유한회사 | 반도체 소자의 제조방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100403323B1 (ko) * | 1996-06-29 | 2004-05-10 | 주식회사 하이닉스반도체 | 반도체 소자의 패턴 형성방법 |
-
1992
- 1992-12-12 KR KR1019920024026A patent/KR960006428B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101253740B1 (ko) * | 2005-04-29 | 2013-04-11 | 매그나칩 반도체 유한회사 | 반도체 소자의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR940016619A (ko) | 1994-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2128807A (en) | Improvements in or relating to a method for fabricating an MOS device | |
| KR100223927B1 (ko) | 전계 효과 트랜지스터 및 그 제조방법 | |
| KR100255512B1 (ko) | 플래쉬 메모리 소자 제조방법 | |
| US5527725A (en) | Method for fabricating a metal oxide semiconductor field effect transistor | |
| KR940002952A (ko) | 반도체 장치 및 그 제조방법 | |
| KR960006428B1 (ko) | 반도체 소자의 게이트전극 형성방법 | |
| KR960014720B1 (ko) | 폴리 사이드 구조를 갖는 게이트 전극 형성 방법 | |
| KR100198676B1 (ko) | 반도체 소자의 트랜지스터의 구조 및 제조방법 | |
| KR0170891B1 (ko) | 반도체 모스펫 제조방법 | |
| KR100198632B1 (ko) | 반도체 소자의 제조방법 | |
| KR100202642B1 (ko) | 모스형 트랜지스터 및 그 제조 방법 | |
| KR0155827B1 (ko) | 불휘발성 반도체 장치의 소자분리방법 | |
| KR0156787B1 (ko) | 반도체 소자 제조방법 | |
| KR0172545B1 (ko) | 반도체 소자의 소자분리막 제조방법 | |
| KR100215871B1 (ko) | 반도체 소자의 제조방법 | |
| KR0125296B1 (ko) | 모스펫(mosfet) 제조방법 | |
| KR930008080B1 (ko) | 불휘발성 메모리장치의 제조방법 | |
| KR0172749B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| KR100314738B1 (ko) | 반도체소자의게이트전극형성방법 | |
| KR960012262B1 (ko) | 모스(mos) 트랜지스터 제조방법 | |
| KR0179755B1 (ko) | 반도체소자 제조방법 | |
| KR100567047B1 (ko) | 모스 트랜지스터 제조방법 | |
| KR100249150B1 (ko) | 필드산화막 형성방법 | |
| KR100215857B1 (ko) | 트랜지스터의 제조방법 | |
| KR100235980B1 (ko) | 모스패트 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050422 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |