JP2815106B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2815106B2 JP2815106B2 JP5068740A JP6874093A JP2815106B2 JP 2815106 B2 JP2815106 B2 JP 2815106B2 JP 5068740 A JP5068740 A JP 5068740A JP 6874093 A JP6874093 A JP 6874093A JP 2815106 B2 JP2815106 B2 JP 2815106B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- ion implantation
- interlayer insulating
- semiconductor device
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Memories (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、データ書き込みを製造
工程の後期に設定することによって納期の短縮化が可能
なマスクＲＯＭなどの半導体装置の製造方法に関する。
工程の後期に設定することによって納期の短縮化が可能
なマスクＲＯＭなどの半導体装置の製造方法に関する。
【０００２】
【従来の技術】一般に、マスクＲＯＭにおいて、メモリ
ーセル部のトランジスタは予め同一しきい値に設定され
ており、この後データに応じて選択的に所定のイオンを
ゲート電極下のチャネル領域に注入し、上記とは異なる
しきい値、例えばしきい値を上げることによってオン状
態のトランジスタをオフ状態に変化させることによって
書き込みが行われる。また、しきい値を下げる場合もあ
る。
ーセル部のトランジスタは予め同一しきい値に設定され
ており、この後データに応じて選択的に所定のイオンを
ゲート電極下のチャネル領域に注入し、上記とは異なる
しきい値、例えばしきい値を上げることによってオン状
態のトランジスタをオフ状態に変化させることによって
書き込みが行われる。また、しきい値を下げる場合もあ
る。
【０００３】このようなマスクＲＯＭのデータ書き込み
を、納期短縮のため半導体製造工程の後期に設定する場
合、ゲート電極上を層間絶縁膜で覆った状態や、あるい
は層間絶縁膜及び保護膜を積層した状態で所定のイオン
を注入することによってなされる。この場合、ゲート電
極、層間絶縁膜、保護膜等は各々製造工程上、膜厚ばら
つきを持っており、多層構造にすると全体の膜厚ばらつ
きは更に増大する。よって、データ書き込みイオン注入
を行った場合、この膜厚ばらつきのため、注入イオンが
安定してゲート電極上のチャネル領域に到達せず、所定
のしきい値が安定して得られないため、マスクＲＯＭの
動作上問題が生じることがあった。
を、納期短縮のため半導体製造工程の後期に設定する場
合、ゲート電極上を層間絶縁膜で覆った状態や、あるい
は層間絶縁膜及び保護膜を積層した状態で所定のイオン
を注入することによってなされる。この場合、ゲート電
極、層間絶縁膜、保護膜等は各々製造工程上、膜厚ばら
つきを持っており、多層構造にすると全体の膜厚ばらつ
きは更に増大する。よって、データ書き込みイオン注入
を行った場合、この膜厚ばらつきのため、注入イオンが
安定してゲート電極上のチャネル領域に到達せず、所定
のしきい値が安定して得られないため、マスクＲＯＭの
動作上問題が生じることがあった。
【０００４】そこで、本願出願人は、このための対策と
して、データ書き込みイオン注入を複数段でエネルギー
を変えて行い、しきい値を安定させ得る方法を提案して
いる（特開平４−８７３７０号）。
して、データ書き込みイオン注入を複数段でエネルギー
を変えて行い、しきい値を安定させ得る方法を提案して
いる（特開平４−８７３７０号）。
【０００５】
【発明が解決しようとする課題】しかし、上記提案方法
による場合には、イオン注入を複数回行うが、１回のイ
オン注入量がほぼ１回のみイオン注入を行う場合と同じ
であるため、スループットがほぼ注入回数に反比例して
低減するという問題がある。特に、データ書き込みイオ
ン注入を行うための現状のイオン注入装置においては、
この半導体装置（マスクＲＯＭ）の製造能力がイオン注
入装置のスループットで決まるため、スループット低下
が特に問題となる。
による場合には、イオン注入を複数回行うが、１回のイ
オン注入量がほぼ１回のみイオン注入を行う場合と同じ
であるため、スループットがほぼ注入回数に反比例して
低減するという問題がある。特に、データ書き込みイオ
ン注入を行うための現状のイオン注入装置においては、
この半導体装置（マスクＲＯＭ）の製造能力がイオン注
入装置のスループットで決まるため、スループット低下
が特に問題となる。
【０００６】また、イオン注入量が増加するため、接合
リーク特性や拡散抵抗特性が変動するという問題も招来
される。
リーク特性や拡散抵抗特性が変動するという問題も招来
される。
【０００７】本発明は、このような従来技術の課題を解
決すべくなされたものであり、メモリーセル部のトラン
ジスタのしきい値を安定させ、かつ、スループット低下
が無く、しかも接合リーク特性や拡散抵抗特性が変動す
るのを防止できる半導体装置の製造方法を提供すること
を目的とする。
決すべくなされたものであり、メモリーセル部のトラン
ジスタのしきい値を安定させ、かつ、スループット低下
が無く、しかも接合リーク特性や拡散抵抗特性が変動す
るのを防止できる半導体装置の製造方法を提供すること
を目的とする。
【０００８】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、マスクＲＯＭのメモリーセル部となるトラン
ジスタのしきい値電圧をイオン注入で相違させることに
よりデータを書き込む方式のＲＯＭを含む半導体装置の
製造方法であって、該トランジスタのゲート電極上を層
間絶縁膜あるいは層間絶縁膜及び保護膜からなる絶縁膜
で覆うと共に、該ゲート電極の上方にある絶縁膜部分
に、複数レベルで厚みを異ならせることにより段差を形
成する工程と、該絶縁膜部分側から該ゲート電極側に向
けてデータ書き込みイオン注入を行う工程と、を含むの
で、そのことにより上記目的が達成される。
造方法は、マスクＲＯＭのメモリーセル部となるトラン
ジスタのしきい値電圧をイオン注入で相違させることに
よりデータを書き込む方式のＲＯＭを含む半導体装置の
製造方法であって、該トランジスタのゲート電極上を層
間絶縁膜あるいは層間絶縁膜及び保護膜からなる絶縁膜
で覆うと共に、該ゲート電極の上方にある絶縁膜部分
に、複数レベルで厚みを異ならせることにより段差を形
成する工程と、該絶縁膜部分側から該ゲート電極側に向
けてデータ書き込みイオン注入を行う工程と、を含むの
で、そのことにより上記目的が達成される。
【０００９】また、上記層間絶縁膜を多層構造となし、
その最上層の一部を除去することで前記段差を形成して
もよい。或は、保護膜を多層構造となし、データ書き込
みイオン注入前に、保護膜の途中までを形成すると共に
段差を形成し、データ書き込みイオン注入を行った後
に、上層の保護膜部分を形成してもよい。
その最上層の一部を除去することで前記段差を形成して
もよい。或は、保護膜を多層構造となし、データ書き込
みイオン注入前に、保護膜の途中までを形成すると共に
段差を形成し、データ書き込みイオン注入を行った後
に、上層の保護膜部分を形成してもよい。
【００１０】上記段差は、トランジスタのチャネル長方
向と交差するように形成するのが好ましい。また、段差
のギャップ量ｄが、式（Ｘ／Ｙ）×Ｚ（ただし、Ｘは半
導体基板材質のデータ書き込みイオン阻止能、Ｙは段差
形成材質のデータ書き込みイオン阻止能、Ｚは半導体基
板中のデータ書き込みイオン広がり量）を満足するよう
に、段差を形成するのが好ましい。
向と交差するように形成するのが好ましい。また、段差
のギャップ量ｄが、式（Ｘ／Ｙ）×Ｚ（ただし、Ｘは半
導体基板材質のデータ書き込みイオン阻止能、Ｙは段差
形成材質のデータ書き込みイオン阻止能、Ｚは半導体基
板中のデータ書き込みイオン広がり量）を満足するよう
に、段差を形成するのが好ましい。
【００１１】
【作用】本発明にあっては、データ書き込みイオン注入
を、段差を有する絶縁膜側から行うので、注入イオンの
到達する深さが、段差を挟んで異なる薄肉部分ではイオ
ンの到達深さが深くなり、厚肉部分ではイオンの到達深
さが浅くなる。
を、段差を有する絶縁膜側から行うので、注入イオンの
到達する深さが、段差を挟んで異なる薄肉部分ではイオ
ンの到達深さが深くなり、厚肉部分ではイオンの到達深
さが浅くなる。
【００１２】
【実施例】以下、本発明を実施例に基づいて詳述する。
なお、これによってこの発明は限定を受けるものではな
い。
なお、これによってこの発明は限定を受けるものではな
い。
【００１３】（実施例１）図１は、本実施例１に係る半
導体装置の製造方法を説明するための図を示す。先ず、
半導体基板１の上にゲート酸化膜３を形成し、そのゲー
ト酸化膜３の上にゲート電極４を配置する。ゲート電極
４としては、例えば１５００オングストローム厚の下層
Ｎ+ＰｏｌｙＳｉと、２０００オングストローム厚の上
層タングステンシリサイドとからなる二層構造のものが
該当する。
導体装置の製造方法を説明するための図を示す。先ず、
半導体基板１の上にゲート酸化膜３を形成し、そのゲー
ト酸化膜３の上にゲート電極４を配置する。ゲート電極
４としては、例えば１５００オングストローム厚の下層
Ｎ+ＰｏｌｙＳｉと、２０００オングストローム厚の上
層タングステンシリサイドとからなる二層構造のものが
該当する。
【００１４】続いて、半導体基板１にゲート電極４側か
らイオン注入を行い、半導体基板１にソース・ドレイン
領域２を形成し、メモリーセルトランジスタを作製す
る。
らイオン注入を行い、半導体基板１にソース・ドレイン
領域２を形成し、メモリーセルトランジスタを作製す
る。
【００１５】次に、ＮＳＧ、ＢＰＳＧ膜等からなる４０
００〜８０００オングストローム厚の層間絶縁膜５を形
成する。ＢＰＳＧ膜は上層側に、ＮＳＧ膜は下層側にそ
れぞれ形成される。続いて、層間絶縁膜５の上に金属配
線７を形成する。この場合、金属配線７はトランジスタ
のチャネル上には位置しないように配線する。
００〜８０００オングストローム厚の層間絶縁膜５を形
成する。ＢＰＳＧ膜は上層側に、ＮＳＧ膜は下層側にそ
れぞれ形成される。続いて、層間絶縁膜５の上に金属配
線７を形成する。この場合、金属配線７はトランジスタ
のチャネル上には位置しないように配線する。
【００１６】次に、段差作製用のマスクパターン１２を
用いて、層間絶縁膜５に段差１１を形成する（図２参
照）。この段差１１は、例えばメモリーセルトランジス
タのチャネル領域を、ソース側とドレイン側に２分割す
るよう形成する。つまり、トランジスタのチャネル長方
向と交差するように形成する。
用いて、層間絶縁膜５に段差１１を形成する（図２参
照）。この段差１１は、例えばメモリーセルトランジス
タのチャネル領域を、ソース側とドレイン側に２分割す
るよう形成する。つまり、トランジスタのチャネル長方
向と交差するように形成する。
【００１７】次に、ＲＯＭデータ書き込みマスクを用い
て、レジストパターン９を形成し、11Ｂ+イオン注入を
行ってメモリーセルトランジスタのチャネル領域にボロ
ンイオン１０を導入する。このとき、段差１１によって
イオン注入の深さに違いが生じる。
て、レジストパターン９を形成し、11Ｂ+イオン注入を
行ってメモリーセルトランジスタのチャネル領域にボロ
ンイオン１０を導入する。このとき、段差１１によって
イオン注入の深さに違いが生じる。
【００１８】図３は、ＲＯＭデータ書き込みイオン注入
時のメモリーセルトランジスタ断面構造を示している。
この図において、（ａ）は層間絶縁膜５が所望の値とな
った場合、（ｂ）は薄くなった場合、（ｃ）は厚くなっ
た場合を表している。
時のメモリーセルトランジスタ断面構造を示している。
この図において、（ａ）は層間絶縁膜５が所望の値とな
った場合、（ｂ）は薄くなった場合、（ｃ）は厚くなっ
た場合を表している。
【００１９】この図より理解されるように、本実施例に
よる場合には、段差１１を設けているので、チャネル領
域が２つのＡ領域とＢ領域とに分けられる。また、Ａ領
域、Ｂ領域とが存在する深さ領域は、層間絶縁膜５が薄
くなると深くなり｛図３（ｂ）参照｝、層間絶縁膜５が
厚くなると浅くなる｛図３（ｃ）参照｝。
よる場合には、段差１１を設けているので、チャネル領
域が２つのＡ領域とＢ領域とに分けられる。また、Ａ領
域、Ｂ領域とが存在する深さ領域は、層間絶縁膜５が薄
くなると深くなり｛図３（ｂ）参照｝、層間絶縁膜５が
厚くなると浅くなる｛図３（ｃ）参照｝。
【００２０】図４はトランジスタチャネル部のボロン濃
度を示した図である。この図において、（ａ）は層間絶
縁膜５が所望の値となった場合、（ｂ）は薄くなった場
合、（ｃ）は厚くなった場合を表している。なお、段差
１１のギャップ量ｄを所望の値に選んでいる。
度を示した図である。この図において、（ａ）は層間絶
縁膜５が所望の値となった場合、（ｂ）は薄くなった場
合、（ｃ）は厚くなった場合を表している。なお、段差
１１のギャップ量ｄを所望の値に選んでいる。
【００２１】この図４より理解されるように、通常の注
入を行って所定のしきい値が得られる、Ａ領域、Ｂ領域
における深さ方向のボロン濃度の範囲Ｌは共に等しく、
Ａ領域の範囲ＬとＢ領域の範囲Ｌとが重なることなく、
かつ、離れることなく、接する状態に形成される。この
状態において、層間絶縁膜５が所望の値の場合には、
（ａ）に示すようにＡ領域およびＢ領域において所定の
しきい値が得られる２Ｌの範囲のほぼ中心が、所望の深
さ部分（ｘ＝０）に位置する。また、層間絶縁膜５が薄
くなった場合には、（ｂ）に示すように所定のしきい値
が得られる２Ｌの範囲の高い側の端部が、所望の深さ部
分（ｘ＝０）に位置する。また、層間絶縁膜５が厚くな
った場合には、（ｃ）に示すように所定のしきい値が得
られる２Ｌの範囲の低い側の端部が、所望の深さ部分
（ｘ＝０）に位置する。このため、段差１１が無い場合
には、通常の注入を行って所定のしきい値が得られる深
さ方向のボロン濃度の範囲はＬとなることに比べて、層
間絶縁膜５の膜厚バラツキに対するマージンを２倍にす
ることができる。
入を行って所定のしきい値が得られる、Ａ領域、Ｂ領域
における深さ方向のボロン濃度の範囲Ｌは共に等しく、
Ａ領域の範囲ＬとＢ領域の範囲Ｌとが重なることなく、
かつ、離れることなく、接する状態に形成される。この
状態において、層間絶縁膜５が所望の値の場合には、
（ａ）に示すようにＡ領域およびＢ領域において所定の
しきい値が得られる２Ｌの範囲のほぼ中心が、所望の深
さ部分（ｘ＝０）に位置する。また、層間絶縁膜５が薄
くなった場合には、（ｂ）に示すように所定のしきい値
が得られる２Ｌの範囲の高い側の端部が、所望の深さ部
分（ｘ＝０）に位置する。また、層間絶縁膜５が厚くな
った場合には、（ｃ）に示すように所定のしきい値が得
られる２Ｌの範囲の低い側の端部が、所望の深さ部分
（ｘ＝０）に位置する。このため、段差１１が無い場合
には、通常の注入を行って所定のしきい値が得られる深
さ方向のボロン濃度の範囲はＬとなることに比べて、層
間絶縁膜５の膜厚バラツキに対するマージンを２倍にす
ることができる。
【００２２】しかしながら、上述したギャップ量ｄが少
ない場合には、Ａ領域の範囲ＬとＢ領域の範囲Ｌとが重
なり、逆に多い場合にはＡ領域の範囲ＬとＢ領域の範囲
Ｌとが離れるため、上記マージンを２倍にすることがで
きなくなる。よって、ギャップ量ｄは、適当な値に決定
する必要がある。
ない場合には、Ａ領域の範囲ＬとＢ領域の範囲Ｌとが重
なり、逆に多い場合にはＡ領域の範囲ＬとＢ領域の範囲
Ｌとが離れるため、上記マージンを２倍にすることがで
きなくなる。よって、ギャップ量ｄは、適当な値に決定
する必要がある。
【００２３】上記ギャップ量ｄの適当な値は、以下の式
により算出することができる。
により算出することができる。
【００２４】ギャップ量ｄ＝（Ｘ／Ｙ）×Ｚ 但し、Ｘは、半導体基板材質のデータ書き込みイオン阻止能 Ｙは、段差形成材質のデータ書き込みイオン阻止能 Ｚは、半導体基板中のデータ書き込みイオンの広がり量 例えば、半導体基板がシリコンで、段差形成材料がシリ
コン酸化膜であるとする。また、データ書き込みイオン
注入のエネルギーを４００ｋｅＶとすると、ＬＳＳ理論
から求めたボロンのシリコン中及びシリコン酸化膜中の
投影飛程（Ｒｐ）の標準偏差（△Ｒｐ）は、シリコン中
では０．８９８７μｍ（△Ｒｐ＝０．１１２１μｍ）と
なり、シリコン酸化膜中では０．９７５９μｍ（△Ｒｐ
＝０．１１８１μｍ）となる。イオン阻止能は、ほぼ注
入イオンの深さに関する投影飛程（Ｒｐ）に反比例する
と考えられるので、上記式中のＸ／Ｙは、段差形成材質
のＲｐ／半導体基板材質のＲｐ＝０．９７５９／０．８
９８７≒１．０９となる。
コン酸化膜であるとする。また、データ書き込みイオン
注入のエネルギーを４００ｋｅＶとすると、ＬＳＳ理論
から求めたボロンのシリコン中及びシリコン酸化膜中の
投影飛程（Ｒｐ）の標準偏差（△Ｒｐ）は、シリコン中
では０．８９８７μｍ（△Ｒｐ＝０．１１２１μｍ）と
なり、シリコン酸化膜中では０．９７５９μｍ（△Ｒｐ
＝０．１１８１μｍ）となる。イオン阻止能は、ほぼ注
入イオンの深さに関する投影飛程（Ｒｐ）に反比例する
と考えられるので、上記式中のＸ／Ｙは、段差形成材質
のＲｐ／半導体基板材質のＲｐ＝０．９７５９／０．８
９８７≒１．０９となる。
【００２５】また、上記Ｚを所定のしきい値の得られる
濃度で規定した場合、例えばシリコン中の△Ｒｐ（＝
０．１１２１μｍ）の２倍程度の範囲で所望の濃度以上
の基板濃度が得られたとすれば、ギャップ量ｄは、１．
０９×（２×０．１１２１）≒０．２４μｍとなる。Ｚ
値としては、実際には、実験的に求めた値か、或はシミ
ュレーション等により予測した値が用いられ、これらの
値は注入条件により変化するものである。
濃度で規定した場合、例えばシリコン中の△Ｒｐ（＝
０．１１２１μｍ）の２倍程度の範囲で所望の濃度以上
の基板濃度が得られたとすれば、ギャップ量ｄは、１．
０９×（２×０．１１２１）≒０．２４μｍとなる。Ｚ
値としては、実際には、実験的に求めた値か、或はシミ
ュレーション等により予測した値が用いられ、これらの
値は注入条件により変化するものである。
【００２６】したがって、本実施例による場合には、ギ
ャップ量ｄが０．２４μｍである段差を設ければ、最も
マージンの大きなトランジスタが形成できる。
ャップ量ｄが０．２４μｍである段差を設ければ、最も
マージンの大きなトランジスタが形成できる。
【００２７】（実施例２）図５は、本実施例２に係る半
導体装置の製造方法を説明するための図を示す。本実施
例２では、金属配線７を形成する前に、データ書き込み
イオン注入を行っている。この実施例の場合のギャップ
量ｄの算出は、上記実施例１と同様である。
導体装置の製造方法を説明するための図を示す。本実施
例２では、金属配線７を形成する前に、データ書き込み
イオン注入を行っている。この実施例の場合のギャップ
量ｄの算出は、上記実施例１と同様である。
【００２８】（実施例３） 図６は、本実施例３に係る半導体装置の製造方法を説明
するための図を示す。本実施例３では、金属配線７の上
を覆って第１の保護膜８を形成し、その後に第１の保護
膜８の一部を除去することで段差１１を設け、続いて第
２の保護膜として機能するレジストパターン９を形成す
る方法である。つまり、保護膜としては、第１の保護膜
８と第２の保護膜として機能するレジストパターン９と
からなり、第１の保護膜８を形成した後に段差１１を設
けると共にデータ書き込みイオン注入を行い、その後に
レジストパターン９を形成している。この実施例の場合
のギャップ量ｄの算出は、段差形成材質が異なるため、
それに相当するＹを用いて行う。
するための図を示す。本実施例３では、金属配線７の上
を覆って第１の保護膜８を形成し、その後に第１の保護
膜８の一部を除去することで段差１１を設け、続いて第
２の保護膜として機能するレジストパターン９を形成す
る方法である。つまり、保護膜としては、第１の保護膜
８と第２の保護膜として機能するレジストパターン９と
からなり、第１の保護膜８を形成した後に段差１１を設
けると共にデータ書き込みイオン注入を行い、その後に
レジストパターン９を形成している。この実施例の場合
のギャップ量ｄの算出は、段差形成材質が異なるため、
それに相当するＹを用いて行う。
【００２９】（実施例４）図７は、本実施例４に係る半
導体装置の製造方法を説明するための図を示す。本実施
例４では、層間絶縁膜５の上に第２の層間絶縁膜６を設
け、第２の層間絶縁膜６をエッチングにより一部除去す
ることで段差１１を作る方法である。つまり、層間絶縁
膜としては、層間絶縁膜５と第２の層間絶縁膜６とから
なり、上側の第２の層間絶縁膜６の一部を除去して段差
１１を形成している。この実施例の場合のギャップ量ｄ
の算出は、実施例３と同様にして行う。
導体装置の製造方法を説明するための図を示す。本実施
例４では、層間絶縁膜５の上に第２の層間絶縁膜６を設
け、第２の層間絶縁膜６をエッチングにより一部除去す
ることで段差１１を作る方法である。つまり、層間絶縁
膜としては、層間絶縁膜５と第２の層間絶縁膜６とから
なり、上側の第２の層間絶縁膜６の一部を除去して段差
１１を形成している。この実施例の場合のギャップ量ｄ
の算出は、実施例３と同様にして行う。
【００３０】なお、本実施例４や上述した実施例３の場
合においては、第１の保護膜８あるいは第２の層間絶縁
膜６は、ＳｉＮを用いるなどして層間絶縁膜５と材質を
変えることができるので、エッチングで選択性良く除去
でき、段差寸法の制御が行い易いという利点がある。参
考のため、段差形成材質がシリコン窒化膜の場合のギャ
ップ量ｄは、（０．７５４４／０８９８７）×（２×
０．１１２１）≒０．１９μｍである。
合においては、第１の保護膜８あるいは第２の層間絶縁
膜６は、ＳｉＮを用いるなどして層間絶縁膜５と材質を
変えることができるので、エッチングで選択性良く除去
でき、段差寸法の制御が行い易いという利点がある。参
考のため、段差形成材質がシリコン窒化膜の場合のギャ
ップ量ｄは、（０．７５４４／０８９８７）×（２×
０．１１２１）≒０．１９μｍである。
【００３１】上記各実施例ではデータ書き込みイオン注
入は層間絶縁膜５を形成した後に行っているが、層間絶
縁膜５よりも薄い状態でデータ書き込みイオン注入を行
う必要がある場合には、層間絶縁膜５の途中まで形成し
た後でデータ書き込みイオン注入を行い、その後に上層
の層間絶縁膜５部分を形成してもよい。更に、その後
に、金属配線などを形成してもよいことはもちろんであ
る。
入は層間絶縁膜５を形成した後に行っているが、層間絶
縁膜５よりも薄い状態でデータ書き込みイオン注入を行
う必要がある場合には、層間絶縁膜５の途中まで形成し
た後でデータ書き込みイオン注入を行い、その後に上層
の層間絶縁膜５部分を形成してもよい。更に、その後
に、金属配線などを形成してもよいことはもちろんであ
る。
【００３２】また、上記各実施例では段差を１つ、つま
り厚みの異なる領域を２つ形成して、データ書き込みイ
オン注入を行っているが、本発明はこれに限らず、段差
を２つ以上、つまり厚みの異なる領域を３つ以上形成し
て、データ書き込みイオン注入を行ってもよい。このよ
うにした場合には、前記マージンをより大きくできる利
点がある。
り厚みの異なる領域を２つ形成して、データ書き込みイ
オン注入を行っているが、本発明はこれに限らず、段差
を２つ以上、つまり厚みの異なる領域を３つ以上形成し
て、データ書き込みイオン注入を行ってもよい。このよ
うにした場合には、前記マージンをより大きくできる利
点がある。
【００３３】
【発明の効果】以上の説明から明かなように、本発明に
よれば、イオン注入回数の増加が無いので処理能力の低
下を防止でき、また処理能力の低下を防止した状態で膜
厚に対するマージンを大きくでき、このためメモリーセ
ル部のトランジスタのしきい値を安定化できる。また、
層間絶縁膜上あるいは保護膜上からデータ書き込み注入
を行うプロセスを安定して行えるので、マスクＲＯＭの
短納期化技術に特に大きく寄与できる。更に、データ書
き込みイオン注入量の増加も無いので、接合リーク特性
や拡散抵抗特性に与える影響も少なくでき、半導体装置
の性能が劣化することもない。
よれば、イオン注入回数の増加が無いので処理能力の低
下を防止でき、また処理能力の低下を防止した状態で膜
厚に対するマージンを大きくでき、このためメモリーセ
ル部のトランジスタのしきい値を安定化できる。また、
層間絶縁膜上あるいは保護膜上からデータ書き込み注入
を行うプロセスを安定して行えるので、マスクＲＯＭの
短納期化技術に特に大きく寄与できる。更に、データ書
き込みイオン注入量の増加も無いので、接合リーク特性
や拡散抵抗特性に与える影響も少なくでき、半導体装置
の性能が劣化することもない。
【図１】本実施例１の半導体装置の製造方法を用いたＲ
ＯＭデータ書き込みのメモリーセルトランジスタ部を示
す断面図である。
ＯＭデータ書き込みのメモリーセルトランジスタ部を示
す断面図である。
【図２】段差形成用マスクパターンのトランジスタに対
する配置を示す平面図である。
する配置を示す平面図である。
【図３】ＲＯＭデータ書き込み時のメモリーセルトラン
ジスタ部を示す断面図である。
ジスタ部を示す断面図である。
【図４】トランジスタのチャネル部のボロン濃度分布を
示す図である。
示す図である。
【図５】本実施例２の半導体装置の製造方法を用いたＲ
ＯＭデータ書き込みのメモリーセルトランジスタ部を示
す断面図である。
ＯＭデータ書き込みのメモリーセルトランジスタ部を示
す断面図である。
【図６】本実施例３の半導体装置の製造方法を用いたＲ
ＯＭデータ書き込みのメモリーセルトランジスタ部を示
す断面図である。
ＯＭデータ書き込みのメモリーセルトランジスタ部を示
す断面図である。
【図７】本実施例４の半導体装置の製造方法を用いたＲ
ＯＭデータ書き込みのメモリーセルトランジスタ部を示
す断面図である。
ＯＭデータ書き込みのメモリーセルトランジスタ部を示
す断面図である。
Claims (5)
- 【請求項１】 マスクＲＯＭのメモリーセル部となるト
ランジスタのしきい値電圧をイオン注入で相違させるこ
とによりデータを書き込む方式のＲＯＭを含む半導体装
置の製造方法であって、 該トランジスタのゲート電極上を層間絶縁膜あるいは層
間絶縁膜及び保護膜からなる絶縁膜で覆うと共に、該ゲ
ート電極の上方にある絶縁膜部分に、複数レベルで厚み
を異ならせることにより段差を形成する工程と、 該絶縁膜部分側から該ゲート電極側に向けてデータ書き
込みイオン注入を行う工程と、 を含む半導体装置の製造方法。 - 【請求項２】 前記層間絶縁膜が多層構造であり、その
最上層の一部を除去することで前記段差を形成する請求
項１に記載の半導体装置の製造方法。 - 【請求項３】 前記保護膜が多層構造であり、データ書
き込みイオン注入前に、該保護膜の途中までを形成する
と共に前記段差を形成し、データ書き込みイオン注入を
行った後に、上層の保護膜部分を形成する請求項１に記
載の半導体装置の製造方法。 - 【請求項４】 前記段差を前記トランジスタのチャネル
長方向と交差するように形成する請求項１、２又は３に
記載の半導体装置の製造方法。 - 【請求項５】 前記段差のギャップ量ｄが、式（Ｘ／
Ｙ）×Ｚ（ただし、Ｘは半導体基板材質のデータ書き込
みイオン阻止能、Ｙは段差形成材質のデータ書き込みイ
オン阻止能、Ｚは半導体基板中のデータ書き込みイオン
広がり量）を満足するように、該段差を形成する請求項
１、２又は３に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5068740A JP2815106B2 (ja) | 1993-03-26 | 1993-03-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5068740A JP2815106B2 (ja) | 1993-03-26 | 1993-03-26 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06283690A JPH06283690A (ja) | 1994-10-07 |
| JP2815106B2 true JP2815106B2 (ja) | 1998-10-27 |
Family
ID=13382490
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5068740A Expired - Fee Related JP2815106B2 (ja) | 1993-03-26 | 1993-03-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2815106B2 (ja) |
-
1993
- 1993-03-26 JP JP5068740A patent/JP2815106B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06283690A (ja) | 1994-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6075274A (en) | Semiconductor devices having gate stack with improved sidewall integrity | |
| US6815283B2 (en) | Method of manufacturing semiconductor devices | |
| US6657249B2 (en) | Nonvolatile semiconductor memory device with peripheral circuit part comprising at least one of two transistors having lower conductive layer same perpendicular structure as a floating gate | |
| JPH05102428A (ja) | 半導体メモリ装置及びその製造方法 | |
| JP2924622B2 (ja) | 半導体装置の製造方法 | |
| JP2965283B2 (ja) | 薄膜トランジスタの製造方法 | |
| US6096600A (en) | Method of forming a capacitative section of a semiconductor device and method of forming a capacitative section and gate section of a semiconductor device | |
| JP2815106B2 (ja) | 半導体装置の製造方法 | |
| JPH11135655A (ja) | Ｐチャネル固有ｍｏｓトランジスタの製造方法 | |
| KR100452313B1 (ko) | 비휘발성메모리소자및그제조방법 | |
| JPS58184768A (ja) | 半導体装置の製造方法 | |
| JP3360386B2 (ja) | 半導体不揮発性記憶装置の製造方法 | |
| JPH06342891A (ja) | 揮発性半導体記憶装置及びその製造方法 | |
| US6320217B1 (en) | Semiconductor memory device | |
| JPH1022404A (ja) | スプリットゲートタイプの半導体装置の製造方法 | |
| JP2001144188A (ja) | 半導体装置の製造方法 | |
| KR0185636B1 (ko) | 단차특성이 개선된 반도체 메모리 장치의 커패시터 제조방법 | |
| JP3171735B2 (ja) | 半導体装置の製造方法 | |
| JPH08321593A (ja) | リード・オンリ・メモリ装置とその製造方法 | |
| JPH0487370A (ja) | 半導体装置の製造方法 | |
| US6376306B1 (en) | Method for forming non volatile memory structures on a semiconductor substrate | |
| KR940010519B1 (ko) | 반도체 장치의 제조방법 | |
| JPH0697695B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH06196497A (ja) | 半導体装置の製造方法 | |
| JPH06268178A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980730 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070814 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080814 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080814 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090814 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |