FR2892856A1 - Formation de zones de siliciure dans un dispositif semiconducteur - Google Patents
Formation de zones de siliciure dans un dispositif semiconducteur Download PDFInfo
- Publication number
- FR2892856A1 FR2892856A1 FR0553317A FR0553317A FR2892856A1 FR 2892856 A1 FR2892856 A1 FR 2892856A1 FR 0553317 A FR0553317 A FR 0553317A FR 0553317 A FR0553317 A FR 0553317A FR 2892856 A1 FR2892856 A1 FR 2892856A1
- Authority
- FR
- France
- Prior art keywords
- silicon
- silicide
- zones
- areas
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 58
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 57
- 239000010703 silicon Substances 0.000 title claims abstract description 57
- 229910021332 silicide Inorganic materials 0.000 title claims abstract description 53
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 title claims abstract description 53
- 229910052787 antimony Inorganic materials 0.000 title claims abstract description 30
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 title claims abstract description 29
- 229910052782 aluminium Inorganic materials 0.000 title claims abstract description 22
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 title claims abstract description 22
- 238000010438 heat treatment Methods 0.000 title claims abstract description 8
- 239000007769 metal material Substances 0.000 title claims abstract description 7
- 230000015572 biosynthetic process Effects 0.000 title abstract description 9
- 238000000034 method Methods 0.000 claims abstract description 37
- 239000000758 substrate Substances 0.000 claims description 18
- 238000002513 implantation Methods 0.000 claims description 9
- 238000000137 annealing Methods 0.000 claims description 7
- 230000001131 transforming effect Effects 0.000 claims description 2
- 201000010001 Silicosis Diseases 0.000 claims 1
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 abstract description 4
- 230000000295 complement effect Effects 0.000 abstract 1
- 238000004519 manufacturing process Methods 0.000 abstract 1
- 229910044991 metal oxide Inorganic materials 0.000 abstract 1
- 150000004706 metal oxides Chemical class 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 30
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 21
- 229910052759 nickel Inorganic materials 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 229910005487 Ni2Si Inorganic materials 0.000 description 4
- 229910005883 NiSi Inorganic materials 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052769 Ytterbium Inorganic materials 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- NAWDYIZEMPQZHO-UHFFFAOYSA-N ytterbium Chemical compound [Yb] NAWDYIZEMPQZHO-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 150000001462 antimony Chemical class 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28097—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a metallic silicide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
- H01L29/66507—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide providing different silicide thicknesses on the gate and on source or drain
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
L'invention concerne un procédé de formation de zones de siliciure d'épaisseurs différentes dans un dispositif comportant des premières et secondes zones de silicium (122, 123), comprenant les étapes suivantes : implanter de l'antimoine ou de l'aluminium dans la partie supérieure des premières zones de silicium ; recouvrir les zones de silicium d'un matériau métallique ; et chauffer le dispositif pour transformer tout ou partie des zones de silicium en zones de siliciure (140, 141 ; 142), d'où il résulte que les zones de siliciure formées au niveau des premières zones de silicium sont plus minces que les zones de siliciure formées au niveau des secondes zones de silicium.
Description
FORMATION DE ZONES DE SILICIURE DANS UN DISPOSITIF SEMICONDUCTEUR
Domaine de l'invention La présente invention concerne un procédé de formation de zones de siliciure d'épaisseurs différentes dans un dispositif tel qu'un circuit intégré.
Exposé de l'art antérieur Les figures 1A à 1E illustrent un procédé connu de formation d'un transistor CMOS de type "Totalement siliciuré", plus connu sous l'acronyme anglais TOSI pour "Totally Silicided". La grille d'un tel transistor est complètement siliciurée et l'épaisseur de siliciure est d'environ 100 nm. Les zones de source et drain de ce transistor sont quant à elles recouvertes d'une fine couche de siliciure d'environ 10 nm d'épaisseur. Dans une étape initiale, illustrée en figure 1A, on forme une structure de transistor classique sur un substrat de silicium 1. Le transistor comprend une grille 2 en silicium polycristallin isolée du substrat 1 par une fine couche isolante 3. Des espaceurs 4 et 5 sont placés contre les flancs de l'empilement de la fine couche isolante 3 et de la grille 2. Des zones de source/drain 6 et 7 sont formées dans la partie supé- rieure du substrat 1 de part et d'autre de la grille 2.
Dans une étape suivante, illustrée en figure 1B, on recouvre la structure précédemment obtenue d'une couche métallique, par exemple une couche de nickel 10. On chauffe l'ensemble de la structure de façon à faire réagir la couche de nickel 10 avec les zones de silicium en contact avec cette dernière. On obtient après recuit des zones de siliciure 11 et 12 en surface des zones de source/drain 6 et 7 ainsi qu'une zone de siliciure 13 en surface de la grille 2. La couche de nickel 10 est alors éliminée. A l'étape suivante, illustrée en figure 1C, on recouvre la structure précédemment obtenue d'une couche isolante 20. On effectue ensuite un polissage mécano-chimique de la couche isolante 20 jusqu'à découvrir la zone de siliciure 13 en surface de la grille 2. A l'étape suivante, illustrée en figure 1D, on dépose de nouveau une couche de nickel 30 sur la structure précédemment obtenue. On chauffe alors l'ensemble de la structure de façon à faire réagir la couche de nickel 30 avec le silicium de la grille 2. La figure 1E illustre la structure du transistor après recuit et élimination de la couche de nickel 30. La grille 2 de silicium est alors remplacée par une grille de siliciure 40. Un inconvénient du procédé précédemment décrit est qu'il nécessite un grand nombre d'étapes. De plus, il nécessite 25 une étape de polissage mécano-chimique difficile à mettre en oeuvre de façon industrielle. Résumé de l'invention Un objet de la présente invention est de prévoir un procédé comportant un nombre restreint d'étapes pour former des 30 zones de siliciure d'épaisseurs différentes. Un autre objet de la présente invention est de prévoir un tel procédé facile à mettre en oeuvre. Pour atteindre tout ou partie de ces objets, la pré- sente invention prévoit un procédé de formation de zones de 35 siliciure d'épaisseurs différentes dans un dispositif comportant 15 20 des premières et secondes zones de silicium, comprenant les étapes suivantes : implanter de l'antimoine ou de l'aluminium dans la partie supérieure des premières zones de silicium ; recouvrir les zones de silicium d'un matériau métallique ; et chauffer le dispositif pour transformer tout ou partie des zones de silicium en zones de siliciure, d'où il résulte que les zones de siliciure formées au niveau des premières zones de silicium sont plus minces que les zones de siliciure formées au niveau des secondes zones de silicium.
Selon un mode de mise en oeuvre du procédé susmentionné, après implantation, la concentration en antimoine ou en aluminium dans les premières zones de silicium est inférieure ou égale à 5*1015 atomes/cm3. Selon un mode de mise en oeuvre du procédé susmen- tionné, après implantation, la concentration en antimoine dans les premières zones de silicium est inférieure ou égale à 1015 atomes/cm3. Selon une variante du procédé susmentionné, le procédé comprend en outre une étape d'élimination du matériau métallique.
La présente invention prévoit en outre un procédé de formation d'un transistor CMOS comprenant les étapes suivantes : former, dans et au-dessus d'un substrat de silicium d'un premier type de dopage, une structure de transistor comportant une grille en silicium isolée du substrat par une fine couche isolante, et des zones de source/drain d'un second type de dopage placées dans la partie supérieure du substrat de part et d'autre de la grille ; et transformer la grille de silicium en une grille de siliciure et former des zones de siliciure en surface des zones de source/drain selon le procédé susmentionné, les zones de source/drain et la grille de silicium constituant respectivement des premières zones de silicium et une seconde zone de silicium. Dans un mode de mise en oeuvre du procédé susmentionné, l'étape de chauffage est effectuée à haute température et le procédé comprend en outre un recuit à très haute température. Dans un mode de mise en oeuvre du procédé susmentionné, destiné à former un transistor de type NMOS, de l'antimoine est implanté dans les zones de source/drain comprenant des éléments dopants de type N. Dans un mode de mise en oeuvre du procédé susmentionné, destiné à former un transistor de type PMOS, de l'aluminium est implanté dans la partie supérieure des zones de source/drain comprenant des éléments dopants de type P. Dans un mode de mise en oeuvre du procédé susmentionné, la grille en silicium comprend des éléments dopants du second type de dopage. La présente invention prévoit en outre une structure de transistor CMOS formé dans et au-dessus d'un substrat de silicium dopé d'un premier type de dopage, comportant une grille en silicium isolée du substrat par une fine couche isolante et des zones de source/drain d'un second type de dopage placées dans la partie supérieure du substrat de part et d'autre de la grille, et telle que les zones de source/drain contiennent de l'antimoine ou de l'aluminium en concentration inférieure à 5.1015 atomes/cm3. Brève description des dessins Ces objets, caractéristiques et avantages, ainsi que d'autres de la présente invention seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non-limitatif en relation avec les figures jointes parmi lesquelles : les figures 1A à 1E sont des vues en coupe de struc-30 tures obtenues à l'issue d'étapes successives d'un procédé connu de formation d'un transistor "TOSI" ; et les figures 2A à 2G sont des vues en coupe de structures obtenues à l'issue d'étapes successives d'un exemple de mise en oeuvre du procédé de la présente invention appliqué à la 35 formation d'un transistor TOSI.
Description détaillée Par souci de clarté, de mêmes éléments ont été désignés par de mêmes références aux différentes figures et, de plus, comme cela est habituel dans la représentation des dispositifs semiconducteurs, les diverses figures ne sont pas tracées à l'échelle. Le procédé de la présente invention comprend une unique étape de siliciuration ou plus précisément un unique dépôt d'une couche métallique sur des zones de silicium pour former du siliciure lors d'un recuit subséquent. Selon un aspect de la présente invention, préalablement à cette étape de siliciuration, on implante de l'antimoine ou de l'aluminium dans la partie supérieure des zones de silicium en surface desquelles on souhaite former une fine couche de siliciure. Aucune implantation d'antimoine ou d'aluminium n'est effectuée dans les zones de silicium dans lesquelles on souhaite former une couche de siliciure épaisse. Comme cela a été mis en évidence par la demanderesse, la présence d'antimoine ou d'aluminium en relativement faible quantité permet de "freiner" la formation de siliciure et par conséquent de limiter l'épaisseur des zones de siliciure formées en surface de zones de silicium comprenant de l'antimoine ou de l'aluminium. Un exemple de mise en oeuvre du procédé selon la présente invention est décrit ci-après en relation avec les figures 2A à 2G dans le cas de la formation d'un transistor TOSI de type NMOS. Dans une étape initiale, illustrée en figure 2A, on forme successivement, au dessus d'un substrat de silicium 100, une fine couche isolante 101, une couche de silicium polycristallin 102, et une couche de protection 103. La couche de protection est par exemple constituée d'oxyde de silicium ou de nitrure de titane. La fine couche isolante 101 est par exemple constituée d'oxyde de silicium ou de tout autre matériau diélectrique présentant une valeur de permittivité élevée.
A l'étape suivante, illustrée en figure 2B, on grave l'empilement des couches 101 à 103 de façon à conserver un empilement de grille 110 comprenant une fine portion isolante 111, une portion de grille 112 en silicium et une portion de protection 113. A l'étape suivante, illustrée en figure 2C, on forme des espaceurs 120 et 121 contre les flancs de l'empilement de grille 110. On forme ensuite des zones de source/drain 122 et 123, dans la partie supérieure du substrat 100 de part et d'autre de l'empilement de grille 110. Les zones de source/drain 122 et 123 sont dans cet exemple dopées de type N. A l'étape suivante, illustrée en figure 2D, on effectue une implantation d'antimoine dans la partie supérieure des zones de source/drain 122 et 123. On notera que la portion de grille 112 est protégée par la portion de protection 112 lors de cette implantation d'antimoine. A l'étape suivante, illustrée en figure 2E, on élimine la portion de protection 113 de façon à découvrir la portion de grille 112.
A l'étape suivante, illustrée en figure 2F, on recouvre la structure précédemment obtenue d'une couche métallique 130 par exemple constituée de nickel. On effectue alors un recuit pour faire réagir la couche métallique 130 avec les zones de silicium en contact avec cette dernière, c'est-à-dire les zones de source/drain 122 et 123 et la portion de grille 112. La figure 2G illustre la structure du transistor obtenu après recuit et élimination de la couche métallique 130. De fines zones de siliciure 140 et 141 sont formées en surface des zones de source/drain 122 et 123. La portion de grille 112 est quant à elle devenue une portion de grille entièrement siliciurée 142. A titre indicatif, et non limitatif, les caractéristiques du transistor représenté en figure 2G sont les suivantes : "longueur" de grille ou distance entre zones de source et drain 122/123 : 120 nm ; épaisseur de la portion isolante 111 : 2 nm ; épaisseur de la portion de grille 142 : 100 nm ; épaisseur des zones de siliciure 140 et 141 : 12 nm. On notera que dans cet exemple de réalisation, le rapport entre l'épaisseur de la portion de grille 142 et l'épaisseur de chacune des zones de siliciure 140 et 141 est proche de 10. Ce rapport pourrait être plus élevé ou plus faible en ajustant la concentration d'antimoine implanté dans les zones de source/drain préalablement à l'étape de siliciuration. Plus la concentration d'antimoine est élevée, plus les zones de siliciuration 140 et 141 sont minces. Un rapport d'épaisseurs de 10 peut être obtenu avec une concentration d'antimoine d'environ 3.1015 atomes/cm3. Lorsque l'on souhaite un rapport d'épaisseurs inférieur à 5, on peut utiliser des concentrations d'antimoine inférieur à 1015 atomes/cm3. Selon une variante du procédé précédemment décrit, au lieu d'implanter de l'antimoine, on implante de l'aluminium dans les zones de source/drain 122 et 123 préalablement à l'étape de siliciuration. L'aluminium présent dans les zones de source/drain 122 et 123 permet de limiter la formation de siliciure en surface de ces dernières. Cependant, on notera que le pouvoir "limitant" de l'aluminium est moindre que celui de l'antimoine.
Pour avoir un rapport d'épaisseur de 5 entre les zones fines et épaisses de siliciure, il faut une concentration en aluminium d'environ 5.1015 atomes/cm3. Un intérêt néanmoins de l'aluminium par rapport à l'antimoine est que l'aluminium est un élément dopant de type P contrairement à l'antimoine qui est un élément dopant de type N. Ainsi, dans le cas où l'on ne souhaite pas introduire des éléments dopants de type N dans la zone de silicium en surface de laquelle on forme une fine couche de siliciure, l'utilisation d'aluminium est préférable. On notera cependant, qu'étant donné les faibles quan-35 tités d'antimoine nécessaires pour "freiner" la formation de siliciure, son utilisation ne devrait pas être gênante dans le cas d'un transistor PMOS. En effet, les concentrations en éléments dopants de type P dans les zones de source/drain sont classiquement de 1016 atomes/cm3 et une concentration en antimoine inférieure ou égale 1015 atomes/cm3 n'a que peu d'effets sur le dopage. Selon un mode de mise en oeuvre de l'étape de siliciuration précédemment décrite en relation avec les figures 2F et 2G, la siliciuration est effectuée en deux phases. La première phase consiste à faire réagir les zones de source/drain 122, 123 et la portion de grille 112 avec la couche métallique 130 dans une enceinte à "haute température", par exemple égale à 250 C, pendant une durée permettant de transformer une partie supérieure de la portion de grille 112 en un siliciure de type Ni2Si. On retire ensuite la structure de l'enceinte chauffante pour éliminer la couche métallique 130. Puis dans une seconde phase, on replace la structure dans une enceinte chauffante à une température plus élevée, par exemple égale à 400 C, de façon à continuer le procédé de siliciuration. Une partie du siliciure Ni2Si présent dans la partie supérieure de la grille 112 réagit alors avec la partie inférieure de la portion de grille en silicium pour former un siliciure de type NiSi. On obtient au final une portion de grille 112 entièrement siliciurée. La partie inférieure de la portion de grille est constituée d'un siliciure de type NiSi et la partie supérieure d'un siliciure de type Ni2Si. Par ailleurs, les zones "minces" de siliciure 140 et 141 formées en surface des zones de source/drain 122 et 123 sont entièrement constituées de siliciure de type Ni2Si. Un avantage de ce procédé de siliciuration en deux phases est qu'il permet d'éviter que les espaceurs 120 et 121 réagissent avec la couche métallique 130 pour former une fine couche conductrice de siliciure susceptible de court-circuiter la grille et les zones de source/drain du transistor.
Un autre avantage de ce procédé de siliciuration en deux phases est qu'il permet d'obtenir un siliciure de type NiSi moins résistif qu'un siliciure de type Ni2Si. Par ailleurs, la couche de silicium 102 destinée à former la portion de grille 112 peut être dopée de type P ou N avant d'être recouverte par la couche de protection 103. Le dopage de la portion de grille 112 permet d'ajuster la tension de seuil du transistor. L'implantation d'éléments dopants de type P lors de la formation d'un transistor PMOS ou l'implan- tation d'éléments dopants de type N lors de la formation d'un transistor NMOS permet d'avoir un couplage capacitif plus important entre la portion de grille et le substrat. Bien entendu, la présente invention est susceptible de diverses variantes et modifications qui apparaîtront à l'homme de l'art. En particulier, l'homme de l'art pourra imaginer d'autres utilisations du procédé de la présente invention. De plus, dans le cas où l'on souhaite former des zones de siliciure présentant plus de deux épaisseurs différentes, des concentrations différentes d'antimoine peuvent être implantées préalablement à l'étape de siliciuration. On peut en outre implanter des éléments différents, antimoine ou aluminium, de façon à obtenir des zones de siliciure d'épaisseurs différentes. En outre, on pourra utiliser d'autres matériaux métalliques que le nickel pour former les zones de siliciure. On pourra par exemple utiliser du cobalt, du titane, du tungstène, de l'ytterbium ou encore un alliage à base d'un ou plusieurs de ces métaux tel que du nickel/cobalt ou du nickel/ytterbium.
Claims (10)
1. Procédé de formation de zones de siliciure d'épaisseurs différentes dans un dispositif comportant des premières et secondes zones de silicium (122, 123 ; 112), comprenant les étapes suivantes : implanter de l'antimoine ou de l'aluminium dans la partie supérieure des premières zones de silicium ; recouvrir les zones de silicium d'un matériau métallique (130) ; et chauffer le dispositif pour transformer tout ou partie des zones de silicium en zones de siliciure (140, 141 ; 142), d'où il résulte que les zones de siliciure formées au niveau des premières zones de silicium sont plus minces que les zones de siliciure formées au niveau des secondes zones de silicium.
2. Procédé selon la revendication 1, dans lequel, après implantation, la concentration en antimoine ou en aluminium dans les premières zones de silicium (122, 123) est inférieure ou égale à 5*1015 atomes/cm3.
3. Procédé selon la revendication 1, dans lequel, après implantation, la concentration en antimoine dans les premières zones de silicium (122, 123) est inférieure ou égale à 1015 atomes/cm3.
4. Procédé selon la revendication 1, comprenant en outre une étape d'élimination du matériau métallique (130).
5. Procédé de formation d'un transistor CMOS compre-25 nant les étapes suivantes : former, dans et au-dessus d'un substrat de silicium (100) d'un premier type de dopage, une structure de transistor comportant une grille en silicium (112) isolée du substrat par une fine couche isolante (111), et des zones de source/drain 30 (122, 123) d'un second type de dopage placées dans la partie supérieure du substrat de part et d'autre de la grille ; et transformer la grille de silicium en une grille de siliciure (142) et former des zones de siliciure (140, 141) en surface des zones de source/drain selon le procédé de la 11 revendication 1, les zones de source/drain et la grille de silicium constituant respectivement des premières zones de silicium et une seconde zone de silicium.
6. Procédé selon les revendications 4 et 5, dans lequel l'étape de chauffage est effectuée à haute température et comprenant en outre un recuit à très haute température.
7. Procédé selon la revendication 5, destiné à former un transistor de type NMOS, dans lequel de l'antimoine est implanté dans les zones de source/drain (122, 123) comprenant des éléments dopant de type N.
8. Procédé selon la revendication 5, destiné à former un transistor de type PMOS, dans lequel de l'aluminium est implanté dans la partie supérieure des zones de source/drain comprenant des éléments dopants de type P.
9. Procédé selon la revendication 5, dans lequel la grille en silicium (112) comprend des éléments dopants du second type de dopage.
10. Transistor CMOS formé dans et au-dessus d'un substrat de silicium (100) dopé d'un premier type de dopage, comportant une grille de siliciure (142) isolée du substrat par une fine couche isolante (111) et des zones de source/drain (122, 123) d'un second type de dopage placées dans la partie supérieure du substrat de part et d'autre de la grille, des zones de siliciure (140, 141) étant formées en surface des zones de source/drain, caractérisé en ce que les zones de source/drain contiennent de l'antimoine ou de l'aluminium en concentration inférieure à 5.1015 atomes/cm3.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0553317A FR2892856A1 (fr) | 2005-11-02 | 2005-11-02 | Formation de zones de siliciure dans un dispositif semiconducteur |
| US11/592,398 US7947583B2 (en) | 2005-11-02 | 2006-11-02 | Forming of silicide areas in a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0553317A FR2892856A1 (fr) | 2005-11-02 | 2005-11-02 | Formation de zones de siliciure dans un dispositif semiconducteur |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR2892856A1 true FR2892856A1 (fr) | 2007-05-04 |
Family
ID=36540173
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0553317A Withdrawn FR2892856A1 (fr) | 2005-11-02 | 2005-11-02 | Formation de zones de siliciure dans un dispositif semiconducteur |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7947583B2 (fr) |
| FR (1) | FR2892856A1 (fr) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2921750B1 (fr) * | 2007-10-02 | 2014-07-25 | Commissariat Energie Atomique | Formation selective d'un compose comprenant un materiau semi-conducteur et un materiau metallique dans un substrat, a travers une couche d'oxyde de germanium |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6893930B1 (en) * | 2002-05-31 | 2005-05-17 | Advanced Micro Devices, Inc. | Fabrication of field effect transistor with shallow junctions using low temperature activation of antimony |
| BE1015722A4 (nl) * | 2003-10-17 | 2005-07-05 | Uni Microelektronica Ct Vzw | Werkwijze voor het vervaardigen van een halfgleiderinrichting met een fusi poortelektrode. |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3389075B2 (ja) * | 1997-10-01 | 2003-03-24 | 株式会社東芝 | 半導体装置の製造方法 |
| US6242776B1 (en) * | 1999-06-02 | 2001-06-05 | Advanced Micro Devices, Inc. | Device improvement by lowering LDD resistance with new silicide process |
-
2005
- 2005-11-02 FR FR0553317A patent/FR2892856A1/fr not_active Withdrawn
-
2006
- 2006-11-02 US US11/592,398 patent/US7947583B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6893930B1 (en) * | 2002-05-31 | 2005-05-17 | Advanced Micro Devices, Inc. | Fabrication of field effect transistor with shallow junctions using low temperature activation of antimony |
| BE1015722A4 (nl) * | 2003-10-17 | 2005-07-05 | Uni Microelektronica Ct Vzw | Werkwijze voor het vervaardigen van een halfgleiderinrichting met een fusi poortelektrode. |
Non-Patent Citations (1)
| Title |
|---|
| SIM J H ET AL: "DUAL WORK FUNCTION METAL GATES USING FULL NICKEL SILICIDATION OF DOPED POLY-SI", IEEE ELECTRON DEVICE LETTERS, IEEE SERVICE CENTER, NEW YORK, NY, US, vol. 24, no. 10, October 2003 (2003-10-01), pages 631 - 633, XP001175119, ISSN: 0741-3106 * |
Also Published As
| Publication number | Publication date |
|---|---|
| US7947583B2 (en) | 2011-05-24 |
| US20070099408A1 (en) | 2007-05-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0887843B1 (fr) | Procédé d'obtention d'un transistor à grille en silicium-germanium | |
| US7663191B2 (en) | Semiconductor device and manufacturing method thereof with rounded gate including a silicide on the top and at the corners | |
| EP2096676A1 (fr) | Procédé de fabrication d'un dispositif semi-conducteur à grille enterrée et circuit intégré correspondant. | |
| CN102332402A (zh) | 半导体元件的制造方法 | |
| EP2562804B1 (fr) | Procede de realisation d'un dispositif a transistors contraints par siliciuration des zones de source et de drain, et dispositif | |
| FR3005201A1 (fr) | Procede de realisation d'un transistor mos a grille metallique, en particulier un transistor pmos, et circuit integre correspondant | |
| EP2045837B1 (fr) | Formation sélective d'un composé comprenant un matériau semi-conducteur et un matériau métallique dan un substrat, à travers une couche d'oxyde de germanium | |
| EP2120258B1 (fr) | Procédé de réalisation d'un transistor à source et drain métalliques | |
| EP0942460A1 (fr) | Procédé de formation d'une couche de siliciure de titane de faible résistivité sur un substrat semiconducteur de silicium et dispositif obtenu | |
| US20080206973A1 (en) | Process method to optimize fully silicided gate (FUSI) thru PAI implant | |
| FR2957458A1 (fr) | Procede de realisation d’une electrode conductrice | |
| EP2562803B1 (fr) | Procédé de réalisation d'un dispositif à transistors contraints à l'aide d'une couche externe, et dispositif | |
| US7494857B2 (en) | Advanced activation approach for MOS devices | |
| FR2853134A1 (fr) | Procede de fabrication d'un transistor a grille metallique, et transistor correspondant | |
| FR3020500A1 (fr) | Procede de fabrication d'un transistor a effet de champ ameliore | |
| FR3000840A1 (fr) | Procede de realisation de contacts metalliques au sein d'un circuit integre, et circuit integre correspondant | |
| FR2892856A1 (fr) | Formation de zones de siliciure dans un dispositif semiconducteur | |
| EP3136429B1 (fr) | Formation de contacts ohmiques pour un dispositif dote d'une region en materiau iii-v et d'une region en un autre materiau semi-conducteur | |
| EP1328969B1 (fr) | Procédé de formation d'un transistor mos | |
| FR3106696A1 (fr) | Procédé de formation d'espaceurs différentiels asymétriques pour des performances optimisées des mosfet et une co-intégration optimisée des mosfet et des sonos | |
| FR2673326A1 (fr) | Transistor a effet de champ ldd mos a structure de grille en forme de t renverse et procede pour sa fabrication. | |
| EP3065180B1 (fr) | Transistor à connexions mis et procédé de fabrication | |
| EP0403368A1 (fr) | Procédé de fabrication d'un circuit integré comportant un transistor à effet de champ à double implantation | |
| EP3671836B1 (fr) | Circuit 3d dote d'une isolation mesa pour la zone de plan de masse | |
| EP1627422B1 (fr) | Procede de delimitation d'un element conducteur dispose sur une couche isolante |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20070731 |