<Desc/Clms Page number 1>
Werkwijze voor het vervaardigen van een halfgeleiderinrichting met een
FUSI poortelektrode Technisch gebied van de uitvinding
Onderhavige uitvinding betreft een werkwijze ter vervaardiging van een halfgeleiderstructuur met een FUSI (fully silicidized) poortelektrode, waarbij het metaalsilicide waaruit de poortelektrode bestaat hetzelfde is als de metaalsilicides op aanvoergebied en afvoergebied.
Stand van de techniek
In hedendaagse CMOS devices worden de afmetingen van bijvoorbeeld poortelektrodes zodanig klein, dat de controle via de spanning van de poortelektrode over de lading in het kanaal onderdrukt wordt door de depletieladingen in de aan- en afvoergebieden. Om deze onderdrukking te beperken kan de capaciteit van de poortelektrode per oppervlakte-eenheid vergroot worden en de lekstroom verminderd worden door gebruik te maken van een diëlektrisch materiaal met hoge k-waarde in plaats van bijvoorbeeld Si02 of SiON. Een verdere verbetering kan bereikt worden door gebruik te maken van metaalelektrodes in plaats van polisilicium (Poly-Si). Hierdoor worden depletie-effecten die plaats vinden in polisilicium geëlimineerd.
Vervangen van poly-Si poortelektrodes door poortelektrodes bestaande uit metaal heeft twee belangrijke voordelen, nl. de laagweerstand is lager en de equivalente elektrische dikte van het poortoxide is kleiner.
Om polisilicium poortelektrodes te vervangen vormen FUSI (fully silicidized) poortelektrodes een goed alternatief voor poortelektrodes bestaande uit metalen. Om compatibel te zijn met de steeds kleiner wordende diepte van de junctie moet de metaalsilicidelaag gevormd in aan- en afvoergebied van de halfgeleiderdevice zo dun mogelijk worden gehouden terwijl meestal dikkere metalen poortelektrodes vereist zijn. Daarom werd totnogtoe de integratie van FUSI poortelektrodes vooral toegespitst op het apart silicideren van enerzijds de poortelektrode en anderzijds de aan- en afvoergebieden.
<Desc/Clms Page number 2>
Een werkwijze zoals besproken hierboven is bekend uit het Amerikaanse octrooischrift US-5,352,631. Daarin wordt betoogd dat aan- en afvoergebied enerzijds en poortelektrode anderzijds bij voorkeur van een verschillend metaalsilicide voorzien worden ter optimalisatie van de voor elke soort elektrode gewenste eigenschappen. Voorgesteld wordt om de genoemde elektroden elk van een verschillend metaalsilicide te voorzien door de poortelektrode te maskeren tijdens aanbrengen en vormen van een eerste metaalsilicide op het aan- en afvoergebied en daarna, na verwijdering van de maskering van de poortelektrode, daarop een ander metaalsilicide te vormen waarbij het aan- en afvoergebied en de daarop gevormd metaalsilicides afgeschermd worden.
Een nadeel van de hierboven beschreven werkwijze is dat verschillende maskering- en metaalafzettingsstappen vereist zijn, wat het produktieproces langer en ingewikkelder maakt en dus de kostprijs verhoogt.
Samenvatting van de uitvinding
Het is de bedoeling van onderhavige uitvinding om een werkwijze te voorzien om een halfgeleiderinrichting te maken met enerzijds een FUSI (fully silicidized controle-elektrode en anderzijds aan- en afvoergebieden voorzien van een metaalsilicide, waarbij het metaalsilicide op de controle-elektrode verschillend is van dikte in vergelijking met het metaalsilicide gevormd op aanen afvoergebieden.
De onderhavige uitvinding voorziet een werkwijze voor het vervaardigen van een halfgeleiderstruktuur die een halfgeleiderlichaam bevat dat silicium bevat. Het halfgeleiderlichaam bevat een eerste gebied en een tweede gebied.
De werkwijze van de onderhavige uitvinding bestaat uit voorzien van aansluitgebied aan het eerste en aan het tweede gebied door middel van afzetten van een metaallaag die met silicium reageert tot vorming van een metaalsilicide, gevolgd-door verwarmen bij een geschikte temperatuur om een metaalrijk silicide te vormen ter plaatse van zowel het eerste als het tweede gebied. De methode van deze uitvinding wordt gekenmerkt door, vóór omzetten van de metaallaag in metaalrijk silicide, het aanbrengen van groeivertragingsmiddelen in het eerste gebied om de vormingssnelheid van
<Desc/Clms Page number 3>
het metaalrijk silicide te verlagen en/of het aanbrengen van groeiversnellingsmiddelen in het tweede gebied om de vormingssnelheid van het metaalrijk silicide te verhogen.
Op die manier wordt het mogelijk om het eerste gebied en het tweede gebied te voorzien van aansluitgebieden bestaande uit een metaalsilicide van het zelfde materiaal maar van verschillende dikte, en dit in één en dezelfde stap.
Het vormen van een metaalrijk silicide kan gebeuren bij temperaturen tussen 200 C en 350 C, bij voorkeur bij temperaturen tussen 275 C en 325 C, en in het bijzonder bij ongeveer 300 C. Bij temperaturen onder 250 C gaat genoemde vorming onpraktisch traag. Na de vorming van het metaalrijk silicide wordt het resterende deel van de metaallaag weer verwijderd, en wordt het metaal rijk silicide door een warmtebehandeling bij een hogere temperatuur, d.w.z. een temperatuur boven de 350 C, omgezet in een ander meer siliciumrijk metaal silicide. Een daarvoor geschikte temperatuur is bijvoorbeeld 500 C.
De uitvinding berust allereerst op de verrassende experimentele waarneming dat bij lage temperatuur een metaal zoals nikkel een metaalrijk silicide vormt waarvan de vormingssnelheid beïnvloed kan worden door de aard van het materiaal waarop de metaallaag is aangebracht. Hoewel de precieze samenstelling van zo een metaalrijk silicide zoals een nikkelsilicide niet precies bekend is, heeft een dergelijk metaal silicide bijvoorbeeld een Ni/Si verhouding die groter is dan 1, overeenkomend met NiSi. Onder een metaalrijk silicide wordt in deze aanvrage dan ook zo een metaal silicide met een verhouding M/Si, waarbij M staat voor het betreffende metaal, die groter is dan 1.
De uitvinding berust verder op het verrassende inzicht dat van een dergelijk verschil in vormingskinetiek met voordeel gebruik gemaakt kan worden door bij lage temperatuur zowel op het eerste als op het tweede gebied een dergelijk metaalrijk silicide te vormen en voordien ofwel het eerste gebied van groeivertragingsmiddelen te voorzien, ofwel het tweede gebied van groeiversnellingsmiddelen te voorzien, ofwel beide. Op deze manier wordt het tweede gebied van een dikker metaalrijk silicide voorzien dan het eerste gebied. Hierna wordt het resterende deel van de metaallaag verwijderd, en kunnen ter plaatse van-enerzijds het eerste gebied en anderzijds het tweede
<Desc/Clms Page number 4>
gebied verschillende metaal silicides gevormd worden bij een verdere omzetting van de gevormde metaalrijke silicides.
Als halfgeleiderstructuur wordt bijvoorbeeld een eerste transistor voorgesteld, met als eerste gebied een aanvoergebied en een afvoergebied, en met als tweede gebied een poortelektrode. De werkwijze van de onderhavige uitvinding bestaat dan uit het voorzien van een aansluitgebied aan poortelektrode, aanvoergebied en afvoergebied door middel van afzetten van een metaallaag die met silicium reageert to vorming van een metaalsilicide gevolgd door verwarmen bij een geschikte temperatuur om een metaalrijk silicide te vormen ter plaatse van de poortelektrode en het aanvoergebied en afvoergebied. Het vormen van een metaal rijk silicide kan gebeuren bij temperaturen tussen 200 C en 350 C, bij voorkeur bij temperaturen tussen 275 C en 325 C.
De methode van deze uitvinding wordt gekenmerkt door, vóór omzetten van de metaallaag, het aanbrengen van groeivertragingsmiddelen in aanvoergebied en afvoergebied om vormingssnelheid van het metaalrijk silicide te verlagen en/of aanbrengen van groeiversnellingsmiddelen in de poortelektrode om vormingssnelheid van het metaalrijk silicide te verhogen. Op die manier wordt het mogelijk om poortelektrode enerzijds en aanvoergebied en afvoergebied anderzijds te voorzien van aansluitgebieden bestaande uit een metaalsilicide van verschillende dikte.
Door ter plaatse van het tweede gebied, bijvoorbeeld van de poortelektrode, een dikker metaalrijk silicide te vormen kan tevens gerealiseerd worden dat daar het aanwezige silicium volledig omgezet kan worden in een metaal silicide. Dit is van groot belang om de weerstand van de poortelektrode op het gewenste lage niveau te brengen en zogenaamde depletie effecten te onderdrukken. Bovendien kan een gevormd metaal silicide gevormd met een werkwijze volgens de uitvinding ter plaatse van het eerste gebied, in het bijzonder ter plaatse van het aan- en afvoergebied, bijzonder dun zijn, hetgeen bij de steeds verder gaande miniaturisatie van MOS transistoren zeer gewenst is.
In een voorkeursuitvoering van een werkwijze volgens de uitvinding worden zowel het eerste gebied voorzien van groeivertragingsmiddelen als het
<Desc/Clms Page number 5>
tweede gebied voorzien van groeiversnellingsmiddelen. Door combinatie van beide maatregelen wordt het grootste effect, d. w.z. het grootste verschil in vormingssnelheid, bereikt tussen de twee genoemde soorten gebieden, en daarmee het grootste dikte verschil in het op die plaatsen gevormde metaalrijke silicide, en daarmee de grootste mogelijkheden om deze gebieden te voorzien van een metaal silicide met een verschillende samenstelling en/of een verschillende dikte.
Het aanbrengen van groeivertragingsmiddelen in het eerste gebied, bijvoorbeeld in het aanvoergebied en afvoergebied, kan gebeuren door implanteren van stikstofionen. Een dergelijke implantatie bleek in monokristallijn silicium, het materiaal waarvan in het algemeen aan- en afvoergebieden gevormd zijn, de vormingssnelheid van een metaalrijk silicide bij 300 C aanzienlijk te vertragen.
Het aanbrengen van groeiversnellingsmiddelen in het tweede gebied, bijvoorbeeld de poortelektrode, kan gebeuren door het silicium in het tweede gebied amorf te maken, door middel van bijvoorbeeld implanteren van germaniumionen. Een dergelijke behandeling bleek ten opzichte van polykristallijn silicium, het materiaal waarvan in het algemeen de poortelektrode gevormd is, de vormingssnelheid van een metaalrijk silicide bij 300 C aanzienlijk te verhogen.
Verder kan de werkwijze volgens deze uitvinding nog het verwijderen van de metaallaag buiten eerste en tweede gebied bevatten. Dit betreft de plaatsen waar geen metaalrijk silicide is gevormd. In een uitvoeringsvorm van de uitvinding kan dit gebeuren door middel van etsen.
In een bepaalde uitvoeringsvorm van deze uitvinding kan de metaallaag bestaan uit nikkel.
In een andere uitvoeringsvorm van deze uitvinding kan verder nog een tweede transistor met een poortelektrode, aanvoergebied en afvoergebied worden gevormd, waarbij de werkwijze volgens deze uitvoeringsvorm gekenmerkt is doordat, vóór omzetten van de metaallaag de poortelektrode van de eerste transistor en de poortelektrode van de tweede transistor zodanig verschillend behandeld worden zodat de vormingssnelheid van het metaalrijk silicide op de poortelektrode van de eerste transistor verschilt van de
<Desc/Clms Page number 6>
vormingssnelheid van het metaalrijk silicide op de poortelektrode van de tweede transistor. In een bepaalde uitvoeringsvorm kan de poortelektrode van de eerste transistor bijvoorbeeld voorzien worden van groeiversnellingsmiddelen en de poortelektrode van de tweede transistor kan voorzien worden van groeivertragingsmiddelen.
Daarmee kan het grootste verschil tussen de poortelektrode van de eerste transistor en de poortelektrode van de tweede transistor gerealiseerd worden De aanvoergebieden en afvoergebieden van beide transistoren kunnen in deze uitvoeringsvorm voorzien worden van dezelfde groeivertragingsmiddelen. Op die manier is het mogelijk om tegelijkertijd transistoren te voorzien met een verschillende dikte van metaalrijk silicide op de poortelektrode en dus met andere eigenschappen.
Omdat verschillende metaal silicides over het algemeen ook een verschillende werkfunctie bezitten kan de werkwijze aldus met voordeel toegepast worden in een CMOS proces. Het silicide met de hoogste werkfunctie kan dan met voordeel gevormd worden ter plaatse van de PMOS transistor, het silicide met de laagste werkfunctie ter plaatse van de NMOS transistor. Daarbij is het mogelijk om bij de tweede transistor af te zien van een verschil in dikte van het gevormde metaalrijke silicide tussen enerzijds aan- en afvoergebied en anderzijds de poortelektrode.
Omdat de groeisnelheid zowel verhoogd als verlaagd kan worden is echter ook het creëren van zo een dikte verschil bij de tweede transistor nog steeds mogelijk door bij die transistor niet alle twee de maatregelen (vertragingsmiddelen in het aan- en afvoergebied en versnellingsmiddelen in de poortelektrode) tegelijk toe te passen maar slechts één van beide.
De uitvinding omvat verder ook een halfgeleiderinrichting verkregen met behulp van een werkwijze volgens de uitvinding. Een dergelijke inrichting is bijzonder geschikt voor gebruik in CMOS technologie.
In een uitvoeringsvorm van onderhavige uitvinding wordt een halfgeleiderinrichting voorzien met een halfgeleiderlichaam dat silicium bevat.
Het halfgeleiderlichaam bevat een eerste en een tweede gebied, waarbij het eerste en het tweede.gebied eenzelfde metaalrijk silicide bevatten, waarbij het metaalrijk silicide van het eerste gebied een andere dikte heeft dan het metaalrijk silicide van het tweede gebied. De onderhavige uitvinding voorziet
<Desc/Clms Page number 7>
verder een halfgeleidennrichting bestaande uit een halfgeleiderlichaam, waarbij het halfgeleiderlichaam een transistor bevat met een poortelektrode, een aanvoergebied en een afvoergebied, waarbij de halfgeleiderinrichting gekenmerkt wordt doordat poortelektrode enerzijds, en aanvoergebied en afvoergebied anderzijds voorzien zijn van een metaalrijk silicide met verschillende dikte.
In een voorkeursuitvoeringsvorm van de uitvinding kan de dikte van het metaalrijk silicide van de poortelektrode van de eerste transistor gelijk zijn aan de dikte van de poorfelektrode zelf. Dan spreekt men dus van een FUSI (fully silicidized) poortelektrode.
In een verdere uitvoeringsvorm van de uitvinding kan de halfgeleiderinrichting nog een tweede transistor bevatten, waarin het metaalrijk silicide van de poortelektrode van de tweede transistor een verschillende dikte heeft dan het metaalrijk silicide van de poortelektrode van de eerste transistor.
In een voorkeursuitvoeringsvorm van deze uitvinding kan het metaal rijk silicide een nikkelrijk silicide zijn.
Andere kenmerken, eigenschappen en voordelen van onderhavige uitvinding zullen duidelijk worden uit de hierna volgende gedetailleerde beschrijving samen met bijgevoegde figuren die, als voorbeeld, de principes van de uitvinding illustreren.
Korte beschrijving van de figuren
Fig. 1 tot 8 tonen een dwarsdoorsnede van opeenvolgende stadia van de vervaardiging van een halfgeleiderinrichting volgens een eerste uitvoeringsvorm van de werkwijze volgens de onderhavige uitvinding.
Fig. 9 toont de dikte d van een bij lage temperatuur gevormd metaal rijk silicide als functie van de tijd t voor verschillend behandelde silicium bevattende materialen.
Fig. 10 tot 19 tonen een dwarsdoorsnede van opeenvolgende stadia van de vervaardiging van een halfgeleiderinrichting volgens een tweede uitvoeringsvorm van de werkwijze volgens de onderhavige uitvinding.
In de verschillende figuren verwijzen dezelfde referentienummers naar dezelfde of analoge elementen.
<Desc/Clms Page number 8>
Uitvoeringsvorm
De onderhavige uitvinding zal hieronder beschreven worden met behulp van verschillende uitvoeringsvormen en met verwijzing naar verschillende figuren. De uitvinding is echter niet gelimiteerd tot deze uitvoeringsvormen en figuren. De beschreven figuren zijn enkel schematisch en niet beperkend. In de figuren kunnen de afmetingen van sommige elementen overdreven en niet op schaal zijn voorgesteld om het concept te verduidelijken.
De werkwijze van onderhavige uitvinding kan gebruikt worden voor het vervaardigen van halfgeleiderinrichtingen die een controle-elektrode zoals bijvoorbeeld een poortelektrode en een eerste en tweede hoofdelektrode, zoals bijvoorbeeld een aan- en afvoerelektrode bevatten. In wat volgt zal de vervaardiging van een halfgeleiderinrichting met een controle-elektrode en een aan- en afvoerelektrode volgens de onderhavige uitvinding worden besproken. Dit is enkel in het kader van de bespreking van de uitvinding en is niet limiterend voor de uitvinding.
Fig. 1 t/m 8 tonen schematisch een dwarsdoorsnede van een halfgeleiderinrichting in opeenvolgende stadia van de vervaardiging met behulp van een eerste uitvoeringsvorm van een werkwijze volgens de uitvinding. Bij de vorming van de halfgeleiderinrichting 20 volgens deze uitvoeringsvorm wordt uitgegaan van een halfgeleiderlichaam 1, met een, niet in de tekening afzonderlijk aangegeven, substraat Het halfgeleiderlichaam 1 is in de besproken uitvoeringsvorm vervaardigd van silicium, maar kan uit om het even welk halfgeleidermateriaal gevormd zijn. In halfgeleidergebied 2 van het halfgeleiderlichaam 1 zal later een transistor T, meer bepaald een MOSFET, gevormd worden, waarin halfgeleidergebied 2 dienst zal doen als kanaal.
De halfgeleiderinrichting 20 bevat in de praktijk aan de randen, niet in de tekening weergegeven, isolatiegebieden zoals een zogenaamde trench of LOCOS isolatie. Ook bevat het halfgeleiderlichaam 1 in de praktijk vaak zowel n-type als p-type gebieden voor de vorming van zowel NMOS als PMOS transistoren (zie verder).
In een eerste stap van de werkwijze volgens de uitvinding, die geïllustreerd wordt in Fig. 1, wordt het oppervlak van het halfgeleiderlichaam 1
<Desc/Clms Page number 9>
bedekt met een diëlektrische laag 3, die bijvoorbeeld siliciumdioxide bevat en die een dikte kan hebben tussen bijvoorbeeld 0. 5 en 1.5 nm. Op deze diëlektrische laag 3 wordt dan een polykristallijne siliciumlaag 4 aangebracht, die al dan niet gedoteerd kan zijn. De polykristallijne silicium laag 4 kan afgezet worden met behulp van bijvoorbeeld chemisch opdampen (Chemical Vapor Deposition - CVD) en kan een dikte hebben van bijvoorbeeld 50 nm. De polykristallijne siliciumlaag 4 kan dan met behulp van bijvoorbeeld implantatie van Ge-ionen, wat in de tekening wordt aangeduid met behulp van pijlen 5, amorf gemaakt worden.
Deze Ge-implantatie kan bijvoorbeeld gebeuren met een energie van 10 keV en met een flux 1x1015 cm-2.
Vervolgens wordt een afschermlaag 6, bijvoorbeeld siliciumnitride, aangebracht, bijvoorbeeld met behulp van CVD (Fig. 2). Daarna wordt een maskerlaag 7 aangebracht. De maskerlaag 7 wordt met behulp van bijvoorbeeld fotolithografie en etsen in patroon gebracht. Door vervolgens het wegetsen van deze delen van afschermlaag 6, de polykristallijne siliciumlaag 4 en de diëlektrische laag 3 die zich niet onder de maskerlaag 7 bevinden, wordt poortelektrode 8 gevormd (zie Fig. 3).
In een volgende stap kunnen de aan- en afvoergebieden 9, 10 gevormd worden door middel van bijvoorbeeld twee ionenimplantaties van doteringsatomen die een aan het kanaalgebied 17 tegengesteld geleidingstype creëren in het silicium van het halfgeleiderlichaam 1. Met een eerste ondiepe ionenimplantatie worden extensies 18 van de aan- en afvoergebieden 9,10 gevormd. Daarna wordt een diepe implantatie gebruikt om de eigenlijke aanen afvoergebieden 9,10 te vormen. Daarbij kan gebruik gemaakt worden van zogenaamde afstandsstukken 11, die bijvoorbeeld van siliciumdioxide kunnen gevormd worden, en die op gebruikelijke wijze door depositie van een laag van desbetreffend materiaal en anisotroop etsen daarvan gevormd kunnen worden. Nadrukkelijk wordt hier opgemerkt dat de aan- en afvoergebieden 9, 10 ook met voordeel in een ander stadium van de vervaardiging kunnen worden aangebracht.
Hierna wordt het halfgeleiderlichaam 1 onderworpen aan een implantatie van stikstofionen, die in Fig. 4 wordt aangeduid met pijlen 12. Deze stikstofionenimplantatie kan gebeuren bij een energie van bijvoorbeeld 5 keV
<Desc/Clms Page number 10>
en met een flux van bijvoorbeeld 1 x 1015 at/cm2. De ter plaatse van de poortelektrode 8 aanwezige afschermlaag 6 voorkomt dat deze ionen in het silicium van de poortelektrode 8 terecht kunnen komen en zorgt ervoor dat de stikstofionen uitsluitend in het monokristallijne silicium van de aan- en afvoergebieden 9, 10 terecht komen.
In een volgende stap, die geïllustreerd wordt in Fig. 5, wordt de afschermlaag 6 verwijderd, bijvoorbeeld door middel van etsen, bij voorkeur op selectieve wijze. In deze uitvoeringsvorm van de uitvinding wordt daarvoor heet fosforzuur gebruikt. Daarna wordt de totnogtoe gevormde structuur bedekt met een metaal laag 13 (zie Fig. 6). Deze metaallaag 13 is in deze uitvoeringsvorm een nikkellaag, maar kan ook bestaan uit een ander metaal zoals bijvoorbeeld Ta, Ni, Ti of Co. De metaallaag 13 kan een dikte hebben tussen 10 en 100 nm. In deze uitvoeringsvorm is de nikkellaag 13 30 nm dik. De nikkellaag 13 kan met behulp van bijvoorbeeld opdampen of sputteren op de halfgeleiderstructuur worden aangebracht.
Dan wordt het halfgeleiderlichaam 1 aan een warmtebehandeling onderworpen waarbij de metaallaag 13 met het daaronder liggende silicium een metaalrijk silicide 14,15, 16 vormt (Fig. 7). De temperatuur tijdens deze warmtebehandeling kan begrepen zijn tussen bijvoorbeeld 200 C en 350 C en kan bij voorkeur begrepen zijn tussen 275 C en 325 C. Ter plaatse van de aan- en afvoergebieden 9,10 wordt op deze wijze een metaalrijk silicide 14, 15 gevormd met een dikte van bijvoorbeeld 15 nm terwijl tegelijkertijd ter plaatse van de poortelektrode 8 een metaalrijk silicide 16 gevormd wordt met een dikte van bijvoorbeeld 40 nm.
Het ontstaan van een dergelijk dikteverschil tussen nikkelsilicides 14 en 15 enerzijds en nikkelsilicide 16 anderzijds is te wijten aan de aanwezigheid van groeivertragingsmiddelen onder de vorm van de stikstofimplantatie 12 in het silicium van het aan- en afvoergebied 9,10 en aan de aanwezigheid van groeiversnellingsmiddelen in het silicium van de poortelektrode 8 onder de vorm van het amorf maken van het polykristallijn silicium met behulp van de germaniumimplantatie 5. De implantatie van N2 in het aan-en afvoergebied 9, 10 verlaagt de diffusiteit van Si en van het metaal (hier Ni) en resulteert in een verschillende Me/Si verhouding in de aan- en afvoergebieden 9,10 en dus in een verschillende werkfunctie.
<Desc/Clms Page number 11>
Hierna wordt het resterende deel van de nikkellaag 13 verwijderd, bijvoorbeeld door middel van etsen in bijvoorbeeld een (4:1) mengsel van zwavelzuur en waterstofperoxide bij een temperatuur van ongeveer 90 C. Dan wordt het halfgeleiderlichaam 1 onderworpen aan een warmtebehandeling bij een temperatuur boven 350 C, bij voorkeur boven 400 C, bijvoorbeeld 500 C. Daarbij worden de metaalrijke silicides 14,15 omgezet in bijvoorbeeld een nikkelmonosilicide terwijl ter plaatse van de poortelektrode 8 het nikkelrijk silicide 16 omgezet wordt in een aanzienlijk dikker nikkelmonosilicide of een ander metaalrijk nikkelsilicide.
Welk metaalsilicide gevormd wordt, is afhankelijk van de beschikbare hoeveelheid/verhouding metaal (in dit uitvoeringsvoorbeeld nikkel) t. o.v. silicium, van de temperatuur (voor nikkelsilicide bijvoorbeeld, wordt ingeval van implantatie van N2, nikkelmonosilicide gevormd bij temperaturen tot 700 C, terwijl nikkeldisilicide gevormd wordt bij temperaturen vanaf 800 C), van de tijd (die moet voldoende lang zijn opdat de reactie zich volledig zou kunnen voltrekken). Bijvoorbeeld, zelfs zonder overmaat aan metaal en een lange processtijd zal bij lage temperatuur geen disilicide gevormd worden maar wel een metaalrijk silicide, nl. een verbindingsvorm tussen silicium en metaal met een overmaat aan metaal. Op die manier wordt een FUSI (fully silicidized) poortelektrode 19 verkregen (Fig. 8).
Het effect van het implanteren van Ge- of N2-ionen in de structuur wordt geïllustreerd met behulp van Fig. 9. In deze figuur wordt de dikte d van een bij lage temperatuur gevormd nikkelrijk silicide als functie van de tijd t getoond voor verschillend behandelde silicium bevattende materialen. De temperatuur is in alle gevallen 300 C. Metingen werden uitgevoerd aan een siliciumoppervlak waarop een 30 nm dikke Ni laag 13 werd opgedampt. Het nikkelrijk silicide dat gevormd werd tijdens de verwarmstap bij 300 C werd, na het verwijderen van de resterende delen de nikkel laag, omgezet in nikkelmonosilicide bij 500 C. De dikte d van het nikkelmonosilicide werd gemeten als functie van de tijd voor siliciumoppervlakken gedoteerd met verschillende ionen.
Curven I, II en 111 hebben betrekking op een siliciumoppervlak bestaande uit monokristallijn silicium. Curve I geeft de resultaten voor
<Desc/Clms Page number 12>
onbehandeld monokristallijn silicium, curve II laat de resultaten zien na implantatie van stikstofionen in het monokristallijn silicium en curve III geeft de resultaten na een germanium implantatie. Deze resultaten maken duidelijk hoe een stikstof implantatie als vertragingsmiddel fungeert en hoe een germanium implantatie als versnellingsmiddel fungeert bij de aangroei van een nikkelrijk silicide bij lage temperatuur.
Curve IV geeft de resultaten van polykristallijn silicium dat voorzien is van een germanium implantatie en laat zien hoe, ten opzichte van curve II, in een tijdsdomein van enkele honderden seconden tegelijkertijd nikkelrijke silicides gevormd kunnen worden die een factor 3 in dikte verschillen.
Een verdere reactie met silicium ter hoogte van de poortelektrode 8 is niet mogelijk omdat de hoeveelheid silicium in de poortelektrode 8 op een gegeven moment volledig verbruikt is. Het nikkelmonosilicide (of het nikkelrijk silicide) reikt dan ook met voordeel tot aan het diëlektrische gebied 3 van de transistor. De dikte van het nikkelmonosilicide 14,15 ter plaatse van de aanen afvoergebieden 9,10 kan bijzonder dun zijn, hetgeen eveneens een belangrijk voordeel is.
Verder kan de werkwijze volgens de uitvinding een optionele stap van co-implantatie van een tweede metaal Mez (niet in de figuren weergegeven) bevatten om de gewenste werkfunctie van het silicide te verkrijgen. Er bestaan verschillende mogelijkheden voor het uitvoeren van deze co-implantatie. Ofwel kan een tweede metaal Mez geimplanteerd worden samen met het element dat de amorfisatie van het silicium 4 tot stand brengt, ofwel wordt het tweede metaal Mez afzonderlijk geïmplanteerd, ofwel wordt het tweede metaal Mez gebruikt als het element dat de amorfisatie van het silicium 4 tot stand brengt.
Op die manier wordt een silicide verkregen met de samenstelling MexSiy/MezSiy, waarin Mex het metaal is van de metaallaag 13, in dit uitvoeringsvoorbeeld Ni Het tweede metaal Mez kan hetzelfde zijn als het eerste metaal Mex, maar kan ook een ander metaal zijn.
Tot slot wordt de vervaardiging van de transistor T op gebruikelijke wijze voltooid. Dat wil zeggen dat een of meer diëlektrische lagen worden aangebracht en van contactopeningen worden voorzien waarna een geleidende laag, bijvoorbeeld een aluminiumlaag, wordt aangebracht en
<Desc/Clms Page number 13>
gepatroneerd, waaruit aansluitgeleiders voor de aan- en afvoergebieden 9,10 en de poortelektrode 8 gevormd worden. Deze stappen zijn niet in de figuren weergegeven. Individuele halfgeleiderinrichtingen 20 worden dan verkregen door middel van een scheidingstechniek zoals bijvoorbeeld zagen.
In de hierboven besproken uitvoeringsvorm van de uitvinding is tegelijkertijd gebruik gemaakt van zowel de groeiversnellende eigenschappen van Ge implantatie in de poortelektrode 8 en van de groeivertragende eigenschappen van N2 implantatie in aanvoergebied en afvoergebied 9,10. Hier moet wel opgemerkt worden dat niet noodzakelijk beide eigenschappen terzelfdertijd worden toegepast. In andere uitvoeringsvormen van deze uitvinding kunnen evengoed ofwel stikstofionen geïmplanteerd worden in aanvoergebied en afvoergebied 9,10 ofwel germaniumionen geïmplanteerd worden in de poortelektrode 8 Alleen wordt het verschil in resulterende dikte van de metaalrijke silicides vergroot als beide effecten samen worden toegepast.
De groeiversnellende eigenschappen van Ge zijn niet het gevolg van Ge zelf dat de silicidegroei bevordert, maar wel van het feit dat de kristalstructuur van het silicium/poort elektrodemateriaal gewijzigd wordt. Een amorfe laag heeft kleinere kristallen en dus meer grensvlak dan een polykristallijne laag. Een laag wordt geamorfiseerd door 'in stukjes' te schieten, d.i. de bestaande kristallen op te breken in kleinere kristallen. De groeivertragende eigenschappen van de N2 implantatie zijn het gevolg van het feit dat het gebruik van N2 de nucleatie van NiSi vertraagt. Dit wordt beschreven in 'Nickel silicide formation on Si(100) and poly-Si with a presilicide N2+ implantation' by P. S. Lee et al. in Journal of Electronic Materiais, vo1.30, No. 12,2001.
Fig. 10 t/m 19 tonen opeenvolgende stadia van de vervaardiging van een halfgeleiderinrichting volgens een tweede uitvoeringsvorm van een werkwijze volgens de uitvinding. Bij de bespreking daarvan zullen vooral de verschillen met de hierboven besproken werkwijze worden toegelicht.
Overeenkomstige of identieke processtappen kunnen worden uitgevoerd zoals reeds hierboven bij de eerste uitvoeringsvorm werd besproken.
<Desc/Clms Page number 14>
Een verschil met de eerste uitvoeringsvorm betreft het feit dat in deze tweede uitvoeringsvorm een CMOS IC vervaardigd wordt, waarbij dus zowel NMOS als PMOS transistoren gevormd worden. In verband daarmee bevat het halfgeleiderlichaam 1 twee kanaalgebieden 17,30 van een tegengesteld geleidingstype. Het oppervlak van het halfgeleiderlichaam 1 wordt, zoals ook het geval was in de eerste uitvoeringsvorm, bedekt met een diëlektrische laag 3 en een polykristallijne silicium laag 4, die bijvoorbeeld een dikte kan hebben van 50 nm (Fig. 10). Vervolgens wordt een maskerlaag 31 afgezet, met daar bovenop een fotolak 32 (Fig. 11). Door middel van bijvoorbeeld fotolithografie en etsen wordt een masker 33 gevormd (Fig. 12).
Dit masker 33 dient om de plaats waar in een later stadium van het proces transistor VT zal gevormd worden af te schermen tijdens een volgende stap, nl. implantatie van germaniumionen, die in Fig. 12 met pijlen 34 is aangeduid. Door deze implantatie van germaniumionen 34 wordt de polykristallijne silicium laag 4 ter plaatse van de te vormen transistor T amorf gemaakt. Vervolgens wordt op soortgelijke wijze met behulp van een masker 35 de polykristallijne silicium laag 4 ter plaatse van de te vormen verdere transistor VT voorzien van een implantatie van stikstofionen, die in Fig. 13 wordt aangeduid met pijlen 36 .
Na verwijderen van het masker 35 wordt, net zoals in de eerste uitvoeringsvorm, een afschermlaag 6 aangebracht. Deze stap is geïllustreerd in Fig. 14. Dan worden de poortelektroden 8,38 gevormd, bijvoorbeeld door middel van maskers en etsprocedures, zoals beschreven in de eerste uitvoeringsvorm van deze uitvinding. Vervolgens worden, zoals in de eerste uitvoeringsvorm beschreven, afstandsstukken 11gevormd. Dan worden, met behulp van ionen implantaties, de aan- en afvoergebieden 9,10 resp. 39,40 van beide transistoren T resp. VT gevormd zoals in de eerste uitvoeringsvorm besproken. Dit is weergegeven in Fig. 15. Om de beurt worden daarbij de gebieden van transistor T resp. VT afgeschermd met een, niet in de tekening weergegeven, masker.
Ook worden aan- en afvoergebieden 9,10 en 39,40 van beide transistoren T, VT voorzien van een stikstof implantatie, aangegeven in Fig. 15 met behulp van pijlen 36.
In de daarop volgende stappen wordt afschermlaag 6 verwijderd (zie Fig. 16), wordt een nikkellaag 13 aangebracht, die in deze uitvoeringsvorm
<Desc/Clms Page number 15>
bijvoorbeeld 60 nm dik kan zijn (zie Fig. 17), en worden in een eerste temperatuursbehandeling tussen 200 C en 350 C, bij voorkeur tussen 275 C en 325 C, bijvoorbeeld bij 300 C, nikkelrijke silicidegebieden 14,15 en 44,45 gevormd ter plaatse van de aan- en afvoergebieden van beide transistoren T resp. VT (zie Fig. 18). Tegelijkertijd wordt op de poortelektrode 8 van de transistor T een relatief dikke, bijvoorbeeld 75 nm dikke, laag 16 van nikkelrijk silicide gevormd waarbij bijvoorbeeld de gehele poly Si laag (poortelektrode 8) wordt geconsumeerd.
Op de poortelektrode 38 van transistor VT wordt slechts een dunne, bijvoorbeeld 40 nm dikke, nikkelrijke silicide laag 46 gevormd waarbij nog poly Si van de poortelektrode 38 overblijft. In een daarop volgende warmtebehandeling worden dan weer de uiteindelijke nikkelsilicides 14,15 en 44,45 en 16,46 gevormd (zie Fig. 19). Op deze wijze kunnen beide transistoren T, VT voorzien worden van een nikkelsilicide met verschillende samenstelling, verschillende verhoudingen Me/Si en een verschillende dikte en derhalve een verschillende werkfunctie. De keuze welke transistor als NMOS en welke als PMOS wordt uitgevoerd, wordt dienovereenkomstig gemaakt. De vervaardiging wordt weer op gebruikelijke wijze voortgezet en voltooid zoals beschreven in de eerste uitvoeringsvorm van deze uitvinding.
De uitvinding is niet beperkt tot de beschreven uitvoeringsvoorbeelden daar voor de vakman binnen het kader van de uitvinding vele variaties en modificaties mogelijk zijn. Zo kunnen inrichtingen vervaardigd worden met een andere geometrie en/of andere afmetingen. In plaats van een substraat van Si kan ook een substraat van glas, keramiek of een kunststof worden gebruikt.
Het halfgeleiderlichaam kan dan gevormd worden door het zogenaamde SOI (= Silicon on Insulator). Daarbij kan al dan niet gebruikt worden gemaakt van een zogenaamde substrate transfer techniek.
Opgemerkt wordt verder dat andere materialen dan de bij de voorbeelden genoemde gebruikt kunnen worden binnen het kader van de uitvinding. Zo kan in plaats van nikkel ook gebruik gemaakt worden van andere metalen zoals kobalt. Ook kunnen andere depositietechnieken gebruikt worden voor de genoemde of andere materialen zoals epitaxy, CVD (= Chemical Vapour Deposition), sputteren en opdampen. In plaats van nat-
<Desc/Clms Page number 16>
chemische etsmethoden kunnen ook "droge" technieken gebruikt worden zoals plasma etsen en omgekeerd.
Ook wordt opgemerkt dat het niet noodzakelijk is dat de diëlektrische laag 3 voor alle transistoren van hetzelfde materiaal is of dezelfde dikte bezit.
Verder wordt opgemerkt dat de inrichting verdere actieve en passieve halfgeleiderelementen of elektronische componenten kan bevatten zoals een groter aantal dioden en/of transistoren en weerstanden en/of capaciteiten, al dan niet in de vorm van een geïntegreerde schakeling. De vervaardiging wordt daarbij uiteraard doelmatig aangepast