JP2001351937A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2001351937A
JP2001351937A JP2000169482A JP2000169482A JP2001351937A JP 2001351937 A JP2001351937 A JP 2001351937A JP 2000169482 A JP2000169482 A JP 2000169482A JP 2000169482 A JP2000169482 A JP 2000169482A JP 2001351937 A JP2001351937 A JP 2001351937A
Authority
JP
Japan
Prior art keywords
opening
layer
barrier layer
semiconductor device
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000169482A
Other languages
English (en)
Other versions
JP4750926B2 (ja
Inventor
Asayuki Fukuda
朝之 福田
Eiji Watanabe
英二 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2000169482A priority Critical patent/JP4750926B2/ja
Priority to US09/725,146 priority patent/US6472763B2/en
Publication of JP2001351937A publication Critical patent/JP2001351937A/ja
Application granted granted Critical
Publication of JP4750926B2 publication Critical patent/JP4750926B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/02125—Reinforcing structures
    • H01L2224/02126—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H01L2224/05018—Shape in side view being a conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05559—Shape in side view non conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13006—Bump connector larger than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 バンプの密着度の低下及びバンプに接続され
ている配線の抵抗の増大が生じにくい半導体装置を提供
する。 【解決手段】 絶縁性の表面の一部の領域上に導電性の
電極パッドが形成されている。絶縁膜が、電極パッドを
覆う。絶縁膜に、電極パッドの上面の少なくとも一部を
露出させる開口が形成されている。開口の底面に露出し
ている電極パッドの上面、及び絶縁膜の表面のうち開口
の周囲のある領域上に、導電材料からなるバリア層が形
成されている。導電性のバンプが、バリア層に密着して
いる。バリア層の下地表面の、バリア層の外周と開口の
外周との間の領域内に、段差が形成されている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関
し、特にパッド上にバンプを設けた半導体装置に関す
る。
【０００２】
【従来の技術】図７に、半導体装置の従来の電極パッド
及びその上に配置したバンプの断面図を示す。
【０００３】半導体基板上に、層間絶縁膜１００が形成
されている。層間絶縁膜１００の上面の一部の領域上に
電極パッド１０１が形成されている。電極パッド１０１
及び層間絶縁膜１００の表面を、窒化シリコン膜と酸化
シリコン膜との２層構造を有する保護膜１０２が覆う。
保護膜１０２に、電極パッド１０１の上面の一部を露出
させる開口１０２ａが形成されている。
【０００４】電極パッド１０１及びその近傍の保護膜１
０２の上に、ポリイミドからなる絶縁膜１０３が形成さ
れている。絶縁膜１０３に、電極パッド１０１の上面の
一部を露出させる開口１０３ａが形成されている。開口
１０３ａの内面、及び開口１０３ａ近傍の絶縁膜１０３
の上面を、Ｔｉ膜１０５、Ｃｕ膜１０６、及びＮｉ膜１
０７の３層からなる積層が覆う。Ｎｉ膜１０７の上に、
半田バンプ１０８が形成されている。
【０００５】Ｔｉ膜１０５は、Ｃｕ膜１０６の密着性を
高める。Ｃｕ膜１０６は、Ｎｉ膜１０７の密着性を高め
る。Ｎｉ膜１０７は、半田バンプ１０８の構成元素が電
極パッド１０１まで拡散することを防止する。
【０００６】
【発明が解決しようとする課題】半田バンプ１０８は、
Ｎｉ膜１０７の上面のみならず、Ｃｕ膜１０６からＮｉ
膜１０７までの積層の端面をも覆う。半田バンプ１０８
を融解すると、半田バンプ１０８内の錫（Ｓｎ）原子
が、Ｃｕ膜１０６の端面からＣｕ膜１０６中に拡散す
る。Ｓｎ原子が拡散した領域は、体積膨張を引き起こす
ため、Ｃｕ膜１０６の剥離が生じやすくなる。
【０００７】Ｃｕ膜１０６が剥離すると、Ｔｉ膜１０５
とＣｕ膜１０６との界面に生じた隙間内に半田が侵入す
る。侵入した半田から、さらにＳｎ原子がＣｕ膜１０６
内に拡散するため、剥離が内側に向かって進行する。剥
離が進行すると、バンプの密着度が低下してしまう。ま
た、Ｓｎ原子が電極パッド１０１まで到達すると、配線
抵抗の増大等の電気的特性の劣化が生ずる。
【０００８】本発明の目的は、バンプの密着度の低下及
びバンプに接続されている配線の抵抗の増大が生じにく
い半導体装置を提供することである。
【０００９】
【課題を解決するための手段】本発明の一観点による
と、絶縁性の表面の一部の領域上に形成された導電性の
電極パッドと、前記電極パッドを覆う絶縁膜であって、
該電極パッドの上面の少なくとも一部を露出させる開口
が形成された前記絶縁膜と、前記開口の底面に露出して
いる電極パッドの上面、及び前記絶縁膜の表面のうち該
開口の周囲のある領域上に形成された導電材料からなる
バリア層と、前記バリア層に密着した導電性のバンプと
を有し、前記バリア層の下地表面の、前記バリア層の外
周と前記開口の外周との間の領域内に、段差が形成され
ている半導体装置が提供される。
【００１０】バリア層が、その外周から徐々に剥離した
場合、段差が剥離の進行を防止する。このため、バリア
層の剥離を抑制し、バンプの密着度を高めることができ
る。
【００１１】
【発明の実施の形態】図１に、本発明の実施例による半
導体装置の断面図を示す。図１に示すように、シリコン
基板１の表面上にフィールド酸化膜２が形成され、フィ
ールド酸化膜２によって活性領域が画定されている。活
性領域内に、ＭＯＳＦＥＴ３が形成されている。フィー
ルド酸化膜２の上に、多層配線層４が形成されている。
多層配線層４は、層間絶縁膜と配線層とが交互に積層さ
れた構造を有し、異なる配線層内の配線が、層間絶縁膜
に形成されたビアホールを通して、相互に電気的に接続
される。
【００１２】多層配線層４の最上層に層間絶縁膜１０が
配置されている。層間絶縁膜１０の表面の一部の領域上
に、Ｃｕで形成された電極パッド１１が配置されてい
る。電極パッド１１は、層間絶縁膜１０の表面上に形成
された配線に連続し、多層配線層４内に形成された配線
５を介して、ＭＯＳＦＥＴ３のソースもしくはドレイン
領域に電気的に接続されている。なお、電極パッド１１
は、シリコン基板１の表面上に形成された他の電子回路
部品に接続される場合もある。
【００１３】窒化シリコン膜と酸化シリコン膜との２層
構造を有する保護膜１２が、層間絶縁膜１０及び電極パ
ッド１１の表面を覆う。保護膜１２の、電極パッド１１
に対応する領域に開口１２ａが形成されている。開口１
２ａの底面に、電極パッド１１の上面の一部が露出す
る。
【００１４】開口１２ａの内面、及び開口１２ａの近傍
の保護膜１２の表面上にポリイミドからなる厚さ４μｍ
の絶縁膜１５が形成されている。絶縁膜１５の、電極パ
ッド１１に対応する領域に、開口１５ａが形成されてい
る。開口１５ａは、開口１２ａに内包される。絶縁膜１
５に、保護膜１２の上面まで達する溝１５ｂが形成され
ている。溝１５ｂは、基板法線方向に沿って見たとき、
開口１５ａを１周する環状のパターンを有する。
【００１５】図２に、電極パッド１１の近傍の平面図を
示す。電極パッド１１は、例えば正八角形の平面形状を
有し、配線１１ａに連続している。絶縁膜１５の外周
が、電極パッド１１を取り囲む。電極パッド１１の内側
に開口１２ａが配置され、その内側に開口１５ａが配置
されている。開口１２ａ、１５ａ及び絶縁膜１５も、正
八角形の平面形状を有する。絶縁膜１５の外周よりもや
や内側に、溝１５ｂが配置されている。
【００１６】開口１５ａの外周が構成する正八角形の対
向する一対の辺の間隔は４０μｍである。絶縁膜１５の
外周線で構成される正八角形の対向する一対の辺の間隔
は１００μｍである。また、溝１５ｂの内側の縁で構成
される正八角形の対向する辺の間隔は８６μｍ、溝１５
ｂの幅は２μｍである。すなわち、溝１５ｂは、絶縁膜
１５の外周よりも５μｍだけ内側に配置されている。
【００１７】図１に戻って説明を続ける。開口１５ａの
内面から、絶縁膜１５の上面及び溝１５ｂの内面を経由
して、絶縁膜１５の外周よりもやや内側の領域までを、
バリア層１９が覆う。バリア層１９は、基板側から順番
に、厚さ５００ｎｍのＴｉ膜１６、厚さ５００ｎｍのＣ
ｕ膜１７、及び厚さ５μｍのＮｉ膜１８が積層された３
層構造を有する。
【００１８】バリア層１９の上に、半田バンプ２０が密
着している。半田バンプ２０は、Ａｇ濃度が２．６重量
％のＳｎＡｇ合金で形成されており、バリア層１９の上
面のみならず、その端面をも覆っている。
【００１９】次に、図３及び図４を参照して、図１に示
した半導体装置の製造方法について説明する。なお、層
間絶縁膜１０よりも下層の構造は、周知の半導体プロセ
スで形成することができるため、ここでは層間絶縁膜１
０よりも上層の構造の製造方法について説明する。
【００２０】図３（Ａ）に示した状態までの工程につい
て説明する。層間絶縁膜１０の表面上に、Ｃｕ膜をスパ
ッタリングにより堆積する。このＣｕ膜をパターニング
することにより、電極パッド１１を形成する。電極パッ
ド１１及び層間絶縁膜１０の表面上に、窒化シリコン膜
を堆積し、その上に酸化シリコン膜を堆積する。窒化シ
リコン膜と酸化シリコン膜の堆積は、化学気相成長（Ｃ
ＶＤ）により行われる。窒化シリコン膜と酸化シリコン
膜との２層を貫通する開口１２ａを形成し、その他の領
域に保護膜１２を残す。
【００２１】保護膜１２の表面上に感光性のポリイミド
層１５Ａをスピンコートにより形成し、１５０℃で９０
秒から２分のプリベークを行う。なお、ポリイミド層１
５Ａは、イミド化後の厚さが４μｍになるような厚さと
する。
【００２２】図３（Ｂ）に示すように、ポリイミド層１
５Ａを選択的に露光し、現像することによって、不要な
部分のポリイミド層１５Ａを除去するとともに、開口１
５ａ及び溝１５ｂを形成する。現像後、３７０〜３８０
℃で１時間のキュアを行う。これにより、ポリイミドか
らなる厚さ４μｍの絶縁膜１５が形成される。
【００２３】図３（Ｃ）に示すように、絶縁膜１５及び
保護膜１２の上に、厚さ５００ｎｍのＴｉ膜１６Ａ、及
び厚さ５００ｎｍのＣｕ膜１７Ａを、スパッタリングに
より堆積する。
【００２４】図４（Ｄ）に示すように、図１に示したバ
リア層１９を配置すべき領域に開口を有するレジストパ
ターン３０を形成する。レジストパターン３０の厚さは
約１０μｍである。
【００２５】図４（Ｅ）に示すように、レジストパター
ン３０の開口部に露出したＣｕ層１７Ａの上に、電界メ
ッキにより厚さ５μｍのＮｉ層１８を形成する。Ｎｉ層
１８を形成した後、レジストパターン３０を除去する。
【００２６】その後、Ｎｉ層１８をマスクとして、Ｃｕ
層１７Ａ及びＴｉ層１６Ａをエッチングする。Ｃｕ層１
７Ａのエッチングには、過酸化水素と酢酸と水との混合
液を用いる。Ｔｉ層１６Ａのエッチングには、フッ酸と
水との混合液を用いる。これにより、図１に示したバリ
ア層１９が形成される。
【００２７】バリア層１９の上に、転写法により半田ボ
ールを転写する。半田ボールの転写後、基板を窒素と水
素との混合ガス雰囲気中に配置し、２７０℃で熱処理を
行う。半田ボールがリフローし、図１に示した半球状の
バンプ電極２０が形成される。
【００２８】上記第１の実施例においても、図７に示し
た従来例の場合と同様に、リフロー期間中に、ＳｎがＣ
ｕ層１７の端面からＣｕ層１７内に拡散する。ところ
が、第１の実施例の場合には、図７に示した従来の場合
に比べて、Ｓｎの侵入の深さが浅い。これは、バリア層
１９の下地表面に、溝１５ｂに起因する段差が形成され
ているためと考えられる。
【００２９】また、Ｃｕ層１７の、Ｓｎの拡散した部分
の体積が膨張し、Ｃｕ層１７が、その端部から持ち上が
る。溝１５ｂが障壁となるため、Ｃｕ層１７の持ち上が
りは、溝１５ｂの位置で停止し、それよりも内側まで進
行しない。このため、バリア層１９の十分な密着性を確
保することができる。十分な効果を得るためには、溝１
５ｂによる段差の高さを、Ｃｕ層１７の厚さよりも大き
くすることが好ましい。また、Ｃｕ層１７の上面が、バ
リア層１９の下地表面の凹凸に倣うような構成とするこ
とが好ましい。
【００３０】ＳｎがＣｕ層１７内に拡散する現象は、バ
ンプ材料としてＰｂＳｎ半田を用いる場合にも生ずる。
しかし、ＰｂＳｎ半田においては、Ｓｎの含有量が５重
量％程度と少ないため、Ｓｎの拡散に起因する問題が顕
在化しない。上記第１の実施例のように、Ｓｎの含有量
の多いＳｎＡｇ半田等を用いる場合に、大きな効果が期
待される。特に、Ｓｎの含有量が５０重量％以上の場合
に、顕著な効果が期待できるであろう。
【００３１】図２に示した溝１５ｂが、絶縁膜１５の縁
から離れた位置に配置されると、溝１５ｂによる剥離の
進行防止効果の意味が薄くなってしまう。絶縁膜１５の
中心からその外周までの長さをａ、溝１５ｂの外側の縁
までの長さをｂ、絶縁膜１５の外周から溝１５ｂの外側
の縁までの長さをｃとしたとき、ａ≦２ｂ、かつｃ≧２
μｍの条件を満足するように、溝１５ｂを配置すること
が好ましい。
【００３２】次に、図５を参照して、第１の実施例の変
形例について説明する。第１の実施例では、溝１５ｂ
が、開口１５ａを１周する環状パターンを有する場合を
説明した。図５（Ａ）に示す変形例では、溝１５ｂが２
本配置されている。２本の溝の各々が、開口１５ａを１
周する環状パターンを有する。例えば、各溝の幅は２μ
ｍであり、２本の溝の間隔も２μｍである。内側の溝の
内側の縁で構成される正八角形の対向する一対の辺の間
隔は、例えば７８μｍである。なお、溝の本数を３本以
上としてもよい。
【００３３】図５（Ｂ）に示す変形例では、２本の溝１
５ｂの各々が閉じておらず、開いたパターンを有する。
開口１５ａ内のある一点を中心として、半直線を１回転
させた時、いずれの位置においても、その半直線と２本
の溝１５ｂの少なくとも一方とが交差するように、２本
の溝が配置されている。すなわち、２本の溝が、開口１
５ａを中心とした円周方向に関して部分的に重なってい
る。例えば、一方の溝は、図５（Ａ）に示した２本の溝
のうち内側の溝の一部で構成され、他方の溝は、外側の
溝の一部で構成される。なお、溝の本数を３本以上とし
てもよい。
【００３４】図５に示した変形例の場合にも、第１の実
施例の場合と同様の効果が期待できる。図５（Ａ）に示
した変形例においては、開口１５ａを中心とした径方向
に関して２本の溝が配置される。このため、Ｃｕ層１７
内へのＳｎの拡散の深さが、第１の実施例の場合の拡散
の深さよりもさらに浅くなるであろう。
【００３５】図６に、第２の実施例による半導体装置の
断面図を示す。第２の実施例では、図１に示した第１の
実施例の半導体装置の溝１５ｂの代わりに、開口１５ａ
を１周する環状の尾根２２が絶縁膜１５の表面上に形成
されている。尾根２２の高さは４μｍであり、絶縁膜１
５の厚さとほぼ等しい。その他の構成は、第１の実施例
の場合と同様である。
【００３６】以下、尾根２２の形成方法について説明す
る。第１の実施例による半導体装置の製造方法の説明で
用いた図３（Ｂ）の工程において、溝１５ｂを形成する
部分にポリイミドからなる絶縁膜１５を残しておく。絶
縁膜１５をイミド化した後、２層目のポリイミド層をス
ピンコートにより形成する。この２層目のポリイミド層
を露光し、現像することにより、尾根２２を残す。尾根
２２を形成した後の工程は、第１の実施例で説明した製
造方法と同様である。
【００３７】図６に示した第２の実施例による半導体装
置においても、尾根２２が、バリア層１９の剥離の進行
を防止する。なお、尾根２２の平面形状を、図５に示し
た第１の実施例の変形例における溝１５ｂと同様のパタ
ーンとしてもよい。
【００３８】上記第１の実施例の半導体装置では、バリ
ア層１９の下地表面に溝１５ｂによる段差が形成され、
第２の実施例による半導体装置では、尾根２２による段
差が形成されている。このように、バリア層１９の下地
表面に、段差を形成しておくことにより、Ｓｎの拡散を
抑制するとともに、バリア層１９の剥離を防止すること
ができる。
【００３９】以上実施例に沿って本発明を説明したが、
本発明はこれらに制限されるものではない。例えば、種
々の変更、改良、組み合わせ等が可能なことは当業者に
自明であろう。
【００４０】
【発明の効果】以上説明したように、本発明によると、
バリア層の下地表面に段差を形成しておくことにより、
バリア層の剥離の進行を防止することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例による半導体装置の断面
図である。
【図２】第１の実施例による半導体装置のバンプ部の平
面図である。
【図３】第１の実施例による半導体装置の製造方法を説
明するための、製造途中の装置の断面図（その１）であ
る。
【図４】第１の実施例による半導体装置の製造方法を説
明するための、製造途中の装置の断面図（その２）であ
る。
【図５】第１の実施例の変形例による半導体装置のバン
プ部の平面図である。
【図６】本発明の第２の実施例による半導体装置の断面
図である。
【図７】従来の半導体装置のバンプ部の断面図である。
【符号の説明】
１ シリコン基板 ２ フィールド酸化膜 ３ ＭＯＳＦＥＴ ４ 多層配線層 ５ 配線 １０ 層間絶縁膜 １１ 電極パッド １１ａ 配線 １２ 保護膜 １２ａ 開口 １５ 絶縁膜 １５ａ 開口 １５ｂ 溝 １６ Ｔｉ層 １７ Ｃｕ層 １８ Ｎｉ層 １９ バリア層 ２０ 半田バンプ ２２ 尾根

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 絶縁性の表面の一部の領域上に形成され
    た導電性の電極パッドと、 前記電極パッドを覆う絶縁膜であって、該電極パッドの
    上面の少なくとも一部を露出させる開口が形成された前
    記絶縁膜と、 前記開口の底面に露出している電極パッドの上面、及び
    前記絶縁膜の表面のうち該開口の周囲のある領域上に形
    成された導電材料からなるバリア層と、 前記バリア層に密着した導電性のバンプとを有し、 前記バリア層の下地表面の、前記バリア層の外周と前記
    開口の外周との間の領域内に、段差が形成されている半
    導体装置。
  2. 【請求項２】 前記段差が、前記開口を取り囲む溝もし
    くは尾根により形成されている請求項１に記載の半導体
    装置。
  3. 【請求項３】 前記バンプが、構成元素として錫を含
    み、前記バリア層が、Ｃｕ層とその上に配置されたＣｕ
    以外の導電材料からなる層とを含み、前記段差の高さ
    が、該Ｃｕ層の厚さよりも大きい請求項１または２に記
    載の半導体装置。
  4. 【請求項４】 前記絶縁性表面の法線方向に沿って見た
    とき、前記溝もしくは尾根が、前記開口を１周する少な
    くとも１本の閉じたパターンを含む請求項３に記載の半
    導体装置。
  5. 【請求項５】 前記絶縁性表面の法線方向に沿って見た
    とき、前記溝もしくは尾根が複数の細長いパターンを含
    み、前記開口内のある一点を中心として、半直線を１回
    転させた時、いずれの位置においても、前記半直線と前
    記複数の細長いパターンの少なくとも一つとが交差する
    ように、前記溝もしくは尾根が配置されている請求項３
    に記載の半導体装置。
JP2000169482A 2000-06-06 2000-06-06 半導体装置 Expired - Fee Related JP4750926B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000169482A JP4750926B2 (ja) 2000-06-06 2000-06-06 半導体装置
US09/725,146 US6472763B2 (en) 2000-06-06 2000-11-29 Semiconductor device with bumps for pads

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000169482A JP4750926B2 (ja) 2000-06-06 2000-06-06 半導体装置

Publications (2)

Publication Number Publication Date
JP2001351937A true JP2001351937A (ja) 2001-12-21
JP4750926B2 JP4750926B2 (ja) 2011-08-17

Family

ID=18672335

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000169482A Expired - Fee Related JP4750926B2 (ja) 2000-06-06 2000-06-06 半導体装置

Country Status (2)

Country Link
US (1) US6472763B2 (ja)
JP (1) JP4750926B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008060142A (ja) * 2006-08-29 2008-03-13 Seiko Instruments Inc 半導体装置
US8120176B2 (en) 2009-03-13 2012-02-21 Samsung Electronics Co., Ltd. Semiconductor device having a conductive bump
KR20140021378A (ko) * 2012-08-10 2014-02-20 삼성전자주식회사 반도체 장치 및 이의 제조 방법

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7034402B1 (en) * 2000-06-28 2006-04-25 Intel Corporation Device with segmented ball limiting metallurgy
JP2003045877A (ja) * 2001-08-01 2003-02-14 Sharp Corp 半導体装置およびその製造方法
US6774026B1 (en) * 2002-06-20 2004-08-10 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and method for low-stress concentration solder bumps
JP2004134459A (ja) * 2002-10-08 2004-04-30 Renesas Technology Corp 半導体装置
JP3945415B2 (ja) * 2003-02-14 2007-07-18 セイコーエプソン株式会社 半導体装置の製造方法
US6864578B2 (en) * 2003-04-03 2005-03-08 International Business Machines Corporation Internally reinforced bond pads
US7701069B2 (en) * 2003-06-30 2010-04-20 Intel Corporation Solder interface locking using unidirectional growth of an intermetallic compound
US7180195B2 (en) * 2003-12-17 2007-02-20 Intel Corporation Method and apparatus for improved power routing
JP2007019473A (ja) * 2005-06-10 2007-01-25 Nec Electronics Corp 半導体装置
TWI311367B (en) * 2006-07-17 2009-06-21 Chipmos Technologies Inc Chip structure
JP5563777B2 (ja) * 2009-03-19 2014-07-30 パナソニック株式会社 半導体装置および半導体基板、並びに半導体装置の製造方法
US8901736B2 (en) * 2010-05-28 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Strength of micro-bump joints
KR20130017349A (ko) * 2011-08-10 2013-02-20 삼성전자주식회사 모니터링 패드 및 이를 포함하는 반도체 장치
US9385076B2 (en) * 2011-12-07 2016-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with bump structure on an interconncet structure
US9607862B2 (en) * 2012-09-11 2017-03-28 Globalfoundries Inc. Extrusion-resistant solder interconnect structures and methods of forming
US9379077B2 (en) 2012-11-08 2016-06-28 Nantong Fujitsu Microelectronics Co., Ltd. Metal contact for semiconductor device
CN102915982B (zh) * 2012-11-08 2015-03-11 南通富士通微电子股份有限公司 半导体器件
US9548282B2 (en) 2012-11-08 2017-01-17 Nantong Fujitsu Microelectronics Co., Ltd. Metal contact for semiconductor device
CN102915986B (zh) 2012-11-08 2015-04-01 南通富士通微电子股份有限公司 芯片封装结构
US9349665B2 (en) * 2013-01-18 2016-05-24 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus of packaging of semiconductor devices
KR20170107823A (ko) * 2016-03-16 2017-09-26 삼성전자주식회사 스트레스를 분산시킬 수 있는 반도체 장치
KR102658923B1 (ko) 2016-09-12 2024-04-18 삼성전자주식회사 반도체 장치 및 반도체 패키지
US10290584B2 (en) * 2017-05-31 2019-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Conductive vias in semiconductor packages and methods of forming same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02177540A (ja) * 1988-12-28 1990-07-10 Fujitsu Ltd 半導体装置
JPH0562980A (ja) * 1991-08-29 1993-03-12 Hitachi Ltd 半導体装置およびその製造方法
JPH06177134A (ja) * 1992-12-04 1994-06-24 Sony Corp 電子部品のバンプ構造
WO1998032170A1 (fr) * 1997-01-17 1998-07-23 Seiko Epson Corporation Composant electronique, dispositif a semiconducteur, procede de fabrication, carte imprimee et equipement electronique
JPH11274200A (ja) * 1998-01-30 1999-10-08 Motorola Inc 半導体ダイ上に相互接続バンプを形成する方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5946590A (en) * 1996-12-10 1999-08-31 Citizen Watch Co., Ltd. Method for making bumps
JP3352352B2 (ja) * 1997-03-31 2002-12-03 新光電気工業株式会社 めっき装置、めっき方法およびバンプの形成方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02177540A (ja) * 1988-12-28 1990-07-10 Fujitsu Ltd 半導体装置
JPH0562980A (ja) * 1991-08-29 1993-03-12 Hitachi Ltd 半導体装置およびその製造方法
JPH06177134A (ja) * 1992-12-04 1994-06-24 Sony Corp 電子部品のバンプ構造
WO1998032170A1 (fr) * 1997-01-17 1998-07-23 Seiko Epson Corporation Composant electronique, dispositif a semiconducteur, procede de fabrication, carte imprimee et equipement electronique
JPH11274200A (ja) * 1998-01-30 1999-10-08 Motorola Inc 半導体ダイ上に相互接続バンプを形成する方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008060142A (ja) * 2006-08-29 2008-03-13 Seiko Instruments Inc 半導体装置
US8120176B2 (en) 2009-03-13 2012-02-21 Samsung Electronics Co., Ltd. Semiconductor device having a conductive bump
KR101534682B1 (ko) * 2009-03-13 2015-07-08 삼성전자주식회사 범프에 스틱을 구비하는 반도체 장치
KR20140021378A (ko) * 2012-08-10 2014-02-20 삼성전자주식회사 반도체 장치 및 이의 제조 방법
KR101960686B1 (ko) 2012-08-10 2019-03-21 삼성전자주식회사 반도체 장치 및 이의 제조 방법

Also Published As

Publication number Publication date
JP4750926B2 (ja) 2011-08-17
US20020125569A1 (en) 2002-09-12
US6472763B2 (en) 2002-10-29

Similar Documents

Publication Publication Date Title
JP4750926B2 (ja) 半導体装置
JP3387083B2 (ja) 半導体装置及びその製造方法
KR100536036B1 (ko) 반도체 장치
JP2007335629A (ja) 電子部品及びこれを用いた半導体装置並びに電子部品の製造方法
KR20030007228A (ko) 반도체장치 및 그 제조방법
JP2005347622A (ja) 半導体装置、回路基板及び電子機器
JP5474534B2 (ja) パッシベーション及びポリイミドにより包囲されたコンタクト及びその製造方法
KR0142136B1 (ko) 반도체장치의 제조방법
TWI305393B (en) Semiconductor device and manufacturing method for the same
US7387949B2 (en) Semiconductor device manufacturing method, semiconductor device, laminated semiconductor device, circuit substrate, and electronic apparatus
US20110198750A1 (en) Semiconductor chip and method for manufacturing same, electrode structure of semiconductor chip and method for forming same, and semiconductor device
TWI698972B (zh) 線路基板
JP4061506B2 (ja) 半導体装置の製造方法
JP4145902B2 (ja) 半導体装置及びその製造方法
US8476741B2 (en) Semiconductor device
JP2004281898A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US7327031B2 (en) Semiconductor device and method of manufacturing the same
US6583506B1 (en) Semiconductor device
JP3915670B2 (ja) 半導体装置およびその製造方法
JP4747508B2 (ja) 半導体装置
JP2004140116A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3726906B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004172163A (ja) 半導体装置及びその製造方法
JP3733077B2 (ja) 半導体装置およびその製造方法
JPS62154758A (ja) 半導体装置とその製造法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070424

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080729

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090330

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090512

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090710

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100713

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100816

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110517

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110520

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140527

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees