KR20130017349A - 모니터링 패드 및 이를 포함하는 반도체 장치 - Google Patents

모니터링 패드 및 이를 포함하는 반도체 장치 Download PDF

Info

Publication number
KR20130017349A
KR20130017349A KR1020110079728A KR20110079728A KR20130017349A KR 20130017349 A KR20130017349 A KR 20130017349A KR 1020110079728 A KR1020110079728 A KR 1020110079728A KR 20110079728 A KR20110079728 A KR 20110079728A KR 20130017349 A KR20130017349 A KR 20130017349A
Authority
KR
South Korea
Prior art keywords
pad
monitoring
pads
internal circuit
electrically connected
Prior art date
Application number
KR1020110079728A
Other languages
English (en)
Inventor
김병철
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020110079728A priority Critical patent/KR20130017349A/ko
Priority to US13/566,117 priority patent/US8835922B2/en
Publication of KR20130017349A publication Critical patent/KR20130017349A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

모니터링 패드 및 이를 포함하는 반도체 장치가 개시된다. 모니터링 패드는 제 1 패드 및 제 2 패드를 포함한다. 제 1 패드는 도전성 라인을 통해 파워 패드에 전기적으로 연결된다. 제 2 패드는 제 1 패드에 인접하고, 패키지 단계 이전에 내부 회로와 전기적으로 연결되고 내부 회로의 전기적 특성을 테스트하고, 패키지 단계에서 내부 회로와 전기적으로 분리되고 제 1 패드와 전기적으로 연결된다. 따라서, 모니터링 패드를 포함하는 반도체 장치는 모니터링 패드를 패키지 단계 이후에 파워 패드로 사용이 가능하고 PCB의 라우팅 문제를 개선할 수 있다.

Description

모니터링 패드 및 이를 포함하는 반도체 장치{MONITORING PAD AND SEMICONDUCTOR DEVICE INCLUDING THE SAME}
본 발명은 반도체 장치에 관한 것으로, 특히 모니터링 패드 및 이를 포함하는 반도체 장치에 관한 것이다.
반도체 제조 공정을 사용하여 반도체 장치를 제조하는 과정에서 패키지 단계 이전에 반도체 장치에 포함된 내부 회로의 전기적 특성을 측정할 필요가 있다. 반도체 장치에는 패키지 단계 이전에 반도체 장치에 포함된 내부 회로의 전기적 특성을 측정하기 위한 모니터링 패드를 포함할 수 있다. 모니터링 패드는 패키지 이후에는 전기적 특성을 측정하기 위해 사용되지 않으므로 패키지 단계에서 본딩(bonding)을 하지 않을 수 있다. 특히, flip-chip 패키지의 경우 범프(bump)만 형성하고 본딩은 하지 않는 경우가 있다. 따라서, PCB의 라우팅(routing)시 파워 라인을 배치하는 데 어려움이 발생할 수 있다.
본 발명의 목적은 패키지 단계 이전에는 내부회로의 전기적 특성을 측정하는데 사용하고 패키지 단계 이후에는 파워 패드로 사용이 가능한 모니터링 패드를 제공하는 것이다.
본 발명의 다른 목적은 상기 모니터링 패드를 포함하는 반도체 장치를 제공하는 것이다.
본 발명의 또 다른 목적은 모니터링 패드를 파워 패드에 연결하는 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여 본 발명의 하나의 실시형태에 따른 모니터링 패드는 제 1 패드 및 제 2 패드를 포함한다.
제 1 패드는 도전성 라인을 통해 파워 패드에 전기적으로 연결된다. 제 2 패드는 상기 제 1 패드에 인접하고, 패키지 단계 이전에 내부 회로와 전기적으로 연결되고 상기 내부 회로의 전기적 특성을 테스트하고, 상기 패키지 단계에서 상기 내부 회로와 전기적으로 분리되고 상기 제 1 패드와 전기적으로 연결된다.
본 발명의 하나의 실시예에 의하면, 상기 제 2 패드는 퓨즈 회로를 차단하여 상기 내부 회로와 전기적으로 분리될 수 있다.
본 발명의 하나의 실시예에 의하면, 상기 퓨즈 회로는 전기 퓨즈(electric fuse) 회로, 안티퓨즈(anti-fuse) 회로 또는 레이저 퓨즈 회로일 수 있다.
본 발명의 하나의 실시예에 의하면, 상기 파워 패드는 고 전원전압이 인가되는 패드일 수 있다.
본 발명의 하나의 실시예에 의하면, 상기 파워 패드는 저 전원전압이 인가되는 패드일 수 있다.
본 발명의 하나의 실시예에 의하면, 상기 제 2 패드는 접속 단자를 통해 상기 제 1 패드에 전기적으로 연결될 수 있다.
본 발명의 하나의 실시예에 의하면, 상기 접속 단자는 도전성 범프(conductive bump), 소더 볼(solder ball) 또는 도전성 스페이서(conductive spacer)일 수 있다.
본 발명의 하나의 실시예에 의하면, 상기 제 1 패드와 상기 제 2 패드는 동일한 층간 절연막의 상부에 형성될 수 있다.
본 발명의 하나의 실시예에 의하면, 상기 제 1 패드와 상기 제 2 패드는 표면 보호막에 의해 전기적으로 분리되어 있고, 상기 패키지 단계에서 접속 단자에 의해 전기적으로 연결될 수 있다.
본 발명의 하나의 실시형태에 따른 반도체 장치는 파워 패드, 하나 이상의 퓨즈 회로들, 하나 이상의 모니터링 패드, 하나 이상의 보조 패드 및 하나 이상의 접속 단자들을 포함한다.
퓨즈 회로들 각각은 도전성 라인을 통해 내부 회로에 전기적으로 연결된 제 1 단자를 갖는다. 모니터링 패드들 각각은 도전성 라인을 통해 상기 퓨즈 회로들 각각의 제 2 단자에 전기적으로 연결되고, 패키지 단계 이전에 내부 회로의 전기적 특성을 테스트하기 위하여 사용된다. 보조 패드들 각각은 도전성 라인을 통해 상기 파워 패드에 전기적으로 연결된다. 접속 단자들 각각은 상기 보조 패드들 각각에 상기 모니터링 패드들 각각을 전기적으로 연결한다.
본 발명의 하나의 실시예에 의하면, 상기 패키지 단계에서, 상기 퓨즈 회로들은 차단되고 상기 모니터링 패드들은 상기 내부 회로와 전기적으로 분리될 수 있다.
본 발명의 하나의 실시형태에 따른 모니터링 패드와 파워 패드를 연결하는 방법은 퓨즈 회로를 차단하여 모니터링 패드들을 내부 회로로부터 분리시키는 단계, 및 도전성 라인을 통해 파워 패드에 연결된 보조 패드들을 접속 단자를 사용하여 모니터링 패드들에 전기적으로 연결하는 단계를 포함할 수 있다.
본 발명의 하나의 실시예에 의하면, 상기 모니터링 패드들을 내부 회로로부터 분리시키는 단계는 레이저 퓨즈 회로, 전기 퓨즈 회로 또는 안티 퓨즈 회로를 사용하여 상기 모니터링 패드들을 상기 내부 회로로부터 분리시키는 단계를 포함할 수 있다.
본 발명의 하나의 실시예에 의하면, 상기 보조 패드들을 상기 모니터링 패드들에 전기적으로 연결하는 단계는 도전성 범프, 소더 볼 또는 도전성 스페이서를 사용하여 상기 보조 패드들을 상기 모니터링 패드들에 전기적으로 연결하는 단계를 포함할 수 있다.
본 발명의 하나의 실시예에 의하면, 패키지 단계에서, 상기 퓨즈 회로들은 차단되고 상기 모니터링 패드들은 상기 내부 회로와 전기적으로 분리될 수 있다.
본 발명의 실시예에 따른 모니터링 패드는 파워 패드에 연결된 보조 패드를 포함하고, 패키지 단계 이전에는 내부 회로와 전기적으로 연결되고, 패키지 단계 이후에는 퓨즈를 차단시켜 내부 회로와 전기적으로 분리되고 접속단자를 통해 파워 패드에 전기적으로 연결된다. 따라서, 본 발명의 실시예에 따른 모니터링 패드를 포함하는 반도체 장치는 모니터링 패드를 패키지 단계 이후에 파워 패드로 사용이 가능하고 PCB(Printed Circuit Board)의 라우팅(routing) 문제를 개선할 수 있다.
도 1은 본 발명의 하나의 실시예에 따른 반도체 장치를 나타내는 회로도이다.
도 2는 도 1의 반도체 장치에 포함된 모니터링 패드의 하나의 예를 나타내는 평면도이다.
도 3은 도 1의 반도체 장치에 포함된 모니터링 패드의 하나의 예를 나타내는 단면도이다.
도 4는 본 발명의 다른 하나의 실시예에 따른 반도체 장치를 나타내는 회로도이다.
도 5는 본 발명의 또 다른 하나의 실시예에 따른 반도체 장치를 나타내는 회로도이다.
도 6은 본 발명의 또 다른 하나의 실시예에 따른 반도체 장치를 나타내는 회로도이다.
도 7은 본 발명의 하나의 실시예에 따른 모니터링 패드를 파워 패드에 연결하는 방법을 나타내는 흐름도이다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 안 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 개시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
한편, 어떤 실시예가 달리 구현 가능한 경우에 특정 블록 내에 명기된 기능 또는 동작이 순서도에 명기된 순서와 다르게 일어날 수도 있다. 예를 들어, 연속하는 두 블록이 실제로는 실질적으로 동시에 수행될 수도 있고, 관련된 기능 또는 동작에 따라서는 상기 블록들이 거꾸로 수행될 수도 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 설명한다.
도 1은 본 발명의 하나의 실시예에 따른 반도체 장치를 나타내는 회로도이다.
도 1을 참조하면, 반도체 장치(100)는 내부 회로(110), 파워 패드(P_VDD), 퓨즈 회로들(F1~Fn), 모니터링 패드들(MP1~MPn), 보조 패드들(AP1~APn) 및 접속 단자들(SB1~SBn)을 포함한다.
퓨즈 회로들(F1~Fn) 각각은 도전성 라인을 통해 내부 회로(110)에 전기적으로 연결된 제 1 단자를 갖는다. 모니터링 패드들(MP1~MPn) 각각은 도전성 라인을 통해 퓨즈 회로들(F1~Fn) 각각의 제 2 단자에 전기적으로 연결되고, 패키지 단계 이전에 내부 회로(110)의 전기적 특성을 테스트하기 위하여 사용된다. 보조 패드들(AP1~APn) 각각은 도전성 라인을 통해 파워 패드(P_VSS)에 전기적으로 연결된다. 접속 단자들(SB1~SBn) 각각은 보조 패드들(AP1~APn) 각각에 모니터링 패드들(MP1~MPn) 각각을 전기적으로 연결한다.
반도체 공정의 패키지 단계에서, 퓨즈 회로들(F1~Fn)은 차단되고 모니터링 패드들(MP1~MPn)은 내부 회로(110)와 전기적으로 분리될 수 있다.
도 1의 예에서, 파워 패드(P_VSS)는 접지 패드로서 저 전원전압(VSS)이 인가되는 패드일 수 있다.
도 1의 반도체 장치(100)는 내부 회로(110)에 전기적으로 연결된 고 전원전압(VDD)이 인가되는 파워 패드(P_VDD), 신호들이 입력 또는 출력되는 패드들(PAD1~PADn)을 더 포함할 수 있다.
접속 단자들(SB1~SBn)은 도전성 범프(conductive bump), 소더 볼(solder ball) 또는 도전성 스페이서(conductive spacer)일 수 있다.
도 1의 예에서, 퓨즈 회로들(F1~Fn)은 레이저 수단에 의해 차단되는 레이저 퓨즈 회로일 수 있다.
도 2는 도 1의 반도체 장치에 포함된 모니터링 패드의 하나의 예를 나타내는 평면도이고, 도 3은 도 2의 모니터링 패드를 I-I'을 따라 자른 단면도이다.
도 2 및 도 3을 참조하면, 반도체 기판(20) 상부에 층간 절연막(interlayer insulating film)(27)이 형성된다. 층간 절연막(27)의 상부에 표면 보호막(surface-protecting film)(22)이 형성된다. 표면 보호막(22) 내에 모니터링 패드(MP1)의 개구부(opening)(24) 및 보조 패드(AP1)의 개구부(25)가 형성된다. 패드들(MP1, AP1)의 개구부들이 형성되지 않는 부분에는 표면 보호막의 부분들(21a, 21b, 23)이 남게 된다. 24a 및 25a는 실제로 형성되는 모니터링 패드(MP1)와 보조 패드(AP1)의 영역을 나타낸다. 모니터링 패드(MP1)의 영역과 보조 패드(AP1)의 영역은 표면 보호막(22)에 의해 전기적으로 분리된다. 모니터링 패드(MP1)의 영역과 보조 패드(AP1)의 영역이 인접한 부분의 상부에 접속 단자(30)가 형성된다.
패키지 단계 이전에는 모니터링 패드(MP1)와 보조 패드(AP1)는 전기적으로 분리되어 있고, 패키지 단계에서 접속 단자(30)에 의해 모니터링 패드(MP1)와 보조 패드(AP1)는 전기적으로 연결된다.
도 4는 본 발명의 다른 하나의 실시예에 따른 반도체 장치를 나타내는 회로도이다.
도 4를 참조하면, 반도체 장치(100a)는 내부 회로(110), 파워 패드(P_VDD), 전기 퓨즈 회로들(EF1~EFn), 모니터링 패드들(MP1~MPn), 보조 패드들(AP1~APn) 및 접속 단자들(SB1~SBn)을 포함한다.
전기 퓨즈 회로들(EF1~EFn) 각각은 도전성 라인을 통해 내부 회로(110)에 전기적으로 연결된 제 1 단자를 갖는다. 모니터링 패드들(MP1~MPn) 각각은 도전성 라인을 통해 전기 퓨즈 회로들(EF1~EFn) 각각의 제 2 단자에 전기적으로 연결되고, 패키지 작업 이전에 내부 회로(110)의 전기적 특성을 테스트하기 위하여 사용된다. 보조 패드들(AP1~APn) 각각은 도전성 라인을 통해 파워 패드(P_VSS)에 전기적으로 연결된다. 접속 단자들(SB1~SBn) 각각은 보조 패드들(AP1~APn) 각각에 모니터링 패드들(MP1~MPn) 각각을 전기적으로 연결한다.
반도체 공정의 패키지 단계에서, 전기 퓨즈 회로들(EF1~EFn)은 퓨즈 제어신호(CONF)에 응답하여 차단되고 모니터링 패드들(MP1~MPn)은 내부 회로(110)와 전기적으로 분리될 수 있다.
도 4의 예에서, 파워 패드(P_VSS)는 접지 패드로서 저 전원전압(VSS)이 인가되는 패드일 수 있다.
도 4의 반도체 장치(100a)는 내부 회로(110)에 전기적으로 연결된 고 전원전압(VDD)이 인가되는 파워 패드(P_VDD), 신호들이 입력 또는 출력되는 패드들(PAD1~PADn)을 더 포함할 수 있다.
접속 단자들(SB1~SBn)은 도전성 범프(conductive bump), 소더 볼(solder ball) 또는 도전성 스페이서(conductive spacer)일 수 있다.
도 5는 본 발명의 또 다른 하나의 실시예에 따른 반도체 장치를 나타내는 회로도이다.
도 5를 참조하면, 반도체 장치(100b)는 내부 회로(110), 파워 패드(P_VDD), 안티 퓨즈 회로들(AF1~AFn), 모니터링 패드들(MP1~MPn), 보조 패드들(AP1~APn) 및 접속 단자들(SB1~SBn)을 포함한다.
안티 퓨즈 회로들(AF1~AFn) 각각은 도전성 라인을 통해 내부 회로(110)에 전기적으로 연결된 제 1 단자를 갖는다. 모니터링 패드들(MP1~MPn) 각각은 도전성 라인을 통해 안티 퓨즈 회로들(AF1~AFn) 각각의 제 2 단자에 전기적으로 연결되고, 패키지 작업 이전에 내부 회로(110)의 전기적 특성을 테스트하기 위하여 사용된다. 보조 패드들(AP1~APn) 각각은 도전성 라인을 통해 파워 패드(P_VSS)에 전기적으로 연결된다. 접속 단자들(SB1~SBn) 각각은 보조 패드들(AP1~APn) 각각에 모니터링 패드들(MP1~MPn) 각각을 전기적으로 연결한다.
반도체 공정의 패키지 단계에서, 안티 퓨즈 회로들(AF1~AFn)은 퓨즈 제어신호(CONF)에 응답하여 차단되고 모니터링 패드들(MP1~MPn)은 내부 회로(110)와 전기적으로 분리될 수 있다.
도 5의 예에서, 파워 패드(P_VSS)는 접지 패드로서 저 전원전압(VSS)이 인가되는 패드일 수 있다.
도 5의 반도체 장치(100b)는 내부 회로(110)에 전기적으로 연결된 고 전원전압(VDD)이 인가되는 파워 패드(P_VDD), 신호들이 입력 또는 출력되는 패드들(PAD1~PADn)을 더 포함할 수 있다.
접속 단자들(SB1~SBn)은 도전성 범프(conductive bump), 소더 볼(solder ball) 또는 도전성 스페이서(conductive spacer)일 수 있다.
도 6은 본 발명의 또 다른 하나의 실시예에 따른 반도체 장치를 나타내는 회로도이다.
도 6을 참조하면, 반도체 장치(100c)는 내부 회로(110), 파워 패드(P_VDD), 퓨즈 회로들(F1~Fn), 모니터링 패드들(MP1~MPn), 보조 패드들(AP1~APn) 및 접속 단자들(SB1~SBn)을 포함한다.
퓨즈 회로들(F1~Fn) 각각은 도전성 라인을 통해 내부 회로(110)에 전기적으로 연결된 제 1 단자를 갖는다. 모니터링 패드들(MP1~MPn) 각각은 도전성 라인을 통해 퓨즈 회로들(F1~Fn) 각각의 제 2 단자에 전기적으로 연결되고, 패키지 작업 이전에 내부 회로(110)의 전기적 특성을 테스트하기 위하여 사용된다. 보조 패드들(AP1~APn) 각각은 도전성 라인을 통해 파워 패드(P_VDD)에 전기적으로 연결된다. 접속 단자들(SB1~SBn) 각각은 보조 패드들(AP1~APn) 각각에 모니터링 패드들(MP1~MPn) 각각을 전기적으로 연결한다.
반도체 공정의 패키지 단계에서, 퓨즈 회로들(F1~Fn)은 차단되고 모니터링 패드들(MP1~MPn)은 내부 회로(110)와 전기적으로 분리될 수 있다.
도 6의 예에서, 파워 패드(P_VDD)는 전원 패드로서 고 전원전압(VDD)이 인가되는 패드일 수 있다.
도 6의 반도체 장치(100c)는 내부 회로(110)에 전기적으로 연결된 고 전원전압(VDD)이 인가되는 파워 패드(P_VDD), 신호들이 입력 또는 출력되는 패드들(PAD1~PADn)을 더 포함할 수 있다.
접속 단자들(SB1~SBn)은 도전성 범프(conductive bump), 소더 볼(solder ball) 또는 도전성 스페이서(conductive spacer)일 수 있다.
도 6의 예에서, 퓨즈 회로들(F1~Fn)은 레이저 수단에 의해 차단되는 레이저 퓨즈 회로일 수 있다. 그러나, 도 6에 도시된 반도체 장치(100c)에서도, 도 4 및 도 5에서와 같이 전기 퓨즈 회로들(EF1~EFn) 또는 안티 퓨즈 회로들(AF1~AFn)을 사용하여 모니터링 패드들(MP1~MPn)을 내부 회로(110)와 전기적으로 분리시킬 수 있다.
도 7은 본 발명의 하나의 실시예에 따른 모니터링 패드와 파워 패드를 연결하는 방법을 나타내는 흐름도이다.
도 7을 참조하면, 모니터링 패드와 파워 패드를 연결하는 방법은 다음의 동작을 포함한다.
1) 퓨즈 회로를 차단하여 모니터링 패드들을 내부 회로로부터 분리시킨다(S1).
2) 도전성 라인을 통해 파워 패드에 연결된 보조 패드들을 접속 단자를 사용하여 모니터링 패드들에 전기적으로 연결한다(S2).
본 발명의 실시예에 따른 모니터링 패드와 파워 패드를 연결하는 방법에서는 레이저 퓨즈 회로, 전기 퓨즈 회로 또는 안티 퓨즈 회로를 사용하여 모니터링 패드들을 내부 회로로부터 분리시킬 수 있다. 접속 단자들은 도전성 범프, 소더 볼 또는 도전성 스페이서일 수 있다. 파워 패드는 저 전원전압(VSS)이 인가되는 접지 패드 또는 고 전원전압(VDD)이 인가되는 전원 패드일 수 있다.
본 발명은 반도체 장치에 적용이 가능하며, 특히 모니터링 패드를 포함하는반도체 장치에 적용이 가능하다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100, 100a, 100b, 100c: 반도체 장치
110: 내부 회로
MP1, MP2, … MPn: 모니터링 패드
AP1, AP2, …, APn: 보조 패드
P_VSS: 접지 패드
P_VDD: 전원 패드
PAD1, PAD2, …, PADn: 패드
F1, F2, …, Fn: 퓨즈 회로
EF1, EF2, …, EFn: 전기 퓨즈 회로
AF1, AF2, …, AFn: 안티 퓨즈 회로

Claims (10)

  1. 도전성 라인을 통해 파워 패드에 전기적으로 연결된 하나 이상의 제 1 패드; 및
    상기 제 1 패드에 인접하고, 패키지 단계 이전에 내부 회로와 전기적으로 연결되고 상기 내부 회로의 전기적 특성을 테스트하고, 상기 패키지 단계에서 상기 내부 회로와 전기적으로 분리되고 상기 제 1 패드와 전기적으로 연결되는 제 2 패드를 포함하는 모니터링 패드.
  2. 제 1 항에 있어서,
    상기 제 2 패드는 퓨즈 회로를 차단하여 상기 내부 회로와 전기적으로 분리되는 것을 특징으로 하는 모니터링 패드.
  3. 제 2 항에 있어서,
    상기 퓨즈 회로는 전기 퓨즈(electric fuse) 회로, 안티퓨즈(anti-fuse) 회로 또는 레이저 퓨즈 회로인 것을 특징으로 하는 모니터링 패드.
  4. 제 1 항에 있어서,
    상기 파워 패드는 고 전원전압이 인가되는 패드인 것을 특징으로 하는 모니터링 패드.
  5. 제 1 항에 있어서,
    상기 파워 패드는 저 전원전압이 인가되는 패드인 것을 특징으로 하는 모니터링 패드.
  6. 제 1 항에 있어서,
    상기 제 2 패드는 접속 단자를 통해 상기 제 1 패드에 전기적으로 연결되는 것을 특징으로 하는 모니터링 패드.
  7. 제 6 항에 있어서,
    상기 접속 단자는 도전성 범프(conductive bump), 소더 볼(solder ball) 또는 도전성 스페이서(conductive spacer)인 것을 특징으로 하는 모니터링 패드.
  8. 제 1 항에 있어서,
    상기 제 1 패드와 상기 제 2 패드는 동일한 층간 절연막의 상부에 형성되는 것을 특징으로 하는 모니터링 패드.
  9. 파워 패드;
    도전성 라인을 통해 내부 회로에 전기적으로 연결된 제 1 단자를 갖는 하나이상의 퓨즈 회로들;
    도전성 라인을 통해 상기 퓨즈 회로들 각각의 제 2 단자에 전기적으로 연결되고, 패키지 단계 이전에 내부 회로의 전기적 특성을 테스트하기 위한 하나 이상의 모니터링 패드;
    도전성 라인을 통해 상기 파워 패드에 전기적으로 연결된 하나 이상의 보조 패드; 및
    상기 보조 패드들 각각에 상기 모니터링 패드들 각각을 전기적으로 연결하기 위한 적어도 하나 이상의 접속 단자들을 포함하는 반도체 장치.
  10. 퓨즈 회로를 차단하여 모니터링 패드들을 내부 회로로부터 분리시키는 단계; 및
    도전성 라인을 통해 파워 패드에 연결된 보조 패드들을 접속 단자를 사용하여 상기 모니터링 패드들에 전기적으로 연결하는 단계를 포함하는 모니터링 패드와 파워 패드를 연결하는 방법.
KR1020110079728A 2011-08-10 2011-08-10 모니터링 패드 및 이를 포함하는 반도체 장치 KR20130017349A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110079728A KR20130017349A (ko) 2011-08-10 2011-08-10 모니터링 패드 및 이를 포함하는 반도체 장치
US13/566,117 US8835922B2 (en) 2011-08-10 2012-08-03 Monitoring pad and semiconductor device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110079728A KR20130017349A (ko) 2011-08-10 2011-08-10 모니터링 패드 및 이를 포함하는 반도체 장치

Publications (1)

Publication Number Publication Date
KR20130017349A true KR20130017349A (ko) 2013-02-20

Family

ID=47676963

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110079728A KR20130017349A (ko) 2011-08-10 2011-08-10 모니터링 패드 및 이를 포함하는 반도체 장치

Country Status (2)

Country Link
US (1) US8835922B2 (ko)
KR (1) KR20130017349A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150092212A (ko) * 2012-11-26 2015-08-12 디3 세미컨덕터 엘엘씨 수직 반도체 디바이스의 정밀도 개선을 위한 디바이스 아키텍처 및 방법
JP6753482B2 (ja) * 2019-02-26 2020-09-09 セイコーエプソン株式会社 電気光学装置および電子機器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0175022B1 (ko) 1995-10-31 1999-04-01 김광호 반도체 기억장치의 데이터 입출력 모드 변환장치
KR19990085653A (ko) 1998-05-20 1999-12-15 윤종용 테스트용 패드를 전원 패드로 이용하는 반도체 장치
JP4750926B2 (ja) * 2000-06-06 2011-08-17 富士通セミコンダクター株式会社 半導体装置
JP2004134459A (ja) * 2002-10-08 2004-04-30 Renesas Technology Corp 半導体装置
KR20100106152A (ko) 2009-03-23 2010-10-01 주식회사 하이닉스반도체 반도체 장치 및 그 구동방법

Also Published As

Publication number Publication date
US8835922B2 (en) 2014-09-16
US20130037803A1 (en) 2013-02-14

Similar Documents

Publication Publication Date Title
KR100385225B1 (ko) 탐침 패드 및 범프 패드를 갖는 플립 칩형 반도체소자 및 그 제조방법
US8461670B2 (en) Semiconductor component and method of manufacture
JP5972473B2 (ja) スタック型マルチチップ集積回路の静電気保護
US6849479B2 (en) Substrate based ESD network protection method for flip chip design
JPWO2012023394A1 (ja) Ｅｓｄ保護デバイス
JP2010016330A (ja) 回路配線を有する回路基板およびその製造方法、ならびに回路配線を有する半導体パッケージ
US20090200549A1 (en) Semiconductor device
JP2002124577A5 (ko)
GB2370691A (en) Multi chip module ESD protection
KR100980296B1 (ko) 회로 배선을 갖는 회로 기판, 이의 제조 방법 및 회로배선을 갖는 반도체 패키지
KR101065165B1 (ko) 반도체 장치 패키지의 본드 와이어 재 루트를 위한 디스크리트 도전층을 사용한 반도체 장치
KR20130017349A (ko) 모니터링 패드 및 이를 포함하는 반도체 장치
US20090284883A1 (en) Electronic device having electrostatic discharge protection device and methods of fabricating the same
KR101927896B1 (ko) 반도체 장치
US6426531B1 (en) Semiconductor integrated circuit device and a method of assembly thereof
KR101975108B1 (ko) 분할된 솔더 패드를 갖는 집적 회로 다이
TWI387024B (zh) 半導體裝置以及修改積體電路的方法
US9826632B2 (en) Substrate structure and the process manufacturing the same
KR100780307B1 (ko) 반도체 장치, 칩·온·칩 구조의 반도체 장치 및 반도체장치의 제조 방법
JP2007134552A (ja) 半導体装置
US9041113B2 (en) Semiconductor integrated device
JP2014007297A (ja) 半導体装置、実装基板、半導体装置の製造装置、実装方法、およびテスト方法
KR100691488B1 (ko) 반도체 패키지
JP2003124276A (ja) 半導体集積回路および半導体装置の製造方法
JP2018067574A (ja) 半導体装置および半導体装置の設計方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid