JP5972473B2 - スタック型マルチチップ集積回路の静電気保護 - Google Patents

スタック型マルチチップ集積回路の静電気保護 Download PDF

Info

Publication number
JP5972473B2
JP5972473B2 JP2015535786A JP2015535786A JP5972473B2 JP 5972473 B2 JP5972473 B2 JP 5972473B2 JP 2015535786 A JP2015535786 A JP 2015535786A JP 2015535786 A JP2015535786 A JP 2015535786A JP 5972473 B2 JP5972473 B2 JP 5972473B2
Authority
JP
Japan
Prior art keywords
die
fuse
node
esd
electrically
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015535786A
Other languages
English (en)
Other versions
JP2015532534A5 (ja
JP2015532534A (ja
Inventor
ブライアン・エム・ヘンダーソン
チュウ−グアン・タン
グレゴリー・エー・ウヴィエガーラ
レザ・ジャリリゼインアリ
Original Assignee
クアルコム，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by クアルコム，インコーポレイテッド filed Critical クアルコム，インコーポレイテッド
Publication of JP2015532534A publication Critical patent/JP2015532534A/ja
Publication of JP2015532534A5 publication Critical patent/JP2015532534A5/ja
Application granted granted Critical
Publication of JP5972473B2 publication Critical patent/JP5972473B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

様々な特徴は、集積回路（ＩＣ）に関し、より詳細には、スタック型マルチチップ集積回路の静電保護に関する。
携帯電話およびラップトップコンピュータなどの、より小さく、より軽く、より高速のポータブル電子デバイスを求める、常に増大する需要によって、電子産業は、より大きい容量、より高い性能、およびより小さい寸法を有する回路構成要素を作り出すように助長されてきた。たとえば、現在、ポータブルデバイスは、垂直にスタッキングされ、集積回路（ＩＣ）パッケージの同じ成形コンパウンド内に収容された２つ以上の半導体ダイを有するＩＣパッケージを含み得る。そのようなマルチチップＩＣパッケージは、一般に、「チップスタックマルチチップモジュール」（ＭＣＭ）と呼ばれる場合がある。「シリコン貫通スタッキング」（ＴＳＳ）と呼ばれる１つの技法によると、垂直にスタッキングされた複数の半導体ダイは、基板貫通ビア（ＴＳＶ）を使用して互いに電気的に結合される。ＴＳＶは、一方の端部がダイ基板の裏側表面で露出され、他方の反対端部がダイのアクティブ表面（ａｃｔｉｖｅ ｓｕｒｆａｃｅ）に電気的に結合されるように、ダイ基板の厚さを垂直に貫通する、典型的には金属から作製された電気導体である。
図１は、従来技術で見られるＴＳＳ ＭＣＭ１００の側面断面概略図を示す。ＭＣＭ１００は、ＴＳＶ１０４ａ、１０４ｂ、１０４ｃを使用して互いに電気的に結合された複数の半導体ダイ１０２ａ、１０２ｂ、１０２ｃを含む。上部ダイ１０２ａは、複数の集積回路構成要素（たとえば、トランジスタ、キャパシタ、インダクタ、抵抗器など）を含むアクティブ表面１０６ａと、裏側表面１０８ａとを有する。ＴＳＶ１０４ａは、アクティブ表面１０６ａに電気的に結合され、ダイ１０２ａの基板の厚さを貫通する。同様に、中間部および下部のダイ１０２ｂ、１０２ｃは各々、アクティブ表面１０６ｂ、１０６ｃおよび裏側表面１０８ｂ、１０８ｃを有する。中間部ダイのＴＳＶ１０４ｂは、中間部ダイのアクティブ表面１０６ｂに電気的に結合され、下部ダイのＴＳＶ１０４ｃは、下部ダイのアクティブ表面１０６ｃに電気的に結合される。
ＴＳＶ１０４ａ、１０４ｂ、１０４ｃは、一方の端部にコンタクトパッド１１０ａ、１１０ｂ、１１０ｃを有し、反対の端部にコンタクトパッド受容部１０５ａ、１０５ｂ、１０５ｃを有する。各ダイのアクティブ表面１０６ａ、１０６ｂ、１０６ｃは、そのそれぞれのＴＳＶ１０４ａ、１０４ｂ、１０４ｃに電気的に結合され得る。コンタクトパッド１１０ａ、１１０ｂ、１１０ｃは、ダイの前側アクティブ表面１０６ａ、１０６ｂ、１０６ｃに露出され、コンタクトパッド受容部１０５ａ、１０５ｂ、１０５ｃは、ダイの裏側表面１０８ａ、１０８ｂ、１０８ｃに露出される。コンタクトパッド１１０ａ、１１０ｂ、１１０ｃは、金属「マイクロバンプ」であり、コンタクトパッド受容部１０５ａ、１０５ｂ、１０５ｃは、マイクロバンプ１１０ａ、１１０ｂ、１１０ｃを受容し、それらに嵌合するための対応する湾曲部を有する、ダイ上の金属凹部であり得る。
上部ダイのコンタクトパッド１１０ａは、中間部ダイのコンタクトパッド受容部１０５ｂに物理的かつ電気的に結合され、中間部ダイのコンタクトパッド１１０ｂは、下部ダイのコンタクトパッド受容部１０５ｃに物理的にかつ電気的に結合される。このようにして、ダイのアクティブ表面１０６ａ、１０６ｂ、１０６ｃは、ビア１０４ａ、１０４ｂ、１０４ｃを介して互いに電気的に結合される。
下部ダイ１０２ｃは、アンダーフィルおよび／またはエポキシ１１５により、フリップチップ形式でパッケージ基板１１２（たとえば、積層基板、銅ベースの基板などの金属ベースの基板など）に物理的かつ電気的に結合される。パッケージ基板１１２は、間に複数の相互接続部（図示せず）を有する多重レイヤを含み得る。相互接続部は、次に、ＭＣＭ１００がプリント回路基板（図示せず）に電気的に結合するために使用するボールグリッドアレイ（ＢＧＡ）を形成する複数のはんだボール１１４に電気的に結合され得る。ダイ１０２ａ、１０２ｂ、１０２ｃと、ＴＳＶ１０４ａ、１０４ｂ、１０４ｃと、基板１１２の少なくとも一部とを含むＭＣＭ１００の構成要素は、成形コンパウンド１１６に収容され得る。
図２は、ＭＣＭ１００の製造中に上部ダイ１０２ａを中間部ダイ１０２ｂに電気的かつ物理的に結合するプロセスを示す。図示の例では、成形コンパウンド１１６（図１参照）は、上部ダイ１０２ａが中間部ダイ１０２ｂ上にどのように配置されているかを示すために除かれている（図２の方向を示す３つの矢印は、上部ダイ１０２ａの中間部ダイ１０２ｂに向かう動きを示す）。このプロセス中、上部ダイ１０２ａは、中間部ダイ１０２ｂに近づくように動かされ、上部ダイ１０２ａのコンタクトパッド１１０ａが中間部ダイ１０２ｂのコンタクトパッド受容部１０５ｂに嵌合するように上にスタッキングされる。しかしながら、場合によっては、上部ダイ１０２ａは、中間部ダイ１０２ｂとは大幅に異なる（たとえば、かなり大きいか、またはかなり小さい）静電電位を有する可能性があり、接地され得る。２つのダイ１０２ａ、１０２ｂが十分近づく（たとえば、接触する）とき、静電放電（ＥＳＤ）事象（すなわち、静電気）がトリガされ得、その結果、比較的大量の電流が中間部ダイ１０２ｂのＴＳＶ１０４ｂを瞬間的に貫流する。適切なＥＳＤ保護回路が無い場合、ＴＳＶ１０４ｂに電気的に結合される、中間部ダイのアクティブ表面１０６ｂ上に配置された（バッファ回路トランジスタなどの）高感度のＩＣ構成要素が、ＥＳＤ事象によりダメージを受ける場合がある。場合によっては、上部ダイ１０２ａのアクティブ表面１０６ａ上に配置された回路もダメージを受ける可能性がある。同様に、中間部ダイ１０２ｂが下部ダイ１０２ｃに電気的かつ物理的に結合されているときの下部ダイ１０２ｃを含めて、ＭＣＭ１００内の他のダイも、そのようなＥＳＤ障害を受けやすい。
図３は、ＥＳＤ障害から中間部ダイ１０２ｂの回路３１０を保護するために中間部ダイのＴＳＶ１０４ｂに結合され得る、従来技術で見られるＥＳＤ保護回路３００の概略図を示す。ＥＳＤ保護回路３００は、たとえば、出力信号バッファであり得る、高感度回路３１０から離れる方向にＥＳＤ電流をバイパスする分流器を形成するダイオード３０２、３０４を採用する。
ＥＳＤ保護回路３００は、ＥＳＤ障害から出力信号バッファ３１０を保護する際に有効であり得るが、著しい欠点を有する。たとえば、ダイオード３０２、３０４は、大きいＥＳＤ電流の流れを調整するのに必要とされる、比較的大きいサイズに起因する大きいシリコン／ダイ面積を占める可能性がある。さらに、ダイオード３０２、３０４は、寄生容量および／またはインダクタンスを含む、ＴＳＶ１０４ｂの出力ノード３０６における寄生効果を作り出す。これらの寄生効果を補償するために、バッファ３１０のサイズは、出力ノード３０６における出力信号を十分に駆動することができるように、より大きくする必要がある場合がある。より大きいバッファ３１０は、より多くの電力を消費し、また、より大きいアクティブシリコン／ダイ面積を占める。したがって、ＥＳＤ保護回路３００専用のシリコン／ダイ面積は、通常ならば他のＩＣ構成要素に使用され得るアクティブ表面面積を、直接的（たとえば、ダイオード３０２、３０４構成要素面積）にかつ間接的（たとえば、より大きいバッファ３１０）に使用する。
このように、上述のサイズおよび電力消費量の問題に見舞われることなく、ＭＣＭのダイを十分に保護する高度なＥＳＤ保護回路が必要になる。
１つの特徴は、第１の集積回路（ＩＣ）ダイと、基板貫通ビア（ＴＳＶ）によって第１のＩＣダイに電気的に結合された入力／出力（Ｉ／Ｏ）ノードを有する第２のＩＣダイと、Ｉ／Ｏノードに電気的に結合された第２のＩＣダイのアクティブ表面上のヒューズであって、静電放電（ＥＳＤ）によって生じるダメージから第２のＩＣダイを保護するように構成されるヒューズとを含むマルチチップモジュールを提供する。一態様によれば、ヒューズは、第１のＩＣダイを第２のＩＣダイに電気的に結合することに応答して起こるＥＳＤによって生じるダメージから第２のＩＣダイを保護するように構成される。別の態様によれば、ヒューズは、Ｉ／Ｏノードに結合された第１の端子と、グランドに結合された第２の端子とを含む。さらに別の態様によれば、ヒューズは、閉状態である場合、Ｉ／Ｏノードからグランドへの短絡回路パスを提供し、開状態である場合、Ｉ／Ｏノードをグランドから電気的に切断する。
一態様によれば、マルチチップモジュールは、Ｉ／Ｏノードに電気的に結合された増幅器入力端子および／または増幅器出力端子のうちの少なくとも１つを有する増幅器回路をさらに含む。ヒューズは、ＥＳＤによって生じるダメージから増幅器回路を保護するように構成され得る。一態様によれば、増幅器回路は、ヒューズを閉状態から開状態に遷移させるヒューズ破断電流を生成する。別の態様によれば、ヒューズは、５０マイクロ秒（μｓ）〜２００μｓ続く１ミリアンペア（ｍＡ）〜１００ｍＡのパラメータ、１０μｓ〜２００μｓ続く５ｍＡ〜１００ｍＡのパラメータ、または１０μｓ〜２００μｓ続く１０ｍＡ〜１００ｍＡのパラメータを有するヒューズ破断電流に応答して閉状態から開状態に遷移する。一態様によれば、ヒューズ破断回路はＩ／Ｏノードに電気的に結合され、ヒューズを閉状態から開状態に遷移させるヒューズ破断電流を生成する。別の態様によれば、ヒューズは、ＥＳＤによって生成された、Ｉ／Ｏノードにおける電流サージに応答して閉状態のままであり、増幅器回路またはヒューズ破断回路によって生成されたヒューズ破断電流に応答して開状態に遷移する。
一態様によれば、ヒューズは、ダイオードが無いＥＳＤ保護回路の一部である。別の態様によれば、ヒューズは、金属ヒューズまたはポリシリコンヒューズである。ヒューズは、開状態である場合、Ｉ／Ｏノードとグランドとの間に１０メガオームよりも大きいかまたはそれに等しい抵抗値を提供することができる。一例によれば、マルチチップモジュールは、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、ナビゲーションデバイス、通信デバイス、モバイルフォン、スマートフォン、携帯情報端末、固定位置端末、タブレットコンピュータ、および／またはラップトップコンピュータのうちの少なくとも１つに組み込まれ得る。
別の特徴は、第１のＩＣダイを提供するステップと、第２のＩＣダイを提供するステップと、第１のＩＣダイに第２のＩＣダイのＩ／Ｏノードを電気的に結合する基板貫通ビア（ＴＳＶ）を提供するステップと、第２のＩＣダイのアクティブ表面上にヒューズを形成するステップと、ＥＳＤによって生じるダメージから第２のＩＣダイを保護するように構成されるヒューズをＩ／Ｏノードに電気的に結合するステップとを含む、マルチチップモジュールを製造する方法を提供する。一態様によれば、本方法は、ヒューズの第１の端子をＩ／Ｏノードに結合するステップと、ヒューズの第２の端子をグランドに結合するステップとをさらに含む。別の態様によれば、本方法は、ヒューズを閉状態に維持することによってＩ／Ｏノードからグランドへの短絡回路パスを提供するステップをさらに含む。さらに別の態様によれば、本方法は、ヒューズを閉状態から開状態に遷移させることによってＩ／Ｏノードをグランドから電気的に切断するステップをさらに含む。さらに別の態様によれば、本方法は、Ｉ／Ｏノードに増幅器回路の増幅器出力端子および／または増幅器入力端子のうちの少なくとも１つを電気的に結合するステップをさらに含む。さらに別の態様によれば、本方法は、増幅器回路において、ヒューズを閉状態から開状態に遷移させるヒューズ破断電流を生成するステップをさらに含む。さらに別の態様によれば、本方法は、ＥＳＤによって生成された、Ｉ／Ｏノードにおける電流サージに応答してヒューズを閉状態に維持するステップと、増幅器回路またはヒューズ破断回路によって生成されたヒューズ破断電流に応答してヒューズを開状態に遷移させるステップとをさらに含む。
別の特徴は、第１のＩＣダイと、Ｉ／Ｏノードを有する第２のＩＣダイと、第１のＩＣダイに第２のＩＣダイのＩ／Ｏノードを電気的に結合するための手段と、第２のＩＣダイのアクティブ表面上に配置された、静電放電（ＥＳＤ）によって生じるダメージから第２のＩＣダイを保護するための手段とを含む、マルチチップモジュールを提供する。一態様によれば、第２のＩＣダイを保護するための手段は、第１のＩＣダイを第２のＩＣダイに電気的に結合することに応答して起こるＥＳＤによって生じるダメージから第２のＩＣダイを保護するように構成される。別の態様によれば、第２のＩＣダイを保護するための手段は、Ｉ／Ｏノードに結合された第１の端子と、グランドに結合された第２の端子とを有するヒューズである。さらに別の態様によれば、ヒューズは、ＥＳＤによって生成された、Ｉ／Ｏノードにおける電流サージに応答して閉状態のままであり、増幅器回路またはヒューズ破断回路によって生成されたヒューズ破断電流に応答して開状態に遷移する。さらに別の態様によれば、ヒューズは、ＥＳＤによって生じるダメージからＥＳＤ高感度回路を保護するように構成される。ＥＳＤ高感度回路は、ヒューズを閉状態から開状態に遷移させるヒューズ破断電流を生成し得る。
従来技術で見られるシリコン貫通スタッキング（ＴＳＳ）マルチチップモジュール（ＭＣＭ）の側面断面概略図である。 従来技術で見られる、ＭＣＭの製造中に上部ダイを中間部ダイに電気的かつ物理的に結合するプロセスを示す図である。 ＥＳＤ障害から中間部ダイの回路を保護するために中間部ダイの基板貫通ビア（ＴＳＶ）に結合され得る、従来技術で見られる静電放電（ＥＳＤ）保護回路の概略図である。 ＥＳＤ保護回路を採用するスタック型ＭＣＭの側面断面概略図である。 ＭＣＭの製造中に第１のダイを第２のダイに（方向を示す矢印参照）電気的かつ物理的に結合するプロセスを示す図である。 ＭＣＭのダイをＥＳＤ障害から保護するＥＳＤ保護回路の概略図である。 ヒューズ破断回路にも電気的に結合されたＥＳＤ保護回路の概略図である。 様々な時間期間の間に様々な量の電流の流れがあると仮定して、ヒューズを閉状態から開状態に遷移させることに関連付けられた特性を有するヒューズの表である。 第１のダイがパッケージ基板にワイヤボンディングされ、第２のダイがフリップチップ形式でパッケージ基板に結合されない、２つのダイを含むＭＣＭを示す図である。 ＭＣＭの製造中に第１のダイを第２のダイに電気的かつ物理的に結合するプロセスを示す図である。 マルチチップモジュールを製造する方法のフローチャートである。 ＭＣＭと統合され得る様々な電子デバイスを示す図である。
以下の説明では、本開示の様々な態様の完全な理解を提供するために具体的な詳細が与えられる。ただし、態様はこれらの具体的な詳細なしに実施され得ることを当業者は理解されよう。たとえば、態様が不要な詳細で不明瞭になるのを避けるために、回路をブロック図で示すことがある。他の場合には、本開示の態様を不明瞭にしないように、よく知られている回路、構造および技法を詳細に示さないことがある。
「例示的な」という言葉は、「例、事例、または例示として機能すること」を意味するように本明細書で使用される。「例示的」として本明細書で説明するいかなる実装形態または態様も、必ずしも本開示の他の態様よりも好ましいまたは有利なものと解釈すべきではない。同様に、「態様」という用語は、本開示のすべての態様が、論じられた特徴、利点または動作モードを含むことを必要とするとは限らない。本明細書で使用する「電気的に結合された」という用語は、２つの物体間に起こる電流の流れを可能にする、２つの物体間の直接的または間接的な結合を指すために本明細書で使用される。たとえば、物体Ａが物体Ｂに物理的に接触し、物体Ｂが物体Ｃに物理的に接触する場合、物体ＡおよびＣは、互いに直接物理的に接触していなくとも、物体Ｂが物体Ａから物体Ｃまでおよび／または物体Ｃから物体Ａまで電流の流れが生じることを可能にする導体であれば、互いに電気的に結合されているとさらに見なすことができる。本明細書で使用する「入力／出力ノード」および「Ｉ／Ｏノード」という用語は、回路および／またはダイの入力回路端子および／または出力回路端子を指す。このように、Ｉ／Ｏノードは、出力端子もしくは入力端子のいずれかとして、または回路および／またはダイの入力端子と出力端子の両方として機能し得る。本明細書で使用する「ビア」という用語は、物理的な電子回路内の導体の異なるレイヤ間の垂直な電気接続部であり、ＭＣＭ内の異なるＩＣダイ間の垂直な電気接続部でもあり得る「垂直相互接続アクセス部」である。
概要
ＥＳＤ事象からマルチチップモジュール（ＭＣＭ）ダイ上のＥＳＤ高感度回路を保護するための方法および装置が提供される。たとえば、１つの特徴は、第１のＩＣダイおよび第２のＩＣダイを含むマルチチップモジュールに関する。第２のＩＣダイは、基板貫通ビアによって第１のＩＣダイに電気的に結合されたＩ／Ｏノードを有する。第２のダイのアクティブ表面は、Ｉ／Ｏノードに電気的に結合され、ＥＳＤ事象によって生じるダメージから第２のＩＣダイを保護するように構成されたヒューズも含む。詳細には、ヒューズは、マルチチップモジュールの製造中に第１のダイを第２のダイに電気的に結合する結果として生成され得るＥＳＤ事象から第２のＩＣダイを保護する。第１のダイを第２のダイに結合すると、ヒューズは、ＥＳＤによって生成されたＥＳＤ電流をグランドにバイパスすることができる。マルチチップモジュールのパッケージングが完了した後、ヒューズを破断させて開放することができる。
本明細書で説明するヒューズを有するＥＳＤ保護回路を利用することは、特に、従来技術の解決策と比較してＥＳＤ保護回路がＥＳＤからダイを保護するのに必要なアクティブ表面面積を大幅に低減させ得るので、有利である。たとえば、ヒューズは、従来技術のＥＳＤ保護回路に関連するダイオードよりも小さい、ダイ上のアクティブ表面面積を占め得る。さらに、本明細書で説明するＥＳＤ保護回路を代わりに使用することによって大きいダイオードベースのＥＳＤ保護回路の必要性をなくすことは、アクティブ表面面積をさらに節約することができるが、それは、新規のＥＳＤ保護回路に結合された、Ｉ／Ｏノードを駆動するのに使用されるか、またはＩ／Ｏノードによって駆動される任意の入力バッファ回路および／または出力バッファ回路自体がより小さく設計され得るからである。たとえば、ダイオードよりも小さい面積を占めるヒューズは、Ｉ／Ｏノードにおける寄生効果を低減させることができ、次に、より小さいＩ／Ｏバッファ回路がＩ／Ｏノードを駆動することを可能にする。
ＥＳＤ保護回路
図４は、本開示の一態様による、ＥＳＤ保護回路を採用するスタック型マルチチップモジュール（ＭＣＭ）４００の側面断面概略図を示す。ＭＣＭ４００は、１つまたは複数の導電性のＴＳＶ４０４ａ、４０４ｂを使用して両方が互いに電気的に結合された、第１の半導体ダイ４０２ａおよび第２の半導体ダイ４０２ｂを含む。第１のダイ４０２ａは、複数の集積回路構成要素（たとえば、トランジスタ、キャパシタ、インダクタ、抵抗器など）を含むアクティブ表面４０６ａと、裏側表面４０８ａとを有する。ＴＳＶ４０４ａは、第１のダイのアクティブ表面４０６ａに電気的に結合され、第１のダイ４０２ａの厚さ（たとえば、第１のダイ４０２ａの基板の厚さ）を貫通する。同様に、第２の半導体ダイ４０２ｂは、アクティブ表面４０６ｂおよび裏側表面４０８ｂを有する。第２のダイのＴＳＶ４０４ｂは、第２のダイのアクティブ表面４０６ｂに電気的に結合され、第２のダイ４０２ｂの基板の厚さを貫通する。たとえば、第１のダイのＴＳＶ４０４ａは、第１のダイ４０２ａに関連付けられた入力／出力ノードに電気的に結合することができ、第２のダイのＴＳＶ４０４ｂは、第２のダイ４０２ｂに関連付けられた入力／出力ノードに電気的に結合することができる。これらの入力／出力ノードは、ダイ４０２ａ、４０２ｂの入力端子および／または出力端子として機能する。
ＴＳＶ４０４ａ、４０４ｂは、一方の端部にコンタクトパッド４１０ａ、４１０ｂを有し、反対の端部にコンタクトパッド受容部４０５ａ、４０５ｂを有する。各ダイのアクティブ表面４０６ａ、４０６ｂは、そのそれぞれのＴＳＶ４０４ａ、４０４ｂに電気的に結合され得る。コンタクトパッド４１０ａ、４１０ｂは、ダイの前側アクティブ表面４０６ａ、４０６ｂに露出され、コンタクトパッド受容部４０５ａ、４０５ｂは、ダイの裏側表面４０８ａ、４０８ｂに露出される。一態様では、コンタクトパッド４１０ａ、４１０ｂは、金属「マイクロバンプ」であり得、コンタクトパッド受容部４０５ａ、４０５ｂは、マイクロバンプを受容し、それらに嵌合するための対応する湾曲部を有する、ダイ上の金属凹部であり得る。しかしながら、概して、コンタクトパッド４１０ａ、４１０ｂおよび対応するコンタクトパッド受容部４０５ａ、４０５ｂは、互いに嵌合し、互いにダイ４０２ａ、４０２ｂに電気的に結合するように構成された電気導体である。
第１のダイのコンタクトパッド４１０ａは、第２のダイのコンタクトパッド受容部４０５ｂに物理的かつ電気的に結合される。このようにして、ダイのアクティブ表面４０６ａ、４０６ｂは、ＴＳＶ４０４ａ、４０４ｂを介して互いに電気的に結合される。
第２のダイ４０２ｂは、アンダーフィルおよび／またはエポキシ４１５により、フリップチップ形式でパッケージ基板４１２（たとえば、積層基板、銅ベースの基板などの金属ベースの基板など）に物理的かつ電気的に結合される。パッケージ基板４１２は、間に複数の相互接続部（図示せず）を有する多重レイヤを含み得る。相互接続部は、次に、ＭＣＭ４００をプリント回路基板（図示せず）に電気的に結合するために使用されるボールグリッドアレイ（ＢＧＡ）を形成する複数のはんだボール４１４に電気的に結合され得る。ダイ４０２ａ、４０２ｂと、ＴＳＶ４０４ａ、４０４ｂと、基板４１２の少なくとも一部とを含むＭＣＭ４００の構成要素は、成形コンパウンド４１６に収容され得る。図示されたＭＣＭ４００は２つのダイ４０２ａ、４０２ｂを有するが、ＭＣＭ４００は、第１および第２のダイ４０２ａ、４０２ｂに関して上述したものと同様のコンタクトパッドおよびコンタクトパッド受容部を有するＴＳＶを使用して互いの上にスタッキングされ互いに電気的に結合される、２つに等しいかまたはそれよりも大きい任意の数のダイを有し得る。
図５は、ＭＣＭ４００の製造中に第１のダイ４０２ａを第２のダイ４０２ｂに（方向を示す矢印参照）電気的かつ物理的に結合するプロセスを示す。（パッケージ基板４１２、はんだボール４１４、および成形コンパウンド４１６は、明快のために省略された。）このプロセス中、第１のダイ４０２ａは、第２のダイ４０２ｂにより近づくように動かされ、第１のダイ４０２ａのコンタクトパッド４１０ａが第２のダイ４０２ｂのコンタクトパッド受容部４０５ｂに物理的かつ電気的に結合するように上にスタッキングされる。場合によっては、第１のダイ４０２ａは、第２のダイ４０２ｂとは大幅に異なる（たとえば、かなり大きいか、またはかなり小さい）静電電位を有する可能性があり、接地され得る。２つのダイ４０２ａ、４０２ｂが十分近づく（たとえば、接触する）とき、静電放電（ＥＳＤ）事象（たとえば、静電気）が生じる可能性があり、比較的大量の電流が第２のダイ４０２ｂのＴＳＶ４０４ｂを瞬間的に貫流する。後述のように、ＥＳＤ保護回路は、第２のダイ４０２ｂの入力／出力ノードにおける高感度回路をＥＳＤ事象から保護するためにＴＳＶ４０４ｂに電気的に結合される。
図６は、本開示の一態様による、ＭＣＭのダイをＥＳＤ障害から保護するＥＳＤ保護回路６００の概略図を示す。図４〜図６を参照すると、ＥＳＤ回路６００は、第２のダイのＴＳＶ４０４ｂのうちの１つに電気的に結合される。第２のダイ４０２ｂの各ＴＳＶ４０４ｂは、第２のダイ４０２ｂに関連付けられた１つまたは複数の入力／出力（Ｉ／Ｏ）ノード６０４に電気的に結合され得る。各Ｉ／Ｏノード６０４は、ダイ４０２ｂの入力端子および／または出力端子として機能する。Ｉ／Ｏノード６０４は、ＥＳＤ回路６００に電気的に結合され、Ｉ／Ｏ信号バッファ回路６１０（本明細書では「増幅器回路」とも呼ぶ）にも電気的に結合され得る。
Ｉ／Ｏ信号バッファ回路６１０は、出力信号を処理（たとえば、増幅）し、出力信号をＩ／Ｏノード６０４に提供することができる１つまたは複数の出力増幅器６１２を含み得る。次いで、これらの出力信号は、第１のダイ４０２ａの入力ノードを含む、ＭＣＭ４００内の他の点に提供され得る。代替的に、または追加として、Ｉ／Ｏ信号バッファ回路６１０は、Ｉ／Ｏノード６０４から入力信号を受け取る１つまたは複数の入力増幅器６１４を含み得る。次いで、これらの入力信号は、処理（たとえば、増幅）され、Ｉ／Ｏ信号バッファ回路６１０によって第２のダイ４０２ｂの他の回路構成要素に提供され得る。このように、増幅器回路６１０は、Ｉ／Ｏノード６０４に電気的に結合された増幅器入力端子および／または増幅器出力端子のうちの少なくとも１つを有し得る。
使用される増幅器６１２、６１４の特有の構造は、ＭＣＭ４００の用途に依存しており、当業者によって選択され得る。しかしながら、Ｉ／Ｏバッファ回路６１０の特有の構造にもかかわらず、回路６１０は、限定はしないが、入力増幅器および／または出力増幅器６１２、６１４などの、Ｉ／Ｏノード６０４においてＥＳＤ事象によって容易にダメージを受け得る高感度の回路構成要素を含み得る。さらに、Ｉ／Ｏバッファ回路６１０に加えて、またはその代わりに、他のＥＳＤ高感度回路は、同様にＥＳＤ障害を受けやすいＩ／Ｏノード６０４に電気的に結合され得る。ＥＳＤ事象は、図５に関して上記で説明したプロセスによって生じ得る。すなわち、別の半導体ダイ（たとえば、第１のダイ４０２ａ）を第２のダイ４０２ｂに電気的に結合することにより、ＴＳＶ４０４ｂを介してＩ／Ｏノード６０４においてＥＳＤ事象が生じ得る。
ＥＳＤ保護回路６００は、ヒューズ６０２を含む。ヒューズは、通常、「閉状態」（本明細書では「破断していない状態」および「短絡回路状態」と呼ぶこともある）で動作しているとき、理想的にはゼロ抵抗値を有し、端子間で短絡回路のように機能する二端子要素である。対照的に、ヒューズは、「開状態」（本明細書では「破断状態」および「開回路状態」と呼ぶこともある）で動作しているとき、理想的には無限の抵抗値を有し、端子間で開回路のように機能する。ヒューズは、所定の時間期間の間に所定の量よりも多い電荷がその２つの端子を通過するとき、閉状態から開状態に遷移する（すなわち、ヒューズが破断されて開放される）。たとえば、ヒューズは、２０ミリ秒を超える間に１アンペアを超える電流がヒューズを通過する場合、閉状態から開状態に遷移するように設計され得る。
図６に示すヒューズ６０２は、第２のダイ４０２ｂのアクティブ表面４０６ｂ上に形成された集積回路構成要素である。ヒューズ６０２の第１の端子６２０は、Ｉ／Ｏノード６０４に結合されているが、ヒューズ６０２の第２の端子６２２は、グランドに結合されている。ヒューズ６０２は、その初期状態では、閉短絡回路状態であり、その結果、Ｉ／Ｏノード６０４とグランドとの間に低抵抗短絡回路パスが存在する。次いで、サージ電流（方向を示す曲がった破線の矢印６０６で示す）がＴＳＶ４０４ｂおよびＩ／Ｏノード６０４を通過するように、第１のダイ４０２ａを第２のダイ４０２ｂに電気的に結合して、ＥＳＤ事象がトリガされる場合、ヒューズ６０２は、ＥＳＤ電流６０６のサージがグランドに直接行き、それによって、Ｉ／Ｏノード６０４に電気的に結合された、Ｉ／Ｏバッファ回路６１０および／または他の高感度回路をバイパスすることを可能にする。このように、ヒューズ６０２の閉状態（すなわち、短絡回路状態）は、第１のダイ４０２ａが第２のダイ４０２ｂに電気的に結合される場合に生じ得るＥＳＤ障害から、Ｉ／Ｏノード６０４に電気的に結合された、Ｉ／Ｏバッファ回路６１０および／または他の高感度回路を保護する。
ヒューズ６０２は、銅、アルミニウム、金属合金、または他の金属材料などの金属ヒューズであり得る。ヒューズ６０２は、ポリシリコンヒューズ（すなわち、ポリヒューズ）であってもよい。当然、ヒューズ６０２は、これらの材料から構成されることに限定されず、ヒューズ６０２を構築するのに、他の材料またはそれらの組合せも使用し得る。本開示の一態様では、ＭＣＭの複数のダイ上の複数のＴＳＶは各々、図６に示す方法で別のＥＳＤ保護回路６００に電気的に結合することができ、その結果、ダイの各Ｉ／Ｏノードは、ＭＣＭの製造中にＥＳＤ障害から保護される。このＥＳＤ障害は、限定はしないが、ＭＣＭの２つのダイを互いに電気的に結合することを含む製造ステップから生じ得るＥＳＤ障害を含む。
第１のダイ４０２ａは、第２のダイ４０２ｂに電気的かつ物理的に結合されると、ＭＣＭ４００は、成形コンパウンド４１６によってカプセル化され得る。しかしながら、ヒューズ６０２は、閉状態のままである場合、不必要に、Ｉ／Ｏバッファ回路６１０の動作を変更する可能性がある。たとえば、そのような場合、Ｉ／Ｏノード６０４は、グランドに電気的に結合されたままであり、したがって、提供される出力信号および／またはＩ／Ｏバッファ回路６１０によって受け取られる入力信号にかかわらず、Ｉ／Ｏノード６０４における信号レベルは、グランドである。それゆえ、ＭＣＭ４００の通常動作が開始し得る前に、ヒューズ６０２は、「ヒューズ破断状態」を経るべきであり、ヒューズ６０２は、ＥＳＤ事象自体によって未だ破断されて開放されていない場合、故意に破断されて開放される。一態様によると、ＭＣＭ４００がヒューズ破断状態に入るとき、Ｉ／Ｏバッファ回路６１０は、ヒューズ６０２を破断させるのに十分大きく十分長く維持された、ヒューズ６０２を通る電流の流れ（方向を示す曲がった破線の矢印６０８で示す）を生成する。ヒューズ６０２が破断されて開回路状態になると、ＭＣＭ４００の通常動作（すなわち、Ｉ／Ｏバッファ回路６１０は、Ｉ／Ｏノード６０４において出力信号を提供し、および／または入力信号を受け取ることができる）が開始することができるが、それは、Ｉ／Ｏノード６０４がこれ以上グランドに電気的に結合されないからである。
図７は、本開示の一態様による、ヒューズ破断回路７１０にも電気的に結合されたＥＳＤ保護回路６００の概略図を示す。ヒューズ破断回路７１０は、ヒューズ破断電流６０８を生成するように構成された増幅器回路（たとえば、トランジスタ）を含み得る。図示の例では、ヒューズ破断回路７１０は、Ｉ／Ｏバッファ回路６１０とは別の回路として示される。したがって、図６のＩ／Ｏバッファ回路６１０は、Ｉ／Ｏノード６０４用の出力信号発生器、およびさらにヒューズ６０２を破断させるのに十分な電流６０８を生成するように構成されたヒューズ破断回路を兼ねる可能性があるが、図７のヒューズ破断回路７１０は、バッファ６１０とは別の異なる回路であり得る。
本開示の一態様によれば、ヒューズ６０２は、典型的なＥＳＤ事象（たとえば、第１のダイ４０２ａを第２のダイ４０２ｂに電気的に結合する）によって生成される電流６０６がヒューズ６０２を破断させないように設計および選択されるが、ヒューズ６０２は、バッファ回路および／またはヒューズ破断回路７１０によって生成されたヒューズ破断電流６０８に応答して破断する。典型的には、ＥＳＤ事象は、極めて短い持続時間の間に比較的高い電流レベルを生成し、ヒューズ６０２を破断させるのに必要なしきい値未満の総電荷流（ｔｏｔａｌ ｃｈａｒｇｅ ｆｌｏｗ）をもたらし得る。対照的に、バッファ回路６１０および／またはヒューズ破断回路７１０によって生成されたヒューズ破断電流６０８は、比較的長い時間期間の間、維持される比較的適度な電流の流れである可能性があり、ヒューズ６０２を破断させるのに十分な総電荷流をもたらす。たとえば、ヒューズ破断電流６０８によって生成された総電荷流は、ＥＳＤ事象によって生成された総電荷流よりも大きい桁数であり得る。
図８は、様々な時間期間の間に様々な量の電流の流れがあると仮定して、ヒューズ６０２を閉状態から開状態に遷移させることに関連付けられた特性を有するヒューズの表８００を示す。図６および図７に示すヒューズ６０２は、表８００に示すヒューズＡ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆ、Ｇ、Ｈ、およびＩの特性のうちのいずれか１つを有し得る。図８を参照すると、ヒューズＡは、１ピコ秒（ｐｓ）〜１０ナノ秒（ｎｓ）続く１マイクロアンペア（μＡ）〜１アンペア（Ａ）の範囲にあるＥＳＤ事象電流に応答して閉じたままである可能性がある。これらの値は、ヒューズＡを貫流する１アトクーロン（ａＣ）〜１０ナノクーロン（ｎＣ）の範囲の総電荷量をもたらす。対称的に、ヒューズＡは、５０マイクロ秒（μｓ）〜１０ミリ秒（ｍｓ）続く１ミリアンペア（ｍＡ）〜５００ｍＡの範囲にある、Ｉ／Ｏバッファ回路６１０および／またはヒューズ破断回路７１０によって生成されたヒューズ破断電流に応答して、破断して開放する（すなわち、開状態に遷移する）ことができる。これらの値は、ヒューズＡを貫流する５０ｎＣ〜５ミリクーロン（ｍＣ）の範囲の総電荷量をもたらす。ヒューズＢおよびＣも、１ｐｓ〜１０ｎｓ続く１μＡ〜１Ａの範囲にあるＥＳＤ事象電流に応答して閉じたままである可能性があり、これらの値は、１ａＣ〜１０ｎＣの範囲の総電荷流をもたらす。しかしながら、ヒューズＢは、１０μｓ〜１０ｍｓ続く５ｍＡ〜５００ｍＡの範囲にあるヒューズ破断電流に応答して破断して開放することができるが、ヒューズＣは、５μｓ〜１０ｍｓ続く１０ｍＡ〜５００ｍＡの範囲にあるヒューズ破断電流に応答して破断して開放することができる。これらの値は、ヒューズＢおよびＣを貫流する５０ｎＣ〜５ｍＣの範囲の総電荷量をもたらす。
ヒューズＤ、Ｅ、およびＦは、１ｐｓ〜１ｎｓ続く１μＡ〜１０Ａの範囲にあるＥＳＤ事象電流に応答して閉じたままであり、これらの値は、１ａＣ〜１０ｎＣの範囲の総電荷流をもたらす。しかしながら、ヒューズＤ、Ｅ、およびＦは、それぞれ、５０μｓ〜１０ｍｓ続く１ｍＡ〜５００ｍＡの範囲、１０μｓ〜１０ｍｓ続く５ｍＡ〜５００ｍＡの範囲、および５μｓ〜１０ｍｓ続く１０ｍＡ〜５００ｍＡの範囲にあるヒューズ破断電流に応答して破断して開放することができる。これらの値は、ヒューズＤ、Ｅ、およびＦを貫流する５０ｎＣ〜５ｍＣの範囲の総電荷量をもたらす。ヒューズＧ、Ｈ、およびＩは、１ｐｓ〜１００ｎｓ続く１μＡ〜０．１Ａの範囲にあるＥＳＤ事象電流に応答して閉じたままであり、これらの値は、１ａＣ〜１０ｎＣの範囲の総電荷流をもたらす。しかしながら、ヒューズＧ、Ｈ、およびＩは、それぞれ、５０μｓ〜１０ｍｓ続く１ｍＡ〜５００ｍＡの範囲、１０μｓ〜１０ｍｓ続く５ｍＡ〜５００ｍＡの範囲、および５μｓ〜１０ｍｓ続く１０ｍＡ〜５００ｍＡの範囲にあるヒューズ破断電流に応答して破断して開放することができる。これらの値は、ヒューズＧ、Ｈ、およびＩを貫流する５０ｎＣ〜５ｍＣの範囲の総電荷量をもたらす。
上記に与えた例では、ヒューズ６０２は、ＥＳＤ事象の間に破断して開放しない可能性があるが、Ｉ／Ｏバッファ回路６１０および／またはヒューズ破断回路７１０によって生成されたヒューズ破断電流が、ヒューズ６０２を閉状態から開状態に遷移させるのに十分な電流の流れの状態を生成した後、破断して開放することができる。このように、ヒューズ６０２は、ＭＣＭ４００の第１のダイ４０２ａを第２のダイ４０２ｂに電気的に結合するときトリガされ得るＥＳＤ事象などのＥＳＤ事象の典型であり得る電流サージに耐えることができるように設計され得る。
しかしながら、場合によっては、ＥＳＤ電流サージ自体は、それでも、ＥＳＤ事象の間にヒューズ６０２を破断させて開放することができる。この場合、ＭＣＭ４００は、依然としてＥＳＤ事象から保護され、標準動作中に正常に機能することもできる。たとえば、ＥＳＤ電流サージは、ヒューズ６０２を破断させて開放することができるが、十分な量の電流は、Ｉ／Ｏバッファ回路６１０などのＥＳＤ高感度回路をすでにバイパスしている可能性があり、その結果、これらの高感度回路は、依然として、ＥＳＤ事象によって損傷されない。さらに、ＭＣＭ４００の製造が完了した（すなわち、ＭＣＭ４００が成形コンパウンド４１６によってカプセル化された、など）後、ＭＣＭ４００は、ＭＣＭ内の１つまたは複数のヒューズ６０２が開状態であるか、または閉状態であるかを確かめるためにテストされ得る。すなわち、ＭＣＭ４００の製造が完了すると、Ｉ／Ｏノード６０４は、それらがグランドに短絡されている（すなわち、ヒューズ６０２が依然として閉状態である）かどうかを確かめるために直接的または間接的にテストされ得る。依然として閉状態であるこれらのヒューズ６０２は、上述のＩ／Ｏバッファ回路６１０および／またはヒューズ破断回路７１０を使用してヒューズ６０２を通してヒューズ破断電流を流すことによって開放にプログラムされる必要がある可能性がある。しかしながら、ＥＳＤ事象自体によりすでに破断して開放したこれらのヒューズ６０２は、すでに開状態であるので、Ｉ／Ｏバッファ回路６１０および／またはヒューズ破断回路７１０を使用して開放にプログラムされる必要がない。ヒューズ６０２が開状態に遷移すると、ＥＳＤ事象自体であろうが、またはヒューズ破断電流プログラミングであろうが、Ｉ／Ｏバッファ回路６１０は、正常に動作する（すなわち、出力信号を提供するか、またはＩ／Ｏノード６０４から入力信号を受け取る）ことができる。
ヒューズ６０２は、破断されて開放された後、それに関連する、有限であるが、極めて高い抵抗値を有する。一態様によれば、ヒューズ６０２は、その開状態では、Ｉ／Ｏノード６０４とグランドとの間に１メガオームに等しいかまたはそれよりも大きい抵抗値を作り出す。別の態様によれば、ヒューズ６０２は、その開状態では、１０メガオームに等しいかまたはそれよりも大きい抵抗値を作り出す。さらに別の実施形態では、抵抗値は、１００メガオームに等しいかまたはそれよりも大きい。これらの有限の抵抗値は、少量の漏れ電流にヒューズ６０２を貫流させる。しかしながら、ダイ４０２ｂの供給電圧に応じて、この漏れ電流は、比較的小さく、１ｎＡ〜１μＡの範囲にあり得る。
本明細書で説明するヒューズ６０２を有するＥＳＤ保護回路６００を利用することは、特に、（図３を参照して述べた）従来技術の解決策と比較してＥＳＤ保護回路がＥＳＤからダイ４０２ｂを保護するのに必要なアクティブ表面面積を大幅に低減させ得るので、有利である。たとえば、ヒューズ６０２は、従来技術のＥＳＤ保護回路３００に関連するダイオード３０２、３０４よりも小さい、ダイ６０２ｂ上のアクティブ表面面積を占め得る。さらに、大きいダイオード３０２、３０４ベースのＥＳＤ保護回路３００の必要性をなくし、本明細書で説明するＥＳＤ保護回路６００を代わりに使用することは、ダイ４０２ｂ上のアクティブ表面面積をさらに節約することができるが、それは、Ｉ／Ｏノード６０４に結合されたＩ／Ｏバッファ回路６１０自体がより小さく設計され得るからである。たとえば、ダイオード３０２、３０４よりも小さい面積を占めるヒューズ６０２は、Ｉ／Ｏノード６０４における寄生効果を低減させることができ、次に、より小さいＩ／Ｏバッファ回路６１０がＩ／Ｏノード６０４を駆動することを可能にする。
上述のＥＳＤ保護回路６００は、フリップチップ形式でパッケージ基板４１２にマウントされる４０２ｂなどのダイを伴う使用（図４参照）に限定されない。加えて、ＥＳＤ保護回路６００は、そのようなフリップチップ形式でパッケージ基板に結合されないＭＣＭダイの回路構成要素を保護するために使用することができ、ダイのアクティブ表面は、パッケージ基板から離れた方向を向く。
たとえば、図９は、第１のダイ９０２ａがパッケージ基板９１２にワイヤボンディング９０３され、第２のダイ９０２ｂがフリップチップ形式でパッケージ基板９１２に結合されない、２つのダイ９０２ａ、９０２ｂを含むＭＣＭ９００を示す。第１のダイ９０２ａおよび第２のダイ９０２ｂは、１つまたは複数の導電性のＴＳＶ９０４ａ、９０４ｂを使用して両方が互いに電気的に結合される。第１のダイ９０２ａは、パッケージ基板９１２から離れた方向を向く、複数の集積回路構成要素（たとえば、トランジスタ、キャパシタ、インダクタ、抵抗器など）を含むアクティブ表面９０６ａと、パッケージ基板９１２の方向を向く裏側表面９０８ａとを有する。ＴＳＶ９０４ａは、第１のダイのアクティブ表面９０６ａに電気的に結合され、第１のダイ９０２ａの基板の厚さを貫通する。同様に、第２の半導体ダイ９０２ｂは、アクティブ表面９０６ｂおよび裏側表面９０８ｂを有する。第２のダイのＴＳＶ９０４ｂは、第２のダイのアクティブ表面９０６ｂに電気的に結合され、第２のダイ９０２ｂの基板の厚さを貫通する。たとえば、第１のダイのＴＳＶ９０４ａは、第１のダイ９０２ａに関連付けられた入力／出力ノードに電気的に結合することができ、第２のダイのＴＳＶ９０４ｂは、第２のダイ９０２ｂに関連付けられた入力／出力ノードに電気的に結合することができる。これらの入力／出力ノードは、ダイ９０２ａ、９０２ｂの入力端子および／または出力端子として機能する。
ＴＳＶ９０４ａ、９０４ｂは、一方の端部にコンタクトパッド９１０ａ、９１０ｂを有し、反対の端部にコンタクトパッド受容部９０５ａ、９０５ｂを有する。各ダイのアクティブ表面９０６ａ、９０６ｂは、そのそれぞれのＴＳＶ９０４ａ、９０４ｂに電気的に結合され得る。コンタクトパッド９１０ａ、９１０ｂは、ダイの前側アクティブ表面９０６ａ、９０６ｂに露出され、コンタクトパッド受容部９０５ａ、９０５ｂは、ダイの裏側表面９０８ａ、９０８ｂに露出される。
第１のダイのコンタクトパッド受容部９０５ａは、第２のダイのコンタクトパッド９１０ｂに物理的かつ電気的に結合される。このようにして、ダイのアクティブ表面９０６ａ、９０６ｂは、ビア９０４ａ、９０４ｂを介して互いに電気的に結合される。第２のダイ９０２ｂは、パッケージ基板９１２に物理的かつ電気的に結合される。たとえば、第２のダイ９０２ｂは、ワイヤボンディング（図示せず）を使用して直接的に、および／またはパッケージ基板９１２にワイヤボンディング９０３される第１のダイ９０２ａを介して間接的にパッケージ基板９１２に電気的に結合され得る。パッケージ基板９１２は、間に複数の相互接続部（図示せず）を有する多重レイヤを含み得る。相互接続部は、次に、ＭＣＭ９００をプリント回路基板（図示せず）に電気的に結合するために使用されるボールグリッドアレイ（ＢＧＡ）を形成する複数のはんだボール９１４に電気的に結合され得る。ダイ９０２ａ、９０２ｂと、ＴＳＶ９０４ａ、９０４ｂと、基板９１２の少なくとも一部とを含むＭＣＭ９００の構成要素は、成形コンパウンド９１６に収容され得る。図示されたＭＣＭ９００は２つのダイ９０２ａ、９０２ｂを有するが、ＭＣＭ９００は、第１および第２のダイ９０２ａ、９０２ｂに関して上述したものと同様のコンタクトパッドおよびコンタクトパッド受容部を有するＴＳＶを使用して互いの上にスタッキングされ互いに電気的に結合される、２つに等しいかまたはそれよりも大きい任意の数のダイを有し得る。
図１０は、ＭＣＭ９００の製造中に第１のダイ９０２ａを第２のダイ９０２ｂに（方向を示す矢印参照）電気的かつ物理的に結合するプロセスを示す。（ワイヤボンディング９０３、パッケージ基板９１２、はんだボール９１４、および成形コンパウンド９１６は、明快のために省略された。）このプロセス中、第１のダイ９０２ａは、第２のダイ９０２ｂにより近づくように動かされ、第１のダイ９０２ａのコンタクトパッド受容部９０５ａが第２のダイ９０２ｂのコンタクトパッド９１０ｂに物理的かつ電気的に結合するように上にスタッキングされる。図４および図５に関して上記で説明したＭＣＭ４００と同様に、図１０の第１のダイ９０２ａは、第２のダイ９０２ｂとは大幅に異なる（たとえば、かなり大きいか、またはかなり小さい）静電電位を有する可能性があり、接地され得る。２つのダイ９０２ａ、９０２ｂが十分近づく（たとえば、接触する）とき、ＥＳＤ事象が生じる可能性があり、比較的大量の電流が第２のダイ９０２ｂのＴＳＶ９０４ｂを瞬間的に貫流する。
ＥＳＤ回路６００は、その上に配置された高感度回路へのダメージを防ぐために第２のダイのアクティブ表面９０６ｂに関連付けられたＩ／Ｏノードに結合され得る。したがって、ＥＳＤ回路６００、そのヒューズ６０２の動作モード、ならびにＩ／Ｏバッファ回路および／またはヒューズ破断回路７１０を使用してヒューズ６０２を破断させる技法はすべて、図６〜図８に関して上記で説明したものと同じ方法で図９および図１０に示すＭＣＭ９００とともに使用され得る。
図１１は、本開示の一態様による、マルチチップモジュールを製造する方法のフローチャート１１００を示す。ステップ１１０２では、第１の集積回路（ＩＣ）ダイが提供される。ステップ１１０４では、第２の集積回路ダイが提供される。一例では、第１および第２のＩＣダイは、スタッキングされ得る。ステップ１１０６では、第２のＩＣダイの入力／出力（Ｉ／Ｏ）ノードを第１のＩＣダイに電気的に結合する基板貫通ビア（ＴＳＶ）が提供される。ステップ１１０８では、第２のＩＣダイのアクティブ表面上にヒューズが形成される。ステップ１１１０では、ヒューズは、Ｉ／Ｏノードに電気的に結合され、静電放電（ＥＳＤ）によって生じるダメージから第２のＩＣダイを保護するように構成される。
図１２は、マルチチップモジュール（ＭＣＭ）１２００と統合され得る様々な電子デバイスを示す。ＭＣＭ１２００は、図４および／または図９に関して上記で説明したＭＣＭ４００および／またはＭＣＭ９００のうちのいずれか１つであり得る。たとえば、携帯電話１２０２、ラップトップコンピュータ１２０４、および固定位置端末１２０６は、ＭＣＭ１２００を含み得る。図１２に示すデバイス１２０２、１２０４、１２０６は、例にすぎない。他の電子デバイスは、限定しないが、ハンドヘルドパーソナル通信システム（ＰＣＳ）ユニット、携帯情報端末などのポータブルデータユニット、ＧＰＳ対応デバイス、ナビゲーションデバイス、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、メータ読取り機器などの固定位置データユニット、またはデータもしくはコンピュータ命令の記憶もしくは取り出しを行う任意の他のデバイス、またはそれらの任意の組合せを含むＭＣＭ１２００を採用することもできる。
また、本開示の態様は、フローチャート、流れ図、構造図またはブロック図として示されるプロセスとして説明され得ることに留意されたい。フローチャートは動作を逐次プロセスとして説明し得るが、動作の多くは並行してまたは同時に実行され得る。加えて、動作の順序は並び替えられ得る。プロセスは、その動作が完了したときに終了する。プロセスは、方法、関数、手順、サブルーチン、サブプログラムなどに対応し得る。
本明細書で説明する本発明の様々な特徴は、本発明から逸脱することなく様々なシステムで実装され得る。上記の本開示の態様は例にすぎず、本発明を限定するものと解釈すべきではないことに留意されたい。本開示の態様の説明は、例示的なものであり、特許請求の範囲を限定するものではない。したがって、本教示は、他のタイプの装置、ならびに多くの代替形態、変更形態、および変形形態に容易に適用され得ることが当業者には明らかであろう。
１００ マルチチップモジュール（ＭＣＭ）
１０２ａ 上部ダイ
１０２ｂ 中間部ダイ
１０２ｃ 下部ダイ
１０４ａ 基板貫通ビア（ＴＳＶ）
１０４ｂ 基板貫通ビア（ＴＳＶ）
１０４ｃ 基板貫通ビア（ＴＳＶ）
１０５ａ コンタクトパッド受容部
１０５ｂ コンタクトパッド受容部
１０５ｃ コンタクトパッド受容部
１０６ａ アクティブ表面
１０６ｂ アクティブ表面
１０６ｃ アクティブ表面
１０８ａ 裏側表面
１０８ｂ 裏側表面
１０８ｃ 裏側表面
１１０ａ コンタクトパッド
１１０ｂ コンタクトパッド
１１０ｃ コンタクトパッド
１１２ パッケージ基板
１１４ はんだボール
１１５ アンダーフィルまたはエポキシ
１１６ 成形コンパウンド
３００ ＥＳＤ保護回路
３０２ ダイオード
３０４ ダイオード
３０６ 出力ノード
３１０ 出力バッファ
４００ マルチチップモジュール（ＭＣＭ）
４０２ａ 第１の半導体ダイ
４０２ｂ 第２の半導体ダイ
４０４ａ 基板貫通ビア（ＴＳＶ）
４０４ｂ 基板貫通ビア（ＴＳＶ）
４０５ａ コンタクトパッド受容部
４０５ｂ コンタクトパッド受容部
４０６ａ アクティブ表面
４０６ｂ アクティブ表面
４０８ａ 裏側表面
４０８ｂ 裏側表面
４１０ａ コンタクトパッド
４１０ｂ コンタクトパッド
４１２ パッケージ基板
４１４ はんだボール
４１５ アンダーフィルまたはエポキシ
４１６ 成形コンパウンド
６００ ＥＳＤ保護回路
６０２ ヒューズ
６０４ 入力／出力（Ｉ／Ｏ）ノード
６０６ ＥＳＤ電流
６０８ ヒューズ破断電流
６１０ Ｉ／Ｏバッファ回路
６１２ 出力増幅器
６１４ 入力増幅器
６２０ 第１の端子
６２２ 第２の端子
７１０ ヒューズ破断回路
９００ マルチチップモジュール（ＭＣＭ）
９０２ａ 第１のダイ
９０２ｂ 第２のダイ
９０３ ワイヤボンディング
９０４ａ 基板貫通ビア（ＴＳＶ）
９０４ｂ 基板貫通ビア（ＴＳＶ）
９０５ａ コンタクトパッド受容部
９０５ｂ コンタクトパッド受容部
９０６ａ アクティブ表面
９０６ｂ アクティブ表面
９０８ａ 裏側表面
９０８ｂ 裏側表面
９１０ａ コンタクトパッド
９１０ｂ コンタクトパッド
９１２ パッケージ基板
９１４ はんだボール
９１６ 成形コンパウンド
１２００ マルチチップモジュール（ＭＣＭ）
１２０２ 携帯電話
１２０４ ラップトップコンピュータ
１２０６ 固定位置端末

Claims (30)

  1. 第１の集積回路（ＩＣ）ダイと、
    前記第１のＩＣダイに対してスタック型配置にある第２のＩＣダイであって、前記第２のＩＣダイにおける基板貫通ビア（ＴＳＶ）によって前記第１のＩＣダイに電気的に結合するように構成された入力／出力（Ｉ／Ｏ）ノードを有する第２のＩＣダイと、
    前記Ｉ／Ｏノードに電気的に結合するように構成された前記第２のＩＣダイのアクティブ表面上のヒューズと、
    を含み、
    前記ヒューズは、静電放電（ＥＳＤ）電流サージがグランドに直接行き、前記第２のダイの増幅器回路をバイパスすることを可能にし、前記ＥＳＤ電流サージによって生じるダメージから前記増幅器回路を保護するように構成されており、
    前記増幅器回路は、前記Ｉ／Ｏノードをグランドから電気的に切断し、前記ヒューズを閉状態から開状態に遷移させるためのヒューズ破断電流を生成し、且つ前記Ｉ／Ｏノードで出力信号を提供及び／または入力信号を受け取るように構成されている、マルチチップモジュール。
  2. 前記ヒューズは、前記第１のＩＣダイを前記第２のＩＣダイに電気的に結合することに応答して起こる前記ＥＳＤによって生じるダメージから前記第２のＩＣダイを保護するように構成される、請求項１に記載のマルチチップモジュール。
  3. 前記ヒューズは、前記Ｉ／Ｏノードに結合された第１の端子と、グランドに結合された第２の端子とを含む、請求項１に記載のマルチチップモジュール。
  4. 前記ヒューズは、閉状態である場合、前記Ｉ／Ｏノードからグランドへの短絡回路パスを提供する、請求項１に記載のマルチチップモジュール。
  5. 前記増幅器回路は、増幅器入力端子および／または増幅器出力端子を含み、前記増幅器出力端子および前記増幅器入力端子のうちの１つは、前記Ｉ／Ｏノードに電気的に結合するように構成される、請求項１に記載のマルチチップモジュール。
  6. 前記ヒューズは、５０マイクロ秒（μｓ）〜２００μｓ続く１ミリアンペア（ｍＡ）〜１００ｍＡのパラメータ、１０μｓ〜２００μｓ続く５ｍＡ〜１００ｍＡのパラメータ、または１０μｓ〜２００μｓ続く１０ｍＡ〜１００ｍＡのパラメータを有する前記ヒューズ破断電流に応答して前記閉状態から前記開状態に遷移する、請求項１に記載のマルチチップモジュール。
  7. 前記ヒューズは、前記ＥＳＤによって生成された、前記Ｉ／Ｏノードにおける前記電流サージに応答して閉状態のままであり、前記第２のＩＣダイの前記増幅器回路によって生成されたヒューズ破断電流に応答して開状態に遷移する、請求項１に記載のマルチチップモジュール。
  8. 前記ヒューズは、ダイオードが無いＥＳＤ保護回路の一部である、請求項１に記載のマルチチップモジュール。
  9. 前記ヒューズは、金属ヒューズまたはポリシリコンヒューズである、請求項１に記載のマルチチップモジュール。
  10. 前記ヒューズは、開状態である場合、前記Ｉ／Ｏノードとグランドとの間に１０メガオームよりも大きいかまたはそれに等しい抵抗値を提供する、請求項１に記載のマルチチップモジュール。
  11. 前記マルチチップモジュールは、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、ナビゲーションデバイス、通信デバイス、モバイルフォン、スマートフォン、携帯情報端末、固定位置端末、タブレットコンピュータ、および／またはラップトップコンピュータのうちの少なくとも１つに組み込まれる、請求項１に記載のマルチチップモジュール。
  12. 前記ヒューズが開状態になり、前記Ｉ／Ｏノードがグランドから電気的に切断されるとき、前記Ｉ／Ｏノードに電気的に結合されたＩ／Ｏバッファは、前記Ｉ／Ｏノードを経て前記出力信号を提供および／または前記入力信号を受け取る、請求項１に記載のマルチチップモジュール。
  13. 前記第１のＩＣダイが前記第２のＩＣダイに電気的且つ物理的に結合されるとき、前記ＥＳＤ電流サージが起こらず、且つ前記ヒューズが前記閉状態のままである場合、前記Ｉ／Ｏバッファは前記ヒューズを前記閉状態から前記開状態へ遷移させる電流の流れを生成する、請求項１２に記載のマルチチップモジュール。
  14. マルチチップモジュールを製造する方法であって、
    第１の集積回路（ＩＣ）ダイを提供するステップと、
    前記第１のＩＣダイに対してスタック型配置にある第２の集積回路ダイを提供するステップと、
    前記第２のＩＣダイに基板貫通ビア（ＴＳＶ）を提供し、前記ＴＳＶを経て、前記第２のＩＣダイの入力／出力（Ｉ／Ｏ）ノードから前記第１のＩＣダイへの電気的パスを提供するステップと、
    前記第２のＩＣダイのアクティブ表面上にヒューズを形成するステップと
    を含み、
    前記ヒューズは、前記Ｉ／Ｏノードに電気的に結合されており、静電放電（ＥＳＤ）電流サージがグランドに直接行き、前記第２のダイの増幅器回路をバイパスすることを可能にし、前記ＥＳＤ電流サージによって生じるダメージから前記増幅器回路を保護しており、
    前記増幅器回路は、前記Ｉ／Ｏノードをグランドから電気的に切断し、前記ヒューズを閉状態から開状態に遷移させるためのヒューズ破断電流を生成し、且つ前記Ｉ／Ｏノードで出力信号を提供および／または入力信号を受け取るように構成されている、
    方法。
  15. 前記ヒューズは、前記第１のＩＣダイを前記第２のＩＣダイに電気的に結合することに応答して起こる前記ＥＳＤによって生じるダメージから前記第２のＩＣダイを保護する、請求項１４に記載の方法。
  16. 前記ヒューズの第１の端子を前記Ｉ／Ｏノードに結合するステップと、
    前記ヒューズの第２の端子をグランドに結合するステップと
    をさらに含む、請求項１４に記載の方法。
  17. 前記ヒューズが閉状態である間、前記Ｉ／Ｏノードからグランドへの短絡回路パスを提供するステップ
    をさらに含む、請求項１４に記載の方法。
  18. 前記増幅器回路は、増幅器出力端子および／または増幅器入力端子を含み、前記増幅器出力端子および前記増幅器入力端子のうちの１つは、前記Ｉ／Ｏノードに電気的に結合されている、請求項１４に記載の方法。
  19. 前記ヒューズ破断電流は、５０マイクロ秒（μｓ）〜２００μｓ続く１ミリアンペア（ｍＡ）〜１００ｍＡのパラメータ、１０μｓ〜２００μｓ続く５ｍＡ〜１００ｍＡのパラメータ、または１０μｓ〜２００μｓ続く１０ｍＡ〜１００ｍＡのパラメータを有する、請求項１４に記載の方法。
  20. 前記ヒューズは、前記ＥＳＤによって生成された、前記Ｉ／Ｏノードにおける電流サージに応答して閉状態であり、前記第２のＩＣダイの増幅器回路によって生成されたヒューズ破断電流に応答して開状態である、請求項１４に記載の方法。
  21. 前記マルチチップモジュールは、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、ナビゲーションデバイス、通信デバイス、モバイルフォン、スマートフォン、携帯情報端末、固定位置端末、タブレットコンピュータ、および／またはラップトップコンピュータのうちの少なくとも１つに組み込まれる、請求項１４に記載の方法。
  22. 前記ヒューズが開状態になり、前記Ｉ／Ｏノードがグランドから電気的に切断されるとき、前記Ｉ／Ｏノードに電気的に結合されたＩ／Ｏバッファは、前記Ｉ／Ｏノードを経て前記出力信号を提供および／または前記入力信号を受け取る、請求項１４に記載の方法。
  23. 前記第１のＩＣダイが前記第２のＩＣダイに電気的且つ物理的に結合されるとき、前記ＥＳＤ電流サージが起こらず、且つ前記ヒューズが前記閉状態のままである場合、前記Ｉ／Ｏバッファは前記ヒューズを前記閉状態から前記開状態へ遷移させる電流の流れを生成する、請求項２２に記載の方法。
  24. 第１の集積回路（ＩＣ）ダイと、
    前記第１のＩＣダイに対してスタック型配置にあり、入力／出力（Ｉ／Ｏ）ノードを有する第２のＩＣダイと、
    前記第１のＩＣダイに電気的に結合するように前記第２のＩＣダイの前記Ｉ／Ｏノードを構成するための手段と、
    静電放電（ＥＳＤ）電流サージがグランドへ直接行き、前記第２のＩＣダイの増幅器回路をバイパスすることを可能にすることによって、前記ＥＳＤ電流サージによって生じるダメージから前記増幅器回路を保護するための手段であって、前記第２のＩＣダイのアクティブ表面上に配置された保護するための手段と、を含み、
    前記増幅器回路は、前記Ｉ／Ｏノードをグランドから電気的に切断し、保護するための前記手段を有効状態から無効状態に遷移させるためのヒューズ破断電流を生成するように、且つ前記Ｉ／Ｏノードで出力信号を提供及び／または入力信号を受け取るように構成されている、マルチチップモジュール。
  25. 保護するための前記手段は、前記第１のＩＣダイを前記第２のＩＣダイに電気的に結合することに応答して起こる前記ＥＳＤによって生じるダメージから前記第２のＩＣダイの前記増幅器回路を保護するように構成されている、請求項２４に記載のマルチチップモジュール。
  26. 前記第２のＩＣダイの前記増幅器回路を保護するための前記手段は、前記Ｉ／Ｏノードに結合された第１の端子と、グランドに結合された第２の端子とを有するヒューズである、請求項２４に記載のマルチチップモジュール。
  27. 前記ヒューズは、閉状態である場合、前記Ｉ／Ｏノードからグランドへの短絡回路パスを提供する、請求項２６に記載のマルチチップモジュール。
  28. 前記ヒューズは、前記ＥＳＤによって生成された、前記Ｉ／Ｏノードにおける電流サージに応答して閉状態のままであり、前記増幅器回路によって生成されたヒューズ破断電流に応答して開状態に遷移する、請求項２６に記載のマルチチップモジュール。
  29. 保護するための前記手段が無効状態になり、前記Ｉ／Ｏノードがグランドから電気的に切断されるとき、前記Ｉ／Ｏノードに電気的に結合されたＩ／Ｏバッファは、前記Ｉ／Ｏノードを経て前記出力信号を提供および／または前記入力信号を受け取る、請求項２４に記載のマルチチップモジュール。
  30. 前記第１のＩＣダイが前記第２のＩＣダイに電気的且つ物理的に結合されるとき、前記ＥＳＤ電流サージが起こらず、且つ保護するための前記手段が前記有効状態のままである場合、前記Ｉ／Ｏバッファは保護するための前記手段を前記有効状態から前記無効状態へ遷移させる電流の流れを生成する、請求項２９に記載のマルチチップモジュール。
JP2015535786A 2012-10-05 2013-10-03 スタック型マルチチップ集積回路の静電気保護 Active JP5972473B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/646,109 US9184130B2 (en) 2012-10-05 2012-10-05 Electrostatic protection for stacked multi-chip integrated circuits
US13/646,109 2012-10-05
PCT/US2013/063297 WO2014055777A1 (en) 2012-10-05 2013-10-03 Electrostatic protection for stacked multi-chip integrated circuits

Publications (3)

Publication Number Publication Date
JP2015532534A JP2015532534A (ja) 2015-11-09
JP2015532534A5 JP2015532534A5 (ja) 2016-03-03
JP5972473B2 true JP5972473B2 (ja) 2016-08-17

Family

ID=49448293

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015535786A Active JP5972473B2 (ja) 2012-10-05 2013-10-03 スタック型マルチチップ集積回路の静電気保護

Country Status (6)

Country Link
US (1) US9184130B2 (ja)
EP (1) EP2904638B1 (ja)
JP (1) JP5972473B2 (ja)
KR (1) KR101671367B1 (ja)
CN (1) CN104737288B (ja)
WO (1) WO2014055777A1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9184130B2 (en) * 2012-10-05 2015-11-10 Qualcomm Incorporated Electrostatic protection for stacked multi-chip integrated circuits
JP5543567B2 (ja) * 2012-10-22 2014-07-09 誠 雫石 半導体素子の製造方法
KR102341750B1 (ko) 2015-06-30 2021-12-23 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
KR102482023B1 (ko) 2016-01-28 2022-12-28 삼성전자주식회사 적층 메모리 칩 전기적 단락 검출 장치 및 방법
US10147688B2 (en) 2016-02-25 2018-12-04 Allegro Microsystems, Llc Integrated circuit device with overvoltage discharge protection
CN107622999B (zh) * 2016-07-15 2020-06-02 中芯国际集成电路制造(上海)有限公司 静电放电保护电路
US9941224B2 (en) 2016-08-24 2018-04-10 Allegro Microsystems, Llc Multi-die integrated circuit device with capacitive overvoltage protection
US10145904B2 (en) * 2016-08-24 2018-12-04 Allegro Microsystems, Llc Multi-die integrated circuit device with overvoltage protection
CN107799502B (zh) * 2016-09-05 2020-03-10 中芯国际集成电路制造(上海)有限公司 保护电路和集成电路
US10325906B2 (en) * 2016-09-23 2019-06-18 Taiwan Semiconductor Manufacturing Company, Ltd. ESD testing structure, method of using same and method of forming same
JP2018133503A (ja) 2017-02-16 2018-08-23 東芝メモリ株式会社 半導体記憶装置
US10552564B1 (en) * 2018-06-19 2020-02-04 Cadence Design Systems, Inc. Determining worst potential failure instances using full chip ESD analysis
DE102021101251A1 (de) 2020-03-31 2021-09-30 Taiwan Semiconductor Manufacturing Co., Ltd. Schutz vor antenneneffekten und schutz vor elektrostatischen entladungen für dreidimensionale integrierte schaltkreise
US11437708B2 (en) * 2020-03-31 2022-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Antenna effect protection and electrostatic discharge protection for three-dimensional integrated circuit
CN112349655B (zh) * 2020-10-21 2021-10-19 长江存储科技有限责任公司 一种半导体器件及其安装结构、封装模具和制作方法
US11973057B2 (en) 2020-12-15 2024-04-30 Analog Devices, Inc. Through-silicon transmission lines and other structures enabled by same

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5913354A (ja) 1982-07-13 1984-01-24 Toshiba Corp 半導体装置
JPS59134863A (ja) * 1982-12-28 1984-08-02 Fujitsu Ltd 静電破壊防止回路
JPH02146762A (ja) * 1988-11-28 1990-06-05 Nec Corp 半導体集積回路装置
US5807791A (en) 1995-02-22 1998-09-15 International Business Machines Corporation Methods for fabricating multichip semiconductor structures with consolidated circuitry and programmable ESD protection for input/output nodes
US6141245A (en) * 1999-04-30 2000-10-31 International Business Machines Corporation Impedance control using fuses
US6327125B1 (en) 1999-12-22 2001-12-04 Philips Electronics North America Corporation Integrated circuit with removable ESD protection
US6556409B1 (en) * 2000-08-31 2003-04-29 Agere Systems Inc. Integrated circuit including ESD circuits for a multi-chip module and a method therefor
JP2003324151A (ja) 2002-04-26 2003-11-14 Toshiba Microelectronics Corp 半導体集積回路装置、実装基板装置、及び実装基板装置の配線切断方法
CN101694700A (zh) * 2004-09-10 2010-04-14 株式会社半导体能源研究所 半导体装置
KR100948520B1 (ko) * 2006-08-30 2010-03-23 삼성전자주식회사 정전기 특성을 개선한 증폭기
US7772124B2 (en) * 2008-06-17 2010-08-10 International Business Machines Corporation Method of manufacturing a through-silicon-via on-chip passive MMW bandpass filter
US8698139B2 (en) * 2008-11-25 2014-04-15 Qualcomm Incorporated Die-to-die power consumption optimization
JP2010129958A (ja) * 2008-12-01 2010-06-10 Seiko Epson Corp 半導体装置及び半導体装置の製造方法
US9184130B2 (en) * 2012-10-05 2015-11-10 Qualcomm Incorporated Electrostatic protection for stacked multi-chip integrated circuits

Also Published As

Publication number Publication date
US9184130B2 (en) 2015-11-10
US20140098448A1 (en) 2014-04-10
WO2014055777A1 (en) 2014-04-10
EP2904638B1 (en) 2020-05-27
KR101671367B1 (ko) 2016-11-01
EP2904638A1 (en) 2015-08-12
CN104737288B (zh) 2017-09-26
CN104737288A (zh) 2015-06-24
KR20150064117A (ko) 2015-06-10
JP2015532534A (ja) 2015-11-09

Similar Documents

Publication Publication Date Title
JP5972473B2 (ja) スタック型マルチチップ集積回路の静電気保護
KR102287396B1 (ko) 시스템 온 패키지 모듈과 이를 포함하는 모바일 컴퓨팅 장치
US9263186B2 (en) DC/ AC dual function Power Delivery Network (PDN) decoupling capacitor
US8802494B2 (en) Method of fabricating a semiconductor device having an interposer
US8198736B2 (en) Reduced susceptibility to electrostatic discharge during 3D semiconductor device bonding and assembly
US9412708B2 (en) Enhanced ESD protection of integrated circuit in 3DIC package
US10163823B2 (en) Method and apparatus of ESD protection in stacked die semiconductor device
US9853446B2 (en) Integrated circuit (IC) package comprising electrostatic discharge (ESD) protection
US9391447B2 (en) Interposer to regulate current for wafer test tooling
US10128215B1 (en) Package including a plurality of stacked semiconductor devices having area efficient ESD protection
US9224702B2 (en) Three-dimension (3D) integrated circuit (IC) package
US9882377B2 (en) Electrostatic discharge protection solutions
TW538519B (en) An integrated circuit including esd circuits for a multi-chip module and a method therefor
US9209133B2 (en) Semiconductor apparatus
US11715706B2 (en) Semiconductor chip, semiconductor device and electrostatic discharge protection method for semiconductor device thereof
Shukla et al. Charged device model reliability of three-dimensional integrated circuits
TWM408219U (en) Test board circuit

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160112

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160112

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20160112

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20160216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160518

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160613

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160712

R150 Certificate of patent or registration of utility model

Ref document number: 5972473

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250