JPH02146762A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH02146762A JPH02146762A JP30132588A JP30132588A JPH02146762A JP H02146762 A JPH02146762 A JP H02146762A JP 30132588 A JP30132588 A JP 30132588A JP 30132588 A JP30132588 A JP 30132588A JP H02146762 A JPH02146762 A JP H02146762A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- pad
- wirings
- point
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 230000003071 parasitic effect Effects 0.000 abstract description 3
- 230000001681 protective effect Effects 0.000 abstract 3
- 230000006866 deterioration Effects 0.000 abstract 1
- 238000004806 packaging method and process Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 239000011324 bead Substances 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 231100000989 no adverse effect Toxicity 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体集積回路装置に関し、特に静電保護回
路周辺の接続に関する。
路周辺の接続に関する。
従来、半導体集積回路装置は、製造時、特に組立工程、
選別工程において、入力端子および出力端子をサージ電
圧から保護する為に、信号パッドと内部回路との間に静
電保護回路を挿入していた。
選別工程において、入力端子および出力端子をサージ電
圧から保護する為に、信号パッドと内部回路との間に静
電保護回路を挿入していた。
従来例を第２図によって説明する。信号パッド２１と内
部回路２−２とが、配線２−３により接続され、配線２
−３上の点Ａと静電保護回路２−４とが配線２−５によ
り接続されていた。
部回路２−２とが、配線２−３により接続され、配線２
−３上の点Ａと静電保護回路２−４とが配線２−５によ
り接続されていた。
ところで、保護回路は前述した組立工程や選別工程時に
効果を発揮するが、実装後は一般的に同回路の役目は不
要となる。ところが、パッド２１と内部回路２−２とを
接続する配線２−３が、静電保護回路２−４に接続して
いる為、入力された信号または出力された信号は、静電
保護素子に寄生する容量により、波形の立ち上り立下り
が遅れるという欠点がある。
効果を発揮するが、実装後は一般的に同回路の役目は不
要となる。ところが、パッド２１と内部回路２−２とを
接続する配線２−３が、静電保護回路２−４に接続して
いる為、入力された信号または出力された信号は、静電
保護素子に寄生する容量により、波形の立ち上り立下り
が遅れるという欠点がある。
本発明の半導体集積回路装置は、第１のパッドと内部回
路とを接続する第１の配線と、第１の配線上の第１の点
と静電保護回路とを接続する第２の配線と、第２の配線
上の第２の点と第２のパッドとを接続する第３の配線と
を有する。
路とを接続する第１の配線と、第１の配線上の第１の点
と静電保護回路とを接続する第２の配線と、第２の配線
上の第２の点と第２のパッドとを接続する第３の配線と
を有する。
したがって、本発明では、実装した後に第１および第２
のパッドを使用して静電保護回路を信号配線から分離で
きる。
のパッドを使用して静電保護回路を信号配線から分離で
きる。
次に、本発明について図面を参照して説明する。
第１図は、本発明の一実施例の半導体集積回路装置の静
電保護回路の周辺の接続を示した図である。パッド１−
１と内部回路１−２とは配線１−３と配線１−４によっ
て接続されている。配線１−３と配線１−４との境界の
点Ａと静電保護回路１−５とは細い幅の配線１−６と配
線１−７によって接続されている。配線１−６．１−７
の点Ｂは本発明に従って設けられたパッド１−８に幅広
の配線１−９により接続されている。配線１３及び配線
１−９は幅１０μｍの配線であり、配線１−６は幅４μ
ｍの配線となっている。各々のパッドをＩＣパッケージ
の各々の端子にポンディングし組立だ後、プリント板に
実装した状態でパッド１−１．パッド１−８各々に接続
されたＩＣパッケージの端子間に電圧を印加し、配線幅
のせまい配線１−６を溶断する。かくして、保護回路１
−５はパッド１−１から分離され、同パッド１−１に印
加される信号に対して悪影響を及ぼさない。
電保護回路の周辺の接続を示した図である。パッド１−
１と内部回路１−２とは配線１−３と配線１−４によっ
て接続されている。配線１−３と配線１−４との境界の
点Ａと静電保護回路１−５とは細い幅の配線１−６と配
線１−７によって接続されている。配線１−６．１−７
の点Ｂは本発明に従って設けられたパッド１−８に幅広
の配線１−９により接続されている。配線１３及び配線
１−９は幅１０μｍの配線であり、配線１−６は幅４μ
ｍの配線となっている。各々のパッドをＩＣパッケージ
の各々の端子にポンディングし組立だ後、プリント板に
実装した状態でパッド１−１．パッド１−８各々に接続
されたＩＣパッケージの端子間に電圧を印加し、配線幅
のせまい配線１−６を溶断する。かくして、保護回路１
−５はパッド１−１から分離され、同パッド１−１に印
加される信号に対して悪影響を及ぼさない。
第３図は本発明の他の実施例の半導体集積回路装置の静
電保護回路の周辺の接続の図である。
電保護回路の周辺の接続の図である。
パッド３−１と内部回路３−２とは、配線３−３、配線
３−４により接続されている。点Ａと静電保護回路３−
５とは、配線３−７、配線３−８により接続されている
。点Ｂとパッド３−９とは、配線３−１０により接続さ
れている。点Ｂとパッド３−９とは、配線３−１０によ
り接続されている。
３−４により接続されている。点Ａと静電保護回路３−
５とは、配線３−７、配線３−８により接続されている
。点Ｂとパッド３−９とは、配線３−１０により接続さ
れている。点Ｂとパッド３−９とは、配線３−１０によ
り接続されている。
点Ｃとパッド３−１１とは、配線３−１２により接続さ
れている。この実施例ではパッド３−１１と配線３−１
２がある為、組立、実装後、パッド３−１、パッド３−
９各々に接続されたＩＣパッケージの端子間に電圧を印
加することにより溶断した配線が配線３−６、配線３−
１０のいずれかであるかを容易に確認できる利点がある
。
れている。この実施例ではパッド３−１１と配線３−１
２がある為、組立、実装後、パッド３−１、パッド３−
９各々に接続されたＩＣパッケージの端子間に電圧を印
加することにより溶断した配線が配線３−６、配線３−
１０のいずれかであるかを容易に確認できる利点がある
。
以上説明したように本発明は、第１のパッドと内部回路
とを接続する第１の配線と、第１の配線上の第１の点と
静電保護回路とを接続する第２の配線と、第２の配線上
の第２の点と第２のパッドとを接続することにより、各
々のパッドがＩＣパッケージの各々の端子にボンディン
グされ組立られ、プリント板に実装された後、第１の信
号パッドに接続されたＩＣパッケージの端子と第２のパ
ッドに接続されたＩＣパッケージの端子との間に電圧を
印加し、第２の配線上の第１の点と第２の点の間で溶断
することができる。半導体集積回路装置をプリント板に
実装するまでは、静電保護回路によりサージ電圧から保
護でき、実装後に静電保護回路を信号線から分離でき、
静電保護回路の寄生容量による入力及び出力の波形の劣
化を防ぐ効果がある。
とを接続する第１の配線と、第１の配線上の第１の点と
静電保護回路とを接続する第２の配線と、第２の配線上
の第２の点と第２のパッドとを接続することにより、各
々のパッドがＩＣパッケージの各々の端子にボンディン
グされ組立られ、プリント板に実装された後、第１の信
号パッドに接続されたＩＣパッケージの端子と第２のパ
ッドに接続されたＩＣパッケージの端子との間に電圧を
印加し、第２の配線上の第１の点と第２の点の間で溶断
することができる。半導体集積回路装置をプリント板に
実装するまでは、静電保護回路によりサージ電圧から保
護でき、実装後に静電保護回路を信号線から分離でき、
静電保護回路の寄生容量による入力及び出力の波形の劣
化を防ぐ効果がある。
実施例図である。
１−１・・・・・・パッド、１−２・・・・・・内部回
路、１３・・・・・・配線、１−４・・・・・・配線、
１−５・・・・・・静電保護回路、１−６・・・・・・
配線、１−７・・・・・・配線、１−８・・・・・・パ
ッド、２−１・・・・・・信号パッド、２−２・・・・
・・内部回路、２−３・・・・・・配線、２−４・・・
・・・静電保護回路、２−５・・・・・・配線、３−１
・・・・・・パッド、３−２・・・・・・内部回路、３
−３・・・・・・配線、３−４・・・・・・配線、３−
５・・・・・・静電保護回路、３−６・・・・・・配線
、３−７・・・・・・配線、３−８・・・・・・配線、
３−９・・・・・・パッド、３−１０・・・・・・配線
、３−１１・・・・・・パッド、３−１２・・・・・・
配線。
路、１３・・・・・・配線、１−４・・・・・・配線、
１−５・・・・・・静電保護回路、１−６・・・・・・
配線、１−７・・・・・・配線、１−８・・・・・・パ
ッド、２−１・・・・・・信号パッド、２−２・・・・
・・内部回路、２−３・・・・・・配線、２−４・・・
・・・静電保護回路、２−５・・・・・・配線、３−１
・・・・・・パッド、３−２・・・・・・内部回路、３
−３・・・・・・配線、３−４・・・・・・配線、３−
５・・・・・・静電保護回路、３−６・・・・・・配線
、３−７・・・・・・配線、３−８・・・・・・配線、
３−９・・・・・・パッド、３−１０・・・・・・配線
、３−１１・・・・・・パッド、３−１２・・・・・・
配線。
代理人 弁理士 内 原 晋
第１図は本発明の第一の実施例の平面図である。
第２図は従来例の図、第３図は、本発明の第２の／−１
バッド
／−３
だ乙
配轢
臂己凍
静電頬鴇蚤
配線
潜亡φ幕
３−，３
３−、ｓ
３−乙
バッＦ゛
右都目鉛
市六珠
“３珠
制喋保護司語
貞己線
３−／／
３−／２
看乙（泉
百乙洋
へ°ソＬ°゛
＊へ弊
、ぐッＦ
市，隼
斧
何
Claims (1)
- 第１のパッドと内部回路とを接続する第１の配線と、第
１の配線上の第１の点と静電保護回路とを接続する第２
の配線と、第２の配線上の第２の点と第２のパッドとを
接続する第３の配線とを有することを特徴とする半導体
集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30132588A JPH02146762A (ja) | 1988-11-28 | 1988-11-28 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30132588A JPH02146762A (ja) | 1988-11-28 | 1988-11-28 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02146762A true JPH02146762A (ja) | 1990-06-05 |
Family
ID=17895504
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30132588A Pending JPH02146762A (ja) | 1988-11-28 | 1988-11-28 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02146762A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05160265A (ja) * | 1991-04-26 | 1993-06-25 | American Teleph & Telegr Co <Att> | 可遮断性接続 |
| CN104737288A (zh) * | 2012-10-05 | 2015-06-24 | 高通股份有限公司 | 用于堆叠式多芯片集成电路的静电保护 |
-
1988
- 1988-11-28 JP JP30132588A patent/JPH02146762A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05160265A (ja) * | 1991-04-26 | 1993-06-25 | American Teleph & Telegr Co <Att> | 可遮断性接続 |
| CN104737288A (zh) * | 2012-10-05 | 2015-06-24 | 高通股份有限公司 | 用于堆叠式多芯片集成电路的静电保护 |
| JP2015532534A (ja) * | 2012-10-05 | 2015-11-09 | クアルコム，インコーポレイテッド | スタック型マルチチップ集積回路の静電気保護 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20030205802A1 (en) | Method of bonding a semiconductor die without an ESD circuit and a separate ESD circuit to an external lead, and a semiconductor device made thereby | |
| US5331200A (en) | Lead-on-chip inner lead bonding lead frame method and apparatus | |
| JPS6054461A (ja) | 集積回路装置 | |
| JPH02146762A (ja) | 半導体集積回路装置 | |
| US4439841A (en) | Semiconductor memory devices | |
| CN113013144A (zh) | 一种新型数字隔离器芯片 | |
| JPS6014460A (ja) | 半導体集積回路 | |
| US6078092A (en) | Resettable fuse integrated circuit package | |
| CA1304171C (en) | Overcurrent protection circuit for semiconductor device | |
| US7542254B2 (en) | Method for producing a protective assembly for protecting an electronic component from electrostatic discharge, and correspondingly configured electronic component | |
| JPS63267598A (ja) | 半導体装置およびその製造方法 | |
| JPH0513660A (ja) | 混成集積回路装置 | |
| US11043805B2 (en) | Semiconductor device and a semiconductor package including the same | |
| JP2557522B2 (ja) | 半導体保護回路装置 | |
| JPS629652A (ja) | 半導体装置 | |
| JPS6315435A (ja) | 半導体装置用パツケ−ジ | |
| JP2003031710A (ja) | モノリシックｉｃパッケージ | |
| JPS6139742B2 (ja) | ||
| JPH0349524A (ja) | 静電気対策回路 | |
| US9013046B1 (en) | Protecting integrated circuits from excessive charge accumulation during plasma cleaning of multichip modules | |
| JPH0336206Y2 (ja) | ||
| JPH04162677A (ja) | 半導体装置 | |
| JPS61180470A (ja) | 半導体集積回路装置 | |
| JPS63160291A (ja) | 半導体レ−ザ装置 | |
| JP2524967Y2 (ja) | ワイヤボンデイング実装体 |