JPS629652A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS629652A
JPS629652A JP60147988A JP14798885A JPS629652A JP S629652 A JPS629652 A JP S629652A JP 60147988 A JP60147988 A JP 60147988A JP 14798885 A JP14798885 A JP 14798885A JP S629652 A JPS629652 A JP S629652A
Authority
JP
Japan
Prior art keywords
external lead
lead wires
substrate
external
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60147988A
Other languages
English (en)
Inventor
Akira Takahashi
章 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP60147988A priority Critical patent/JPS629652A/ja
Publication of JPS629652A publication Critical patent/JPS629652A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/451—Multilayered leadframes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
    • H10W72/07551—Controlling the environment, e.g. atmosphere composition or temperature characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
    • H10W72/07554—Controlling the environment, e.g. atmosphere composition or temperature changes in dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/547—Dispositions of multiple bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は電子機器に組み込まれる半導体装置に関する
ものである。
〔従来の技術〕
従来この種の半導体装置として第３図に示すものがあっ
た。図において（５）は断面図、（均は上面図で一部省
略している。（１）は半導体素子、（２）はこの半導体
素子（１）を搭載する基板、（３）は外部リード線。
＋４１は半導体素子（１）と外部リード線（３）を接続
するワイヤである。
外部リード線（３）は一定の間隔を保って基板（２）上
に堰り付けられる為、基板（２）の大きさによって外部
リード線（３）の最大の数が決定される。
〔発明が解決しようとする問題点〕
従来の半導体装置は１以上のように構成されているので
、外部リード線（３）の数は、基板（２）の面積に依存
し、外部リード線（３）を多数必要とすれば。
基板（２）を大きくしなければならず、半導体装置が実
装されるプリント基板等に占める面積が多くなり、実装
密度が低下するなどの問題点があった。
又、外部リード線（３）の間隔をせばめる方法もあるが
、製造上限界がある。
この発明は、上記のような問題点を解消するためになさ
れたもので、基板を大きくすることなく多数の外部リー
ド線をとり出すことのできる半導体装置を提供すること
を目的としている。
〔問題点を解決するための手段〕
この発明の半導体装置は、外部リード線を基板上、同一
位置に２本絶縁体をはさんで重ねて取り付けたものであ
る。
〔作用〕
外部リード線の数が従来の２倍になり、半導体素子と他
の電子機器との接続が２倍になる。
〔発明の実施例〕
以下、この発明の一実施例を図について説明する。第１
図において（６）は断面図、（均は上面図を示す。（１
）は半導体素子、（２）は半導体素子（１）を固定して
いる基板、（３）と（６）は多数の外部リード線、　（
４ａ）および（４ｂ）は半導体素子（１）と外部リード
線（３）および（６）を接続するワイヤ、（５）は外部
リード線（３）と（６）を絶縁する絶縁体である。絶縁
体（５）と外部リード線（３）および（６）は接着剤等
で接着されているう一体となりた外部リード線（３）と
（６）は、一定間隔を保って基板（２）上に取り付けら
れる為、同じ大きさの基板（２）であれば外部リード線
の数は２倍とな抄、外部の電子機器との接続本数が２倍
になる。
なお上記実施例では外部リード線の形状をフラットパッ
クとリードレスチップキャリアの組合せたものを示した
が、第２図に示したフラットパック形状のみでもよい。
〔発明の効果〕
以上のようＫこの発明によれば、外部リード線を重ね合
わせた為に、従来の２倍の数の外部リード線が使えるよ
うＫなり、外部インタフェースの多い半導体素子が作れ
るようになるう従来２個の半導体素子を必要とした装置
では、１個でできるようになる為、装置が小形にでき、
また安価に装置ができる効果がある。
【図面の簡単な説明】
第１図はこの発明の一実施例による半導体装置を示し、
（６）は断面図、＠は上面図、第２図はこの発明の他の
実施例を示す図、第３図は従来の半導体装置を示しく４
）は断面図、そして（Ｔ１）は上面図である。 （１）・・・半導体素子、（２）・・・基板、　＋３１
．　＋６１・・・外部ＩＪ　−ド線、１４）と（４ａ）
と（４ｂ）・・・ワイヤ、（５）・・・絶縁体。

Claims (1)

    【特許請求の範囲】
  1. 基板とこの基板に搭載された半導体素子と前記基板に接
    続された多数の外部リード線と、この外部リード線と前
    記半導体素子を接続する為のワイヤとを備え、前記外部
    リード線は絶縁体をはさんで多重構造にしたことを特徴
    とする半導体装置。
JP60147988A 1985-07-05 1985-07-05 半導体装置 Pending JPS629652A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60147988A JPS629652A (ja) 1985-07-05 1985-07-05 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60147988A JPS629652A (ja) 1985-07-05 1985-07-05 半導体装置

Publications (1)

Publication Number Publication Date
JPS629652A true JPS629652A (ja) 1987-01-17

Family

ID=15442620

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60147988A Pending JPS629652A (ja) 1985-07-05 1985-07-05 半導体装置

Country Status (1)

Country Link
JP (1) JPS629652A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4912547A (en) * 1989-01-30 1990-03-27 International Business Machines Corporation Tape bonded semiconductor device
JPH05211204A (ja) * 1991-11-29 1993-08-20 Akira Kitahara 表面実装電子部品
JP6319525B1 (ja) * 2017-05-26 2018-05-09 三菱電機株式会社 半導体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5229060B2 (ja) * 1974-11-28 1977-07-30

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5229060B2 (ja) * 1974-11-28 1977-07-30

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4912547A (en) * 1989-01-30 1990-03-27 International Business Machines Corporation Tape bonded semiconductor device
JPH05211204A (ja) * 1991-11-29 1993-08-20 Akira Kitahara 表面実装電子部品
JP6319525B1 (ja) * 2017-05-26 2018-05-09 三菱電機株式会社 半導体装置

Similar Documents

Publication Publication Date Title
JPH02174255A (ja) 半導体集積回路装置
US5331200A (en) Lead-on-chip inner lead bonding lead frame method and apparatus
JPS63128736A (ja) 半導体素子
JPH03169062A (ja) 半導体装置
KR950004467A (ko) 반도체장치 및 그 제조방법
JPS62224034A (ja) 半導体装置
JPS62104056A (ja) 半導体部品の実装構造
JPS629652A (ja) 半導体装置
JPS59107551A (ja) 半導体装置
JPH01137660A (ja) 半導体装置
KR100663549B1 (ko) 반도체 패키지 및 그 제조방법
JPH04142073A (ja) 半導体装置
JPH0216791A (ja) 混成集積回路装置
JPS6047448A (ja) 半導体集積回路装置
JPS63175454A (ja) 半導体モジュール
JPS62226636A (ja) プラスチツクチツプキヤリア
JPH06224369A (ja) 半導体装置
JPH01206660A (ja) リードフレームおよびこれを用いた半導体装置
JPH01114061A (ja) 半導体パッケージ
JPS62195136A (ja) 半導体装置の製造方法
JPH0432762Y2 (ja)
JPH0358464A (ja) 半導体装置
JPH0346504Y2 (ja)
JPH02280359A (ja) 半導体装置
JPH01173747A (ja) 樹脂封止形半導体装置