JPH0432762Y2 - - Google Patents
Info
- Publication number
- JPH0432762Y2 JPH0432762Y2 JP13689086U JP13689086U JPH0432762Y2 JP H0432762 Y2 JPH0432762 Y2 JP H0432762Y2 JP 13689086 U JP13689086 U JP 13689086U JP 13689086 U JP13689086 U JP 13689086U JP H0432762 Y2 JPH0432762 Y2 JP H0432762Y2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- film fixing
- film
- fixing member
- lead terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 14
- 239000012212 insulator Substances 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 239000000463 material Substances 0.000 claims 1
- 229910000679 solder Inorganic materials 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Die Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Credit Cards Or The Like (AREA)
Description
【考案の詳細な説明】
〔産業上の利用分野〕
この考案は、ICカードなど薄型製品の電子回
路を構成する半導体装置に関するものである。
路を構成する半導体装置に関するものである。
第４〜６図は従来の半導体装置の接合状態を示
す。１はプリント配線基板、２は基板１の実装さ
れた半導体装置であつて、ここではフイルムキヤ
リアチツプ、３はフイルムキヤリアチツプ２のリ
ード端子、４はペアチツプ５とワイヤ６を保護す
るためのバツフアコート、８はリード端子３と基
板１に配設されたスルーホール７とを接合した半
田、９は隣接するリード端子３間のブリツジ、１
０は半導体チツプ５をダイボンドするためのフイ
ルム固定部材、１１はプリント配線である。
す。１はプリント配線基板、２は基板１の実装さ
れた半導体装置であつて、ここではフイルムキヤ
リアチツプ、３はフイルムキヤリアチツプ２のリ
ード端子、４はペアチツプ５とワイヤ６を保護す
るためのバツフアコート、８はリード端子３と基
板１に配設されたスルーホール７とを接合した半
田、９は隣接するリード端子３間のブリツジ、１
０は半導体チツプ５をダイボンドするためのフイ
ルム固定部材、１１はプリント配線である。
次に従来の半導体装置の実装方法について説明
する。基板１上のスルーホール７に半田を塗布さ
れた所定の位置に自動機（図示せず）で、フイル
ムキヤリアチツプ２を実装し、リード端子３とス
ルーホール７をパルスヒータ等を用いて瞬時に加
熱し、接合をする。
する。基板１上のスルーホール７に半田を塗布さ
れた所定の位置に自動機（図示せず）で、フイル
ムキヤリアチツプ２を実装し、リード端子３とス
ルーホール７をパルスヒータ等を用いて瞬時に加
熱し、接合をする。
従来の半導体装置のリード端子３は以上のよう
に高密度で構成されているので、実装精度をかな
り厳密に管理しなければならず、若干の実装ズレ
および半田印刷ズレによりリード端子３間で半田
ブリツジが生じるなどの問題点があつた。
に高密度で構成されているので、実装精度をかな
り厳密に管理しなければならず、若干の実装ズレ
および半田印刷ズレによりリード端子３間で半田
ブリツジが生じるなどの問題点があつた。
この考案は上記のような問題点を解消するため
になされたもので、実装時の隣接する端子間の半
田ブリツジ等のトラブルを除去することを目的と
している。
になされたもので、実装時の隣接する端子間の半
田ブリツジ等のトラブルを除去することを目的と
している。
〔問題点を解決するための手段〕
この考案に係る半導体装置は、隣接するリード
端子に長短差を設け、且つ長い方のリード端子の
裏面の一部に絶縁部材を設けたものである。
端子に長短差を設け、且つ長い方のリード端子の
裏面の一部に絶縁部材を設けたものである。
この考案におけるリード端子は、隣接する端子
毎に長短差を有し、接合時のリード端子間の半田
ブリツジ等の不具合を減少する。
毎に長短差を有し、接合時のリード端子間の半田
ブリツジ等の不具合を減少する。
以下、この考案の一実施例を図について説明す
る。第１図ないし第３図において、３ａは長い方
のリード端子、３ｂは短かい方のリード端子、７
ａ，７ｂはリード端子３ａ，３ｂに対応したスル
ーホール、１１ａ，１１ｂはプリント配線で、特
に１１ｂは隣接するリードパツド間に配線される
ために、表面を絶縁物で保護したものである。
る。第１図ないし第３図において、３ａは長い方
のリード端子、３ｂは短かい方のリード端子、７
ａ，７ｂはリード端子３ａ，３ｂに対応したスル
ーホール、１１ａ，１１ｂはプリント配線で、特
に１１ｂは隣接するリードパツド間に配線される
ために、表面を絶縁物で保護したものである。
１２は長い方のリード端子の裏面の所定位置に
設けられた絶縁部材であつて、この実施例では塗
布された絶縁物、１４は半導体チツプ５とリード
端子３ａ，３ｂとを接続するため、超音波ボンデ
イングされたアルミ細線である。
設けられた絶縁部材であつて、この実施例では塗
布された絶縁物、１４は半導体チツプ５とリード
端子３ａ，３ｂとを接続するため、超音波ボンデ
イングされたアルミ細線である。
尚、第１図、第２図、第３図はそれぞれ平面
図、側面図、裏面図である。また、各図中の従来
のものと同一符号は、これら従来のものと同一ま
たは相当部分を示す。
図、側面図、裏面図である。また、各図中の従来
のものと同一符号は、これら従来のものと同一ま
たは相当部分を示す。
この実施例は上記のように構成したので、スル
ーホール７ａ，７ｂを介して、リード端子３ａ，
３ｂをそれぞれプリント配線１１ａ，１１ｂに従
来のもの同様パルスヒータ等により、瞬間的に接
合することができる。
ーホール７ａ，７ｂを介して、リード端子３ａ，
３ｂをそれぞれプリント配線１１ａ，１１ｂに従
来のもの同様パルスヒータ等により、瞬間的に接
合することができる。
なお、上記実施例では絶縁部材１２は塗布した
絶縁物である場合について述べたが、フイルムテ
ープから微細加工する際のパターンを変え、長い
リード端子３ａの下に延長されたフイルム固定部
材１０の部分であつてもよい。
絶縁物である場合について述べたが、フイルムテ
ープから微細加工する際のパターンを変え、長い
リード端子３ａの下に延長されたフイルム固定部
材１０の部分であつてもよい。
以上のように、この考案によれば隣接するリー
ド端子に長短差を設け、また、長い方のリード端
子の裏面に絶縁部材を長い方のリード端子の下に
設けたので、リード端子の接合時の半田ブリツジ
等の不具合を抑制することができる。
ド端子に長短差を設け、また、長い方のリード端
子の裏面に絶縁部材を長い方のリード端子の下に
設けたので、リード端子の接合時の半田ブリツジ
等の不具合を抑制することができる。
また、実装機の調整時の位置合せ作業も短時間
で可能となる効果がある。
で可能となる効果がある。
第１図〜第３図はこの考案の一実施例を示す平
面図、側面図、裏面図、第４図は従来の半導体装
置を実装した状態を示す斜視図、第５図、第６図
は従来の半導体装置を示す平面図、側面図であ
る。 図において、１はプリント配線基板、３ａ，３
ｂは前者が長く、後者が短い、いずれもリード端
子、１０はフイルム固定部材、１２は絶縁部材、
５は半導体チツプである。尚、図中同一符号は同
一又は相当部分を示す。
面図、側面図、裏面図、第４図は従来の半導体装
置を実装した状態を示す斜視図、第５図、第６図
は従来の半導体装置を示す平面図、側面図であ
る。 図において、１はプリント配線基板、３ａ，３
ｂは前者が長く、後者が短い、いずれもリード端
子、１０はフイルム固定部材、１２は絶縁部材、
５は半導体チツプである。尚、図中同一符号は同
一又は相当部分を示す。
Claims (1)
- 【実用新案登録請求の範囲】 (1) 半導体チツプを固定するフイルム固定部材
と、 前記フイルム固定部材に固定され、プリント
配線基板に表面実装され、前記基板と前記チツ
プとを電気的に接続する複数のリード端子とを 備えたものにおいて長短、交互に前記リード
端子が並ぶようにすると共に、長いリード端子
のフイルム固定部材側の裏面に絶縁部材を設け
たことを特徴とする半導体装置。 (2) 絶縁部材が塗布して得られる絶縁物であるこ
とを特徴とする実用新案登録請求の範囲第１項
記載の半導体装置。 (3) 絶縁部材がフイルム固定部材の元の材料のフ
イルムを微細加工して形成されていることを特
徴とする実用新案登録請求の範囲第１項記載の
半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13689086U JPH0432762Y2 (ja) | 1986-09-04 | 1986-09-04 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13689086U JPH0432762Y2 (ja) | 1986-09-04 | 1986-09-04 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6343430U JPS6343430U (ja) | 1988-03-23 |
| JPH0432762Y2 true JPH0432762Y2 (ja) | 1992-08-06 |
Family
ID=31040428
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13689086U Expired JPH0432762Y2 (ja) | 1986-09-04 | 1986-09-04 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0432762Y2 (ja) |
-
1986
- 1986-09-04 JP JP13689086U patent/JPH0432762Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6343430U (ja) | 1988-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5561323A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| US5773884A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| US5633533A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| US4949224A (en) | Structure for mounting a semiconductor device | |
| JPH06295939A (ja) | 半導体装置 | |
| JPH0227838B2 (ja) | ||
| JPH08306723A (ja) | 電子回路盤とその製造方法 | |
| JPH04273451A (ja) | 半導体装置 | |
| JPH0432762Y2 (ja) | ||
| JP3164391B2 (ja) | 垂直リードオンチップパッケージ | |
| JPH0410700Y2 (ja) | ||
| WO2000048243A1 (fr) | Substrat de circuit imprime flexible, bande porte-puces, dispositif a semiconducteur sur bande, dispositif a semiconducteur, procede de fabrication de semiconducteur, substrat de circuit, et dispositif electronique | |
| JPH0216791A (ja) | 混成集積回路装置 | |
| JPH0297042A (ja) | 電子部品搭載用基板 | |
| JP3510743B2 (ja) | 配線接続構造及びそれを用いた電子部品 | |
| JPS61225827A (ja) | 半導体素子の実装構造 | |
| JP2822446B2 (ja) | 混成集積回路装置 | |
| JP2784209B2 (ja) | 半導体装置 | |
| JPS629652A (ja) | 半導体装置 | |
| JPH0751794Y2 (ja) | 半導体の実装構造 | |
| JPS615537A (ja) | 半導体装置 | |
| JPH03248543A (ja) | フィルムキャリアテープ | |
| JPH07114217B2 (ja) | テープキャリア方式の半導体装置 | |
| JPH027598A (ja) | 混成集積回路用素子 | |
| JPS62291128A (ja) | 混成集積回路装置 |