JPH02280359A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH02280359A JPH02280359A JP1102842A JP10284289A JPH02280359A JP H02280359 A JPH02280359 A JP H02280359A JP 1102842 A JP1102842 A JP 1102842A JP 10284289 A JP10284289 A JP 10284289A JP H02280359 A JPH02280359 A JP H02280359A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- semiconductor
- leads
- foot prints
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 53
- 239000011347 resin Substances 0.000 claims abstract description 12
- 229920005989 resin Polymers 0.000 claims abstract description 12
- 238000004806 packaging method and process Methods 0.000 abstract description 6
- 239000004020 conductor Substances 0.000 abstract description 4
- 239000000758 substrate Substances 0.000 abstract description 4
- 229910000679 solder Inorganic materials 0.000 abstract description 3
- 230000000694 effects Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体装置に関するものである。
従来の技術
近年、電子機器の小型化・薄型化が進行してきており、
半導体装置の実装密度向上が必要になってきている。そ
こで高密度実装できる半導体装置が要望されるようにな
ってきている。
半導体装置の実装密度向上が必要になってきている。そ
こで高密度実装できる半導体装置が要望されるようにな
ってきている。
以下、図面を参照しながら、上述した半導体装置の一例
について説明する。
について説明する。
第３図および第４図は従来の半導体装置の概略斜視図お
よび断面図である。第３図および第４図に示すように、
集積回路が形成されたチップ１１はワイヤ１２を介して
リード２に接続され、リード２はチップ１１からの信号
を外部に伝達する。チップ１１はＩｔＡ脂１２により封
止されて保護されている。従来の半導体装置では、第４
図に示すように集積回路の機能を持つチップ１１と比べ
て、このチップ１１を保護する′ａ能を有する樹脂ｌが
非常に大きく、さらに、第３図に示すように、チップ１
１から信号を伝達する機能を有するリード２が、樹脂１
の外側に出ている。上記構造により、実装基板上では、
単位面積当たりのチップ１１の実装密度は小さくならざ
るを得ない。
よび断面図である。第３図および第４図に示すように、
集積回路が形成されたチップ１１はワイヤ１２を介して
リード２に接続され、リード２はチップ１１からの信号
を外部に伝達する。チップ１１はＩｔＡ脂１２により封
止されて保護されている。従来の半導体装置では、第４
図に示すように集積回路の機能を持つチップ１１と比べ
て、このチップ１１を保護する′ａ能を有する樹脂ｌが
非常に大きく、さらに、第３図に示すように、チップ１
１から信号を伝達する機能を有するリード２が、樹脂１
の外側に出ている。上記構造により、実装基板上では、
単位面積当たりのチップ１１の実装密度は小さくならざ
るを得ない。
発明が解決しようとする課題
このように、上記従来の構成では単位面積当りの集積回
路チップの実装密度が小さいので、電子機器の小型化が
困難であるという問題があった。
路チップの実装密度が小さいので、電子機器の小型化が
困難であるという問題があった。
本発明は、上記従来の問題を解決するもので、高密度実
装を可能とする半導体装置を提供することを目的とする
ものである。
装を可能とする半導体装置を提供することを目的とする
ものである。
ａ！ｆｌを解決するための手段
上記課題を解決するために本発明の半導体装置は、樹脂
パッケージの表面に配線をほどこしたものである。
パッケージの表面に配線をほどこしたものである。
作用
上記構成によって、樹脂パッケージ上に他の半導体装置
を載置してこの池の半導体装置のリードと樹脂パッケー
ジ上の配線とを接続することにより他の半導体装置を表
面に実装することができる。
を載置してこの池の半導体装置のリードと樹脂パッケー
ジ上の配線とを接続することにより他の半導体装置を表
面に実装することができる。
実施例
以下、本発明の一実施例について、図面を参照しながら
説明する。
説明する。
第１図は本発明の一実施例における半導体装置の概略斜
視図である。なお、従来のらのと同じ部材には同じ番号
を付してその説明は省略する。パッケージとされている
樹脂１の上面には、信号を伝えるための上面配線３およ
び他の半導体のリードを半田などで固着可能なフットプ
リント４が導電性の材料にて形成されているとともに樹
脂１の側面には上面配線３やフットプリント４の電気信
号をリード２に伝える側面配線５が導電性の材料にて形
成されている。
視図である。なお、従来のらのと同じ部材には同じ番号
を付してその説明は省略する。パッケージとされている
樹脂１の上面には、信号を伝えるための上面配線３およ
び他の半導体のリードを半田などで固着可能なフットプ
リント４が導電性の材料にて形成されているとともに樹
脂１の側面には上面配線３やフットプリント４の電気信
号をリード２に伝える側面配線５が導電性の材料にて形
成されている。
次にこの半導体装置１０に他の半導体装置を実装する場
合について第２図により説明する。第２図に示すように
、他の半導体装置６の樹脂８からもリード７が突出して
設けられている。まず、上面および側面配線３．５．フ
ットゲリント４が表面に形成された半導体装置１０の上
に他の半導体装置６を載置し、その後、半導体装置１０
のフットプリント４と他の半導体装置６のリード７とを
はんだなどの導電性材料で電気的に接続する。
合について第２図により説明する。第２図に示すように
、他の半導体装置６の樹脂８からもリード７が突出して
設けられている。まず、上面および側面配線３．５．フ
ットゲリント４が表面に形成された半導体装置１０の上
に他の半導体装置６を載置し、その後、半導体装置１０
のフットプリント４と他の半導体装置６のリード７とを
はんだなどの導電性材料で電気的に接続する。
このように、半導体装置１０の表面に上面および側面前
Ｉ！３，５、フットプリント４を設けることにより、半
導体装置１０の表面は実装基板と同じ状態になり、他の
半導体装置６を実装することができる。さらに他の半導
体装置６の表面にも配線およびフットプリントを形成す
ることにより、何段にも半導体装置を実装することがで
き、実装基板単位面積当りの実装密度を向上させること
ができる。
Ｉ！３，５、フットプリント４を設けることにより、半
導体装置１０の表面は実装基板と同じ状態になり、他の
半導体装置６を実装することができる。さらに他の半導
体装置６の表面にも配線およびフットプリントを形成す
ることにより、何段にも半導体装置を実装することがで
き、実装基板単位面積当りの実装密度を向上させること
ができる。
なお、上記実施例ではフットプリントを形成したものを
記載したが、フットプリントを設けることなく、他の半
導体装置のリードを直接配線に接続してもよい。
記載したが、フットプリントを設けることなく、他の半
導体装置のリードを直接配線に接続してもよい。
発明の効果
以上のように本発明によれば、半導体装置の表面に配線
を設けることにより、半導体装置の表面を実装基板とし
て汲え、半導体装置の実装密度を向上することができる
。
を設けることにより、半導体装置の表面を実装基板とし
て汲え、半導体装置の実装密度を向上することができる
。
第１図は本発明の一実施例における半導体装置の概略斜
視図、第２図は同半導体装置に他の半導体装置を実装し
た際の概略斜視図、第３図は従来の半導体装置の概略斜
視図、第４図は同従来の半導体装置の断面図である。 １・−・樹脂、２．７・・・リード、３・・・上面配線
、４・・・フットプリント、５・・・側面配線、６・・
・他の半導体装置、１０・・・半導体装置。 代理人 森 本 義 弘 １−１−４鼓 島 ２− リード 第を図 ｂ−−・ イｆ？の？＠イ４１１シ置 第２図 ′ｌ
視図、第２図は同半導体装置に他の半導体装置を実装し
た際の概略斜視図、第３図は従来の半導体装置の概略斜
視図、第４図は同従来の半導体装置の断面図である。 １・−・樹脂、２．７・・・リード、３・・・上面配線
、４・・・フットプリント、５・・・側面配線、６・・
・他の半導体装置、１０・・・半導体装置。 代理人 森 本 義 弘 １−１−４鼓 島 ２− リード 第を図 ｂ−−・ イｆ？の？＠イ４１１シ置 第２図 ′ｌ
Claims (1)
- １、樹脂パッケージの表面に、前記樹脂パッケージ上に
載置される他の半導体装置のリードが接続される配線を
ほどこした半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1102842A JPH02280359A (ja) | 1989-04-20 | 1989-04-20 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1102842A JPH02280359A (ja) | 1989-04-20 | 1989-04-20 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02280359A true JPH02280359A (ja) | 1990-11-16 |
Family
ID=14338224
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1102842A Pending JPH02280359A (ja) | 1989-04-20 | 1989-04-20 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02280359A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0860877A3 (en) * | 1997-02-25 | 2001-02-28 | Oki Electric Industry Co., Ltd. | Semiconductor device and method for producing thereof |
| US6841864B2 (en) | 2001-07-05 | 2005-01-11 | Matsushita Electric Industrial Co., Ltd. | Semiconductor integrated circuit device, mounting board, and device and board assembly |
| JP2011254110A (ja) * | 2011-09-15 | 2011-12-15 | Aoi Electronics Co Ltd | 半導体装置およびその製造方法 |
-
1989
- 1989-04-20 JP JP1102842A patent/JPH02280359A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0860877A3 (en) * | 1997-02-25 | 2001-02-28 | Oki Electric Industry Co., Ltd. | Semiconductor device and method for producing thereof |
| EP1577944A1 (en) * | 1997-02-25 | 2005-09-21 | Oki Electric Industry Co., Ltd. | Semiconductor device and method for production thereof |
| US6841864B2 (en) | 2001-07-05 | 2005-01-11 | Matsushita Electric Industrial Co., Ltd. | Semiconductor integrated circuit device, mounting board, and device and board assembly |
| JP2011254110A (ja) * | 2011-09-15 | 2011-12-15 | Aoi Electronics Co Ltd | 半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6204562B1 (en) | Wafer-level chip scale package | |
| US6798063B2 (en) | Low profile ball grid array package | |
| US7391105B2 (en) | Unit semiconductor chip and multi chip package with center bonding pads and methods for manufacturing the same | |
| US6043109A (en) | Method of fabricating wafer-level package | |
| US6331939B1 (en) | Stackable ball grid array package | |
| US6239367B1 (en) | Multi-chip chip scale package | |
| US5563446A (en) | Surface mount peripheral leaded and ball grid array package | |
| US6667560B2 (en) | Board on chip ball grid array | |
| JPH02174255A (ja) | 半導体集積回路装置 | |
| KR970013236A (ko) | 금속 회로 기판을 갖는 칩 스케일 패키지 | |
| US6974334B2 (en) | Semiconductor package with connector | |
| US6791166B1 (en) | Stackable lead frame package using exposed internal lead traces | |
| JP2001156251A (ja) | 半導体装置 | |
| US5410182A (en) | High density semiconductor device having inclined chip mounting | |
| JPH0730059A (ja) | マルチチップモジュール | |
| JPH02280359A (ja) | 半導体装置 | |
| US5719748A (en) | Semiconductor package with a bridge for chip area connection | |
| KR200295665Y1 (ko) | 적층형반도체패키지 | |
| KR100352118B1 (ko) | 반도체패키지구조 | |
| KR100235108B1 (ko) | 반도체 패키지 | |
| JP2913858B2 (ja) | 混成集積回路 | |
| KR100216061B1 (ko) | 반도체 패키지 | |
| US20020053450A1 (en) | Wafer-level package | |
| KR940008644Y1 (ko) | 시스템 보드 레벨 패키지 | |
| JPH0969587A (ja) | Ｂｇａ型半導体装置及びｂｇａモジュール |