JPH01173747A - 樹脂封止形半導体装置 - Google Patents

樹脂封止形半導体装置

Info

Publication number
JPH01173747A
JPH01173747A JP33341387A JP33341387A JPH01173747A JP H01173747 A JPH01173747 A JP H01173747A JP 33341387 A JP33341387 A JP 33341387A JP 33341387 A JP33341387 A JP 33341387A JP H01173747 A JPH01173747 A JP H01173747A
Authority
JP
Japan
Prior art keywords
resin
die pad
semiconductor device
stress
leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP33341387A
Other languages
English (en)
Inventor
Hirota Makino
裕太 牧野
Taiji Nishiuchi
西内　泰治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP33341387A priority Critical patent/JPH01173747A/ja
Publication of JPH01173747A publication Critical patent/JPH01173747A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、樹脂封止半導体装置のダイパッド構造の改
良に関するものである。
〔従来の技術〕
従来のダイパッド構造として、第２図に示すものがあっ
た。
第２図において、（１１は半導体チップ、（６）は前記
半導体チップ＋１１を接着する導電板、すなわちダイパ
ッドである。このダイパッドは、その周辺に位置する多
数の外部リード（図示せず）とともに、導電板を打抜い
て形成される。
第２図に示すように、従来のダイパッド構造は、半導体
チップ＋１１が接着する部分において、その形状は長方
形（一部、正方形に近い形状もある。
）であり、このままの状態すなわち宙づり状態で樹脂封
止されていた。
〔発明が解決しようとする問題点〕
したがって、従来のダイパッド構造では、半導体装置の
プリシト基板への実装時の熱ストレス（はんだリフロ一
方式）により、半導体装置全体が高温にさらされ、この
影響で樹脂とダイパッド材料との線膨張率の違いで樹脂
内部に内部応力が生じ、それがダイパッドコーナ部で特
に大きいため、その部分から樹脂クラックが発生すると
いう問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、樹脂クラックの防止をはかる半導体装置の提
供を目的としている。
〔問題点を解決するための手段〕
この発明に係る樹脂封止形半導体装置では、ダイパッド
のコーナ部分とその近傍の外部リードとを一体に結合し
たものである。
この発明では、ダイパッドコーナ部分とその近傍の外部
リードを一体に結合することにより、プリシト基板実装
時の熱ストレスによる樹脂内部の内部応力を外部リード
を介して逃がしてやることが可能であり、応力集中をさ
けることができる。
〔実施例〕
以下、この発明の一実施例を図について説明する。
第１図において、（１）は半導体チップ、（２）は本発
明による導電板、すなわちダイパッドであり、前記半導
体チップ（１）と導電板（２１は接着剤（半田）で固定
される。（３）は接続用ワイヤで、半導体チップｆｉｌ
と複数の外部リード部（４）とを電気的に接続する。
（５）は樹脂を示しており、外部リード（４）の外端部
を残して、後はすべて樹脂（５）で封止される。なお、
第１図では、樹脂（５）は装置の上半分を除去した状態
で図示されている。
第１図に示すように、本発明による導１に板（２１は、
そのコーナ部とその近傍の外部リード（４ａ）の−体に
結合しており、半導体装置のプリント基板実装時の熱ス
トレスに対する樹脂内部の内部応力を、外部リード（４
ａ）を介して逃がしてやり応力集中が起きないような構
造にしている。
以上この発明は、デュアルインライン形半導体装置を例
にとって説明したが、シ〉グルイ〉ライ〉形等、類似構
造の半導体装置すべてに適用可能である。
また、第１図では導電板（２１の２箇所から外部リード
（４）と直結しているが、直結場所はダイフレームのコ
ーナ一部１箇所以上４箇所まで、何箇所直結してもよい
。
〔発明の効果〕
以上のように、この発明によればダイパッドコーナ部と
その近傍の外部リードを一体に結合したので、樹脂内部
の内部応力を外部リードを介して逃がしてやることがで
き、かつ応力集中もさけられることから、樹脂のクラッ
クの防止が可能という効果が得られる。
【図面の簡単な説明】
第１図はこの発明の一実施例による半導体装置上半分の
樹脂を除いて示す平面図、第２図は従来のダイパッド構
造の平面図である。 ｆｉ＋は半導体チップ、（２１にダイパッド、（３）は
接続用ワイヤ、＋４１　Ｃ４ａ＞は外部リード、（５１
は樹脂である。

Claims (1)

    【特許請求の範囲】
  1. 　半導体チップを接着する角形ダイパッドのコーナ部を
    その近傍の外部リードと一体に結合したことを特徴とす
    る樹脂封止形半導体装置。
JP33341387A 1987-12-28 1987-12-28 樹脂封止形半導体装置 Pending JPH01173747A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33341387A JPH01173747A (ja) 1987-12-28 1987-12-28 樹脂封止形半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33341387A JPH01173747A (ja) 1987-12-28 1987-12-28 樹脂封止形半導体装置

Publications (1)

Publication Number Publication Date
JPH01173747A true JPH01173747A (ja) 1989-07-10

Family

ID=18265834

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33341387A Pending JPH01173747A (ja) 1987-12-28 1987-12-28 樹脂封止形半導体装置

Country Status (1)

Country Link
JP (1) JPH01173747A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006086454A (ja) * 2004-09-17 2006-03-30 Fujitsu Ltd 半導体装置及び半導体装置ユニット
KR100632256B1 (ko) * 1999-11-12 2006-10-11 삼성전자주식회사 더미리드들을 포함하는 리드 온 칩형 리드 프레임

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100632256B1 (ko) * 1999-11-12 2006-10-11 삼성전자주식회사 더미리드들을 포함하는 리드 온 칩형 리드 프레임
JP2006086454A (ja) * 2004-09-17 2006-03-30 Fujitsu Ltd 半導体装置及び半導体装置ユニット
JP4545537B2 (ja) * 2004-09-17 2010-09-15 富士通セミコンダクター株式会社 半導体装置及び半導体装置ユニット

Similar Documents

Publication Publication Date Title
US5637828A (en) High density semiconductor package
JPS63128736A (ja) 半導体素子
JPH0273660A (ja) 半導体装置用リードフレーム
JPS60167454A (ja) 半導体装置
KR960005039B1 (ko) 수지밀봉형 반도체장치
JPH01173747A (ja) 樹脂封止形半導体装置
JPH0638458B2 (ja) チツプキヤリアとその製造方法
JP2885786B1 (ja) 半導体装置の製法および半導体装置
JPS63248155A (ja) 半導体装置
JPS589585B2 (ja) デンシブヒンヨウリ−ドフレ−ム
JPH0456143A (ja) 半導体装置および半導体装置の製造方法
JPH01282846A (ja) 混成集積回路
JPH06103731B2 (ja) 半導体パッケ−ジ
JPS63141329A (ja) Ｉｃパツケ−ジ
JPH0364934A (ja) 樹脂封止型半導体装置
JPH02253650A (ja) リードフレーム
JPH0366150A (ja) 半導体集積回路装置
JPH0287654A (ja) 表面実装型半導体装置
JPS6340353A (ja) 樹脂封止半導体装置
JP2562773Y2 (ja) 半導体集積回路素子
JPS5896754A (ja) 気密封止パツケ−ジ
JPH01171251A (ja) ピングリッドアレーパッケージ
JPS62266844A (ja) 半導体装置
JPH0357255A (ja) 樹脂封止型半導体装置
JPS6236385B2 (ja)