JPH0364934A - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置

Info

Publication number
JPH0364934A
JPH0364934A JP20167789A JP20167789A JPH0364934A JP H0364934 A JPH0364934 A JP H0364934A JP 20167789 A JP20167789 A JP 20167789A JP 20167789 A JP20167789 A JP 20167789A JP H0364934 A JPH0364934 A JP H0364934A
Authority
JP
Japan
Prior art keywords
island
semiconductor chip
electrode
semiconductor device
internal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP20167789A
Other languages
English (en)
Other versions
JP2982182B2 (ja
Inventor
Atsushi Takahashi
敦 高橋
Kenji Ooyanai
賢治 大谷内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1201677A priority Critical patent/JP2982182B2/ja
Publication of JPH0364934A publication Critical patent/JPH0364934A/ja
Application granted granted Critical
Publication of JP2982182B2 publication Critical patent/JP2982182B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は樹脂封止型半導体装置に関する。
〔従来の技術〕
第４図（ａ）、（ｂ）は従来の樹脂封止型半導体装置の
一例を説明するために上部封止樹脂部を除去した状態の
平面図及びＡ−Ａ’線断面図で゛ある。
内部リード４は、アイランドｌυに搭載された半導体チ
ップ２の周辺にのみ配置され、内部り一ド４と半導体チ
ップ２の各電極６とは金属細線３によりボンディング接
続されている。
〔発明が解決しようとする課題〕
上述した従来の樹脂封止型半導体装置は、内部リードが
半導体チップの周辺に配置され、金属細線によりこの内
部リードと半導体チップの電極とを結線する構造となっ
ているため、第５図に示すように半導体チップの電極６
ａがチップの周辺の内側にあると、半導体チップの電極
と内部リードとを結線したときに金属細線３ａが半導体
チップの角点Ｐに接触する。
このため、半導体チップの電極は半導体チップの内部、
たとえば半導体チップの角点Ｐから３゜０〜４００μｍ
以上に配置することができず、回路レイアウト設計上の
自由度を少なくしていたという欠点があった。
本発明の目的は、回路レイアウト設計の自由度の大きい
樹脂封止型半導体装置を提供することにある。
〔課題を解決するための手段〕
本発明の樹脂封止型半導体装置は、半導体チップをマウ
ントしたアイランドと該アイランドの周辺に配置された
複数の内部リードとを有する樹脂封止型半導体装置にお
いて、前記アイランドは、内部配線が施された薄型絶縁
板で構成され、該薄型絶縁板の裏面に前記半導体チップ
の拡散面の一部分がマウントされ、かつ前記内部配線と
前記半導体チップの電極とが金属細線を介して接続して
構成されている。
〔実施例〕
次に本発明について図面を参照して説明する。
第１図（ａ）〜（Ｃ）は本発明の第１の実施例を説明す
るために上部封止樹脂部を除去した半導体装置の平面図
、Ａ−Ａ’線断面図及びＢ−Ｂ’線断面図である。
半導体チップ２は拡散面を絶縁薄型板であるアイランド
ＩＤの裏面に接着固定されている。
半導体チップ２上でチップの内部にあるチップの電極６
′は、アイランド１Ｄ内部電極７′に金属細線３により
接続され、アイランドの内部電極７′に内部配線９によ
り電気的に接続された電極７が、金属細線３を介して内
部リード４に接続されている。
ここに用いた封止樹脂５はエポキシ系の樹脂で、熱膨張
係数が７．　　Ｉ　Ｘ　１０−’（１／’Ｃ）である。
またアイランドＩＤはポリイミドで封止樹脂５と接着性
の良いものを選び、熱膨張係数は６．８ｘ　１０−’　
〔１／’Ｃ）で封止樹脂に近いものを用いている。
第２図に示すように、アイランドの内部電極７′は半導
体チップ２の内部電極６′と近いので、第５図に示した
ような金属細線３のショート不良は起り難い。
第３図（ａ）、（ｂ）は本発明の第２の実施例の平面図
およびＡ−Ａ’線断面図である。
本実施例では、内部配線が施されたアイランド１、を介
して半導体チップ２の一部の電極と一部の内部リードと
を電気接続することにより、内部リードの金属細線接続
位置を、従来のように半導体素子の周囲で金属細線のワ
イヤリングの可能範囲である半導体チップ上の電極から
１．０〜３．０ｍｍの間に全てを設置するう必要がない
ので、内部リードの設計の自由度も大きくなる。
〔発明の効果〕
以上説明したように本発明は、アイランドに内部配線が
施された薄型絶縁板を用い、このアイランドを介して半
導体チップ上の電極の一部と内部リードの一部とを電気
的に接続することにより、半導体チップ上の電極の位置
を自由な位置に設置できるため回路設計上の自由度が従
来に比べ大きくなり、また内部リードのパターンの設計
上の制約も少なくなって、内部リードの設計の自由度も
大きくなる。
さらにアイランドに封止樹脂と密着性の良いものを選べ
るため、アイランドを伝わって半導体装置外部からの不
純物の侵入を防ぐことができ耐湿性も向上する。
【図面の簡単な説明】
第１図（ａ）〜（Ｃ）は本発明の第１の実施例を説明す
るために上部封止樹脂部を除去した半導体装置の平面図
、Ａ−Ａ’線断面図及びＢ−Ｂ’線断面図、第２図は本
発明の詳細な説明するための半導体装置の部分断面図、
第３図（ａ）（ｂ）は本発明の第２の実施例を説明する
ための平面図及びＡ−Ａ’線断面図、第４図（ａ）。 （ｂ）は従来の樹脂封止型半導体装置の一例を説明する
ための平面図及びＡ−Ａ’線断面図、第５図は従来の樹
脂封止型半導体装置の課題を説明するための部分断面図
である。 ＬＤ、ｌａ・・・アイランド、２・・・半導体チップ、
３・・・金属細線、４・・・内部リード、５・・・封止
樹脂、６．６′・・・チップ電極、７．７′・・・アイ
ランド電極、 ９・・・内部配線、 １０゜ １・・・接着材。

Claims (1)

    【特許請求の範囲】
  1. 半導体チップをマウントしたアイランドと該アイランド
    の周辺に配置された複数の内部リードとを有する樹脂封
    止型半導体装置において、前記アイランドは、内部配線
    が施された薄型絶縁板で構成され、該薄型絶縁板の裏面
    に前記半導体チップの拡散面の一部分がマウントされ、
    かつ前記内部配線と前記半導体チップの電極とが金属細
    線を介して接続されていることを特徴とする樹脂封止型
    半導体装置。
JP1201677A 1989-08-02 1989-08-02 樹脂封止型半導体装置 Expired - Lifetime JP2982182B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1201677A JP2982182B2 (ja) 1989-08-02 1989-08-02 樹脂封止型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1201677A JP2982182B2 (ja) 1989-08-02 1989-08-02 樹脂封止型半導体装置

Publications (2)

Publication Number Publication Date
JPH0364934A true JPH0364934A (ja) 1991-03-20
JP2982182B2 JP2982182B2 (ja) 1999-11-22

Family

ID=16445070

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1201677A Expired - Lifetime JP2982182B2 (ja) 1989-08-02 1989-08-02 樹脂封止型半導体装置

Country Status (1)

Country Link
JP (1) JP2982182B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2688629A1 (fr) * 1992-03-10 1993-09-17 Thomson Csf Procede et dispositif d'encapsulation en trois dimensions de pastilles semi-conductrices.
EP0503201A3 (ja) * 1990-12-20 1994-03-16 Toshiba Kk
JPH09199528A (ja) * 1996-01-22 1997-07-31 Nec Corp 樹脂封止型半導体装置
US5847448A (en) * 1990-12-11 1998-12-08 Thomson-Csf Method and device for interconnecting integrated circuits in three dimensions

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0224547U (ja) * 1988-07-30 1990-02-19

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0224547U (ja) * 1988-07-30 1990-02-19

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5847448A (en) * 1990-12-11 1998-12-08 Thomson-Csf Method and device for interconnecting integrated circuits in three dimensions
EP0503201A3 (ja) * 1990-12-20 1994-03-16 Toshiba Kk
US5473514A (en) * 1990-12-20 1995-12-05 Kabushiki Kaisha Toshiba Semiconductor device having an interconnecting circuit board
US5613295A (en) * 1990-12-20 1997-03-25 Kabushiki Kaisha Toshiba Semiconductor device having an interconnecting circuit board and method for manufacturing same
US5646830A (en) * 1990-12-20 1997-07-08 Kabushiki Kaisha Toshiba Semiconductor device having an interconnecting circuit board
US5715147A (en) * 1990-12-20 1998-02-03 Kabushiki Kaisha Toshiba Semiconductor device having an interconnecting circuit board
FR2688629A1 (fr) * 1992-03-10 1993-09-17 Thomson Csf Procede et dispositif d'encapsulation en trois dimensions de pastilles semi-conductrices.
US5400218A (en) * 1992-03-10 1995-03-21 Thomson-Csf Device for the 3D encapsulation of semiconductor chips
JPH09199528A (ja) * 1996-01-22 1997-07-31 Nec Corp 樹脂封止型半導体装置

Also Published As

Publication number Publication date
JP2982182B2 (ja) 1999-11-22

Similar Documents

Publication Publication Date Title
KR19990083550A (ko) 수지밀봉형반도체장치및그제조방법,리드프레임
JPH03169062A (ja) 半導体装置
JPH09307051A (ja) 樹脂封止型半導体装置及びその製造方法
JPH05198701A (ja) 半導体装置用パッケージ
JPH0364934A (ja) 樹脂封止型半導体装置
JP2905609B2 (ja) 樹脂封止型半導体装置
JPS622628A (ja) 半導体装置
JPS6250063B2 (ja)
JP3048707B2 (ja) 混成集積回路
JPH02153557A (ja) 樹脂封止型半導体装置
JP2587722Y2 (ja) 半導体装置
JPH04106941A (ja) 樹脂封止型半導体装置
JPS6276661A (ja) 樹脂封止型半導体装置
JPS635250Y2 (ja)
JPS635253Y2 (ja)
JPS60224263A (ja) 混成集積回路
JPH02196450A (ja) 樹脂封止型半導体装置
JPH0513624A (ja) 半導体装置
JPH0786497A (ja) インテリジェントパワーモジュール
JPH0741167Y2 (ja) 絶縁物封止型回路装置
JPS62180738U (ja)
JPH039541A (ja) 半導体装置の製造方法
JPS61125054A (ja) 半導体装置
JP2795245B2 (ja) 樹脂封止型半導体装置
JPH0442942Y2 (ja)