JPH09199528A - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置

Info

Publication number
JPH09199528A
JPH09199528A JP794296A JP794296A JPH09199528A JP H09199528 A JPH09199528 A JP H09199528A JP 794296 A JP794296 A JP 794296A JP 794296 A JP794296 A JP 794296A JP H09199528 A JPH09199528 A JP H09199528A
Authority
JP
Japan
Prior art keywords
semiconductor chip
island
resin
internal
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP794296A
Other languages
English (en)
Other versions
JP2795245B2 (ja
Inventor
Isao Katayama
功 片山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP8007942A priority Critical patent/JP2795245B2/ja
Publication of JPH09199528A publication Critical patent/JPH09199528A/ja
Application granted granted Critical
Publication of JP2795245B2 publication Critical patent/JP2795245B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30107Inductance

Abstract

(57)【要約】 【課題】 アイランドに対して半導体チップの主面側を
接続する樹脂封止型半導体装置では、アイランドを絶縁
板で構成すると、その機械的な強度の低下により半導体
チップの変形が生じ、かつ耐湿性が低下される。 【解決手段】 アイランド2に半導体チップ10を搭載
し、かつ半導体チップ10の内部電極11とリードフレ
ーム1の内部リード4とを金属細線6で接続し、これら
を樹脂7で封止してなる樹脂封止型半導体装置におい
て、アイランド2をリードフレーム1と一体に形成し、
かつ半導体チップ10は内部電極11が形成されている
主面をアイランド2の裏面にマウントする。アイランド
2がリードフレーム1と一体に金属で形成されるため、
その機械的な強度が向上され、半導体チップ10の変形
が防止され、かつ封止樹脂7との密接性の劣化が生じる
ことがなく、耐湿性が改善される。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はリードフレームに半
導体チップを搭載し、かつ半導体チップを樹脂で封止し
た半導体装置に関し、特に信頼性の向上を図った樹脂封
止型半導体装置に関する。
【0002】
【従来の技術】近年の樹脂封止型半導体装置において
は、半導体チップの内部電極の設計の自由度を高めるこ
とを目的として、内部電極が配置されている半導体チッ
プの主面側をリードフレームに接着固定する構成が提案
されている。例えば、特開平3−64934号公報に提
案されたものを図3に示す。同図において、(a)は内
部構造の平面図、(b)はそのCC線に沿う断面図であ
る。この樹脂封止型半導体装置では、アイランド22は
内部配線23が施されて半導体チップ10よりも小寸法
とされた薄型絶縁板で構成されており、その四隅の角部
においてリードフレーム21に支持されている。そし
て、半導体チップ10は内部電極11が形成されている
主面がアイランド22の裏面に接着され、内部電極11
は金属細線24により内部配線23に接続され、あるい
は金属細線24によりリードフレーム21の内部リード
25に接続される。また、内部配線23と内部リード2
5も金属細線24により形成される。その上で、アイラ
ンド22、半導体チップ10、内部リード25等が樹脂
26により封止される。
【0003】この従来の樹脂封止型半導体装置では、半
導体チップ10の内部電極11と内部リード25あるい
はアイランド22の内部配線23とが略同一平面上に位
置されるため、金属細線24の長さを極力短くすること
が可能であり、このために金属細線24におけるショー
トを未然に防止することができ、これにより半導体チッ
プ10における内部電極11の配設位置の設計の自由度
を高めることが可能となる。
【0004】
【発明が解決しようとする課題】しかしながら、この従
来の樹脂封止型半導体装置は、アイランド22が薄型絶
縁板で形成されているため、変形され易いものとなって
おり、特に樹脂封止時における金型内での樹脂の注入圧
力によってアイランド22およびこれに搭載された半導
体チップ10が傾斜され、あるいは上下位置が変化され
る等の変形が生じ、この変形が顕著な場合には金属細線
24が断線される等、半導体装置の信頼性が低下される
という問題が生じ易い。また、封止樹脂内にリードフレ
ーム21を構成する金属と、アイランド22を構成する
薄型絶縁板が存在しているため、封止樹脂26内に異種
界面が存在され、温度変化による熱膨張率の差に伴って
界面での密接力が低下され、耐湿性が劣化されるという
問題もある。特にアイランド22はその四隅が長く延長
されてリードフレーム21に支持されているため、アイ
ランド22と樹脂26との界面の面積が大きくなり、リ
ードフレーム21を構成する金属との界面密接性を高め
ている封止樹脂においては、絶縁膜板で構成されている
アイランド22との密接力が低下され、この部分での耐
湿性が劣化され易いものとなっている。
【0005】本発明の目的は、このような半導体チップ
における変形や耐湿性の劣化に伴う半導体装置の信頼性
の低下を抑制して、信頼性を改善した樹脂封止型半導体
装置を提供することにある。
【0006】
【課題を解決するための手段】本発明は、アイランドに
半導体チップを搭載し、かつ半導体チップの内部電極と
リードフレームの内部リードとを金属細線で接続し、こ
れらを樹脂で封止してなる樹脂封止型半導体装置におい
て、アイランドをリードフレームと一体に形成し、かつ
半導体チップは内部電極が形成されている主面をアイラ
ンドの裏面にマウントしたことを特徴とする。ここで、
半導体チップの主面を絶縁性のマウント材によりアイラ
ンドに接着固定する。また、アイランドの表面に配線板
を一体に接着し、この配線板に形成された配線と半導体
チップの内部電極、内部リードとを金属細線により接続
することが好ましい。さらに、半導体チップの主面と反
対側の面を封止樹脂から露呈させる構成としてもよい。
【0007】
【発明の実施の形態】次に、本発明の実施例について図
面を参照して説明する。図1は本発明の樹脂封止型半導
体装置の第1の実施形態を示し、(a)は内部構造の平
面図、(b)はそのAA線に沿う断面図である。図示の
ように、アイランド2はリードフレーム1と一体に銅板
等の金属板を加工して形成されており、略正方形に形成
されたアイランド2の四隅は吊りリード3によりリード
フレーム1に支持され、またアイランド2の周囲には同
様にリードフレーム1と一体に形成された多数本の内部
リード4が配列位置されている。ここで、前記アイラン
ド2は搭載する半導体チップ10よりもその縦横寸法が
小さく形成されている。さらに、前記アイランドの2図
示下側の裏面には、熱可塑性のフィルム状ポリイミド等
からなる絶縁性マウント材5により半導体チップ10が
接着固定され、アイランド2に一体化されている。この
半導体チップ10は、内部電極11が形成されている主
面においてアイランド2に接着固定され、半導体チップ
10の主面の周辺部に配置された内部電極11はアイラ
ンド2の周辺部において露呈されている。そして、前記
内部電極11と内部リード4は金属細線6により電気接
続され、その上で前記アイランド2、半導体チップ1
0、内部リード4、金属細線6はエポキシ系の封止樹脂
7により一体的に樹脂封止されている。
【0008】この構成の半導体装置では、半導体チップ
10が接着固定されるアイランド2は、リードフレーム
1と一体に金属材によって構成されているため、封止樹
脂7による封止時、特に金型内における封止樹脂の注入
圧力によっても変形されることはなく、半導体チップ1
0が移動されることもない。これにより、半導体チップ
10の内部電極11と内部リード4とを接続する金属細
線6に応力が加えられて金属細線6が断線される等の不
具合が生じることが防止される。また、アイランド2は
リードフレーム1と同じ金属材であるため、封止樹脂7
に対しては同種界面を構成することになり、リードフレ
ーム1に対する密接性の高い樹脂に対してアイランド2
の密接性も高いものとなり、耐湿性の低下が防止され
る。
【0009】なお、アイランド2の周辺部を適宜内方に
切り欠いて、この切り欠き領域に半導体チップ10の内
部電極11を配置するようにすれば、半導体チップ10
における内部電極11の配設位置の自由度を高めること
も可能である。また、半導体チップ10は主面において
アイランド2に接着固定しているため、主面に形成され
た内部電極11と内部リード4との平面位置を略同一に
でき、金属細線6の長さを短くでき、金属細線6の撓み
等によるアイランド2や隣接金属細線との間のショート
を防止できることは言うまでもない。
【0010】図2は本発明の第2の実施形態を示す図で
あり、(a)は内部構造の平面図、(b)はそのBB線
に沿う断面図である。この実施形態では、前記第1の実
施形態と同様に、アイランド2はリードフレーム1と一
体に金属材で形成され、かつアイランド2の下側の裏面
に、半導体チップ10の内部電極11が形成されている
主面が絶縁性マウント材5により接着固定されている。
また、この実施形態では、アイランド2の上側の表面
に、薄い配線板8が接着固定されている。この配線板8
は、薄いポリイミド樹脂等の表面に銅箔等で所要パター
ンの内部配線9が形成されており、その裏面が接着剤に
よりアイランド2の表面に固定されている。そして、前
記半導体チップ10の内部電極11の一部は、この配線
板8の内部配線9に対して金属細線6により電気接続さ
れている。また、内部電極11の他の一部は金属細線6
により内部リード4に接続され、さらに内部配線9の一
部は金属細線6により内部リード4に接続されている。
そして、前記アイランド2、半導体チップ10、内部リ
ード4、金属細線6、及び配線板8はポリイミンド樹脂
7によって樹脂封止されているが、ここでは半導体チッ
プ10の背面は封止樹脂7の下側面において露呈される
ように構成されている。
【0011】この第2の実施形態の半導体装置において
も、半導体チップ10が接着固定されるアイランド2
は、リードフレーム1と一体に金属材によって構成され
ているため、封止樹脂7による封止時、特に金型内にお
ける封止樹脂の注入圧力によっても変形されることはな
く、半導体チップ10が移動されることもない。これに
より、半導体チップ10の内部電極11と内部リード4
とを接続する金属細線6に応力が加えられて金属細線6
が断線される等の不具合が生じることが防止される。ま
た、この実施形態ではアイランド2はその表面に配線板
8が形成されており、封止樹脂7に対してリードフレー
ム1と異なる素材による異種界面を構成することになる
が、配線板8は薄膜に形成されているためその影響は少
なく、リードフレーム1に対する密接性の高い樹脂に対
してアイランド2の密接性が低下されることが抑制さ
れ、封止樹脂7に対する耐湿性の低下が防止される。
【0012】なお、この実施形態においては配線板8の
周辺部を適宜内方に切り欠いて、この切り欠き領域に半
導体チップ10の内部電極11を配置しているため、半
導体チップ10における内部電極11の配設位置の自由
度を高めることが可能となる。また、半導体チップ10
は主面においてアイランド2に接着固定しているため、
主面に形成された内部電極11と内部リード4との平面
位置を略同一にでき、金属細線6の長さを短くでき、金
属細線6の撓み等によるアイランドや隣接金属細線との
間のショートを防止できることは言うまでもない。ま
た、半導体チップ10はその背面が封止樹脂7から露呈
されているため、半導体チップ10で発生された熱を効
果的に放熱でき、半導体装置の放熱性を高めることが可
能となる。なお、この半導体チップの背面を露呈させる
構成は、第1の実施形態においても適用することが可能
である。
【0013】また、第2実施形態では、配線板は金属材
のアイランド上に搭載されているため、図3に示した従
来構造の配線板に比較してインダクタンスを低減するこ
とができ、半導体チップを含む半導体装置の動作速度を
向上する上でも有利なものとなる。因みに、従来例のイ
ンダクタンスの値21nHに対して、本実施形態のイン
ダクタンス値は12nHであった。
【0014】ここで、図1の第1の実施形態、図2の第
2の実施形態、図3の従来の各樹脂封止型半導体装置に
おける半導体チップの変形(傾き、上下位置)と耐湿性
についての評価試験を行った結果を表1に示す。
【表1】
【0015】
【発明の効果】以上説明したように本発明の樹脂封止型
半導体装置は、アイランドをリードフレームと一体に形
成し、かつ半導体チップは内部電極が形成されている主
面をアイランドの裏面にマウントしているので、半導体
チップの内部電極と内部リードとを略同一面に位置させ
て金属細線を短くし、金属細線におけるショートを防止
することができる一方で、アイランドの機械的な強度が
高められて半導体チップの傾きや上下位置等の変形を防
止し、かつアイランドと封止樹脂との密接性を改善して
耐湿性を改善し、半導体装置の信頼性を向上することが
できる効果がある。また、アイランド上に配線板を搭載
し、この配線板に半導体チップの内部電極を金属細線に
より接続することで、配線板の裏面に存在する金属製の
アイランドによって配線板、および半導体チップを含む
回路のインダクタンスを低くでき、半導体装置の動作速
度を向上することができる効果もある。
【図面の簡単な説明】
【図1】本発明の樹脂封止型半導体装置の第1の実施形
態の内部構造を示す平面図とAA線断面図である。
【図2】本発明の樹脂封止型半導体装置の第2の実施形
態の内部構造を示す平面図とBB線断面図である。
【図3】従来の樹脂封止型半導体装置の一例の内部構造
を示す平面図とCC線断面図である。
【符号の説明】
1 リードフレーム 2 アイランド 3 吊りリード 4 内部リード 5 絶縁性マウント材 6 金属細線 7 封止樹脂 8 配線板 9 内部配線 10 半導体チップ 11 内部電極

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 アイランドに半導体チップを搭載し、か
    つ半導体チップの内部電極とリードフレームの内部リー
    ドとを金属細線で接続し、これらを樹脂で封止してなる
    樹脂封止型半導体装置において、前記アイランドを前記
    リードフレームと一体に形成し、かつ前記半導体チップ
    は前記内部電極が形成されている主面を前記アイランド
    の裏面にマウントしたことを特徴とする樹脂封止型半導
    体装置。
  2. 【請求項2】 半導体チップの主面を絶縁性のマウント
    材によりアイランドに接着固定する請求項1の樹脂封止
    型半導体装置。
  3. 【請求項3】 アイランドの表面に配線板を一体に接着
    し、この配線板に形成された配線と半導体チップの内部
    電極、内部リードとを金属細線により接続する請求項1
    または2の樹脂封止型半導体装置。
  4. 【請求項4】 半導体チップの主面と反対側の面を封止
    樹脂から露呈させる請求項1ないし3のいずれかの樹脂
    封止型半導体装置。
JP8007942A 1996-01-22 1996-01-22 樹脂封止型半導体装置 Expired - Lifetime JP2795245B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8007942A JP2795245B2 (ja) 1996-01-22 1996-01-22 樹脂封止型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8007942A JP2795245B2 (ja) 1996-01-22 1996-01-22 樹脂封止型半導体装置

Publications (2)

Publication Number Publication Date
JPH09199528A true JPH09199528A (ja) 1997-07-31
JP2795245B2 JP2795245B2 (ja) 1998-09-10

Family

ID=11679566

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8007942A Expired - Lifetime JP2795245B2 (ja) 1996-01-22 1996-01-22 樹脂封止型半導体装置

Country Status (1)

Country Link
JP (1) JP2795245B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5812341A (ja) * 1981-07-16 1983-01-24 Toshiba Corp 半導体装置
JPS6284928U (ja) * 1985-11-19 1987-05-30
JPS6292653U (ja) * 1985-11-29 1987-06-13
JPH0364934A (ja) * 1989-08-02 1991-03-20 Nec Corp 樹脂封止型半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5812341A (ja) * 1981-07-16 1983-01-24 Toshiba Corp 半導体装置
JPS6284928U (ja) * 1985-11-19 1987-05-30
JPS6292653U (ja) * 1985-11-29 1987-06-13
JPH0364934A (ja) * 1989-08-02 1991-03-20 Nec Corp 樹脂封止型半導体装置

Also Published As

Publication number Publication date
JP2795245B2 (ja) 1998-09-10

Similar Documents

Publication Publication Date Title
EP1143514B1 (en) Resin-sealed power semiconductor device including substrate with all electronic components for control circuit mounted thereon
US6482674B1 (en) Semiconductor package having metal foil die mounting plate
US5800958A (en) Electrically enhanced power quad flat pack arrangement
JPH06283650A (ja) 半導体装置
EP0710982B1 (en) Personalized area leadframe coining or half etching for reduced mechanical stress at device edge
US8445998B1 (en) Leadframe structures for semiconductor packages
JPS6132452A (ja) リ−ドフレ−ムとそれを用いた電子装置
JP2586835B2 (ja) 半導体集積回路
JP3183064B2 (ja) 半導体装置
JPH07321160A (ja) 半導体装置
JP2795245B2 (ja) 樹脂封止型半導体装置
KR100207902B1 (ko) 리드 프레임을 이용한 멀티 칩 패키지
JP2539763B2 (ja) 半導体装置の実装方法
JPH0817960A (ja) Qfp構造半導体装置
JP3172393B2 (ja) 混成集積回路装置
JPH05109940A (ja) 混成集積回路
KR20040075683A (ko) 전력용 반도체모듈패키지 및 그 제조방법
KR0167281B1 (ko) 비엘피 패키지
JPH0831986A (ja) 放熱板付半導体装置
KR100537893B1 (ko) 리드 프레임과 이를 이용한 적층 칩 패키지
JP3127948B2 (ja) 半導体パッケージ及びその実装方法
JPH11219969A (ja) 半導体装置
JP2845846B2 (ja) 樹脂封止型半導体装置
JPH10335361A (ja) 樹脂封止用金型並びに半導体装置及びその製造方法
JPH0799261A (ja) 半導体装置