JPH0513660A - 混成集積回路装置 - Google Patents

混成集積回路装置

Info

Publication number
JPH0513660A
JPH0513660A JP19259791A JP19259791A JPH0513660A JP H0513660 A JPH0513660 A JP H0513660A JP 19259791 A JP19259791 A JP 19259791A JP 19259791 A JP19259791 A JP 19259791A JP H0513660 A JPH0513660 A JP H0513660A
Authority
JP
Japan
Prior art keywords
surge
integrated circuit
chip
hybrid integrated
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19259791A
Other languages
English (en)
Inventor
Yasushi Nomoto
靖 野本
Jiro Honda
次郎 本田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP19259791A priority Critical patent/JPH0513660A/ja
Publication of JPH0513660A publication Critical patent/JPH0513660A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for

Landscapes

  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 【目的】 混成集積回路のＩＣチップを外部入出力端子
からのサージより保護することで製品の信頼性を向上さ
せる。 【構成】 混成集積回路の基板１上の外部入出力端子６
間に放電パターンを形成することで、外部入出力端子か
らのサージを避雷させるようにしたものである。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、混成集積回路に搭載
されたＩＣ保護に関するものである。
【０００２】
【従来の技術】図２は従来の混成集積回路装置を示すも
ので、図において、１は基板、２はＩＣチップ、３は基
板上に形成された厚膜抵抗、４は導体、５は電極ラン
ド、６は電極ランドに半田付けされたリード（外部入出
力端子）であり、信号の入出力を行う。
【０００３】次に動作について説明する。混成集積回路
の基板１上に形成された外部入出力端子６より入力され
た信号は、導体４、抵抗３を通ってＩＣチップ２へ入力
され、再び導体４を通り外部入出力端子６より信号が出
力され、電気回路として動作する。
【０００４】
【発明が解決しようとする課題】従来の混成集積回路装
置は以上のように構成されているが、ＩＣチップがサー
ジに弱いため、取り扱いの際、外部入出力端子には触れ
ない等の注意を払うことが必要で、万一、サージが入力
された場合はＩＣチップが破壊されるなどの問題点があ
った。
【０００５】この発明は上記のような問題点を解消する
ためになされたもので、ＩＣチップをサージによる破壊
から保護することを目的とする。
【０００６】
【課題を解決するための手段】この発明に係る混成集積
回路装置は、サージが入力される外部入出力端子間の基
板上に、放電パターンを形成し、ＩＣチップをサージか
ら保護するようにしたものである。
【０００７】
【作用】この発明における混成集積回路装置は、外部入
出力端子の基板上に放電パターンを形成することで、サ
ージを避雷させたＩＣチップを破壊から保護することが
できる。
【０００８】
【実施例】実施例１．以下この発明の一実施例を図につ
いて説明する。図１において、７は基板１上に形成され
た放電パターンであり、その両端は外部入出力端子６が
半田付けされている電極ランド５へつながっている。な
おその他の構成は図２のものと同様である。
【０００９】以上のようなものにおいて、外部入出力端
子６からのサージは、ＩＣチップ２の方へは行かず、放
電パターン７で避雷され、これによって、ＩＣチップの
サージによる破壊を防ぐことができるものとなる。
【００１０】
【発明の効果】以上のようにこの発明によれば、混成集
積回路の外部入力端子間の基板上に放電パターンを形成
することで、ＩＣチップをサージによる破壊から保護す
ることができる効果がある。
【図面の簡単な説明】
【図１】この発明の一実施例による混成集積回路装置を
示す斜視図である。
【図２】従来の混成集積回路装置を示す斜視図である。
【符号の説明】
１ 混成集積回路基板 ２ ＩＣチップ ３ 厚膜基板抵抗 ４ 導体 ５ 電極ランド ６ 外部入出力端子 ７ 放電パターン

Claims (1)

  1. 【特許請求の範囲】 【請求項１】 混成集積回路の外部入出力端子間の基板
    上に、混成集積回路を形成する導体により、回路配線間
    距離を狭くしたサージ電圧避雷用放電パターンを形成し
    たことを特徴とする混成集積回路装置。
JP19259791A 1991-07-05 1991-07-05 混成集積回路装置 Pending JPH0513660A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19259791A JPH0513660A (ja) 1991-07-05 1991-07-05 混成集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19259791A JPH0513660A (ja) 1991-07-05 1991-07-05 混成集積回路装置

Publications (1)

Publication Number Publication Date
JPH0513660A true JPH0513660A (ja) 1993-01-22

Family

ID=16293917

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19259791A Pending JPH0513660A (ja) 1991-07-05 1991-07-05 混成集積回路装置

Country Status (1)

Country Link
JP (1) JPH0513660A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5931620A (en) * 1997-01-24 1999-08-03 Mitsuba Corporation Structure with a resin embedded fastener component
US6614633B1 (en) 1999-03-19 2003-09-02 Denso Corporation Semiconductor device including a surge protecting circuit
JP2010027841A (ja) * 2008-07-18 2010-02-04 Precise Gauges Co Ltd 電子部品装着装置
US8030760B2 (en) 2006-12-05 2011-10-04 Kabushiki Kaisha Toyota Jidoshokki Semiconductor apparatus and manufacturing method thereof

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5931620A (en) * 1997-01-24 1999-08-03 Mitsuba Corporation Structure with a resin embedded fastener component
US6614633B1 (en) 1999-03-19 2003-09-02 Denso Corporation Semiconductor device including a surge protecting circuit
US6888711B2 (en) 1999-03-19 2005-05-03 Denso Corporation Semiconductor device including a surge protecting circuit
US8030760B2 (en) 2006-12-05 2011-10-04 Kabushiki Kaisha Toyota Jidoshokki Semiconductor apparatus and manufacturing method thereof
JP2010027841A (ja) * 2008-07-18 2010-02-04 Precise Gauges Co Ltd 電子部品装着装置

Similar Documents

Publication Publication Date Title
US4021759A (en) EMP line filter using MOV devices
US20040000725A1 (en) IC substrate with over voltage protection function and method for manufacturing the same
US5130881A (en) IC socket having overvoltage protection
US4021760A (en) EMP circuit board filter using MOV devices
JPH0513660A (ja) 混成集積回路装置
JP2001135897A (ja) プリント回路基板
JPH05267494A (ja) 半導体回路装置の製造方法
JPH03261087A (ja) 静電破壊防止装置
JPS5852866A (ja) 集積回路
JPH0541568A (ja) プリント基板のパターン配置方法
JP2002198466A (ja) 半導体装置
JPH0349524A (ja) 静電気対策回路
JPH0510799B2 (ja)
JP2636214B2 (ja) 静電気吸収器
JPS6042856A (ja) 半導体集積回路
JP2009088396A (ja) 配線基板
JPH065784A (ja) 入力保護回路
TW202349816A (zh) 過度電性應力防護裝置
JPH01245547A (ja) 半導体装置
JPS62204506A (ja) 電源トランス
JPS5838614Y2 (ja) 集積回路用基板
JPH0536489A (ja) 電子装置
JP3074725B2 (ja) 電子端末装置
JP2003031710A (ja) モノリシックｉｃパッケージ
JP2636213B2 (ja) 静電気吸収器