JP2636214B2 - 静電気吸収器 - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明はIC（集積回路）を始めとする半導体素子を静
電気放電から保護するための静電気吸収器に関するもの
である。

従来の技術 近年、電子機器の多機能化に伴ない、家電機器，情報
通信機器，産業機器分野などにおいて電子化が推進され
つつある。この電子化に用いられるIC,LSI（大規模集積
回路）などは優れた機能をもつ反面，静電気などの異常
高電圧に対してきわめて敏感であり、そのため電子機器
の誤動作を招いたり、または破損に至る場合も少なくな
い。一方、電卓やICカードなどに用いられる半導体素子
のように人体などからの静電気放電を回避できない場合
も多くあり、その静電気対策はきわめて重要である。

従来、この種の静電気吸収器は第７図，第８図に示す
ような構成であった。図において、１は通常チップ状を
したICであり、ここでは静電気の被保護素子に当たる。
２はアルミナまたは樹脂などからなる基板で、各種の機
能部品は全てこの基板２の上に設けられる。3a,3b,3c,3
d,3e,3fは基板２の表面にプリント配線により形成され
た信号線路で、それぞれの一端は上記IC1に接続され、
また信号線路3a〜3fのそれぞれの他端は基板２のスルー
ホール４をそれぞれ通じて信号の入出力端子５にそれぞ
れ接続されている。６は上記信号線路3a〜3fと同様に基
板２の表面にプリント配線により形成されたグランド線
で、その一端が上記IC1のグランド端子に接続されてい
る。7a〜7fは酸化亜鉛またはチタン酸ストロンチウムを
主原料とするセラミックからなるチップ状のバリスタ
で、これらバリスタ7a〜7fの表裏には対向する電極8,9
がそれぞれ形成されている。そして、一方の電極８は金
線などを用いたワイヤーボンディング10によってそれぞ
れ上記信号線路3a〜3fに接続されている。また、他方の
電極９はそれぞれグランド線４上に半田もしくは導電性
接着剤などによって電気的，機械的に接続されている。

以上のように構成された従来の静電気吸収器につい
て、以下その動作を説明する。

まず、人体などに蓄積された静電気はほとんどの場
合、手の指先を通じてIC1の入出力端子５などへ放電さ
れる。そのため、入出力端子５に侵入した静電気の異常
高高圧は、スルーホール4,信号線路3a〜3fに現われ、バ
リスタ7a〜7fがない場合にはその高電圧がそのままIC1
に印加され、一瞬にしてIC1は破壊されることになる。
しかし、バリスタ7a〜7fが信号線路3a〜3f,グランド線
４間に接続されていることにより、静電気はバリスタ7a
〜7fによって吸収され、IC1は保護されることとなる。

発明が解決しようとする問題点 しかしながら、このような従来の構成では、IC1の信
号線路の数だけバリスタが必要となり、IC1の保護とし
てのバリスタのコストならびに組立コスト面で問題があ
ると同時に、ICカードなどへの適用において最重要点で
あるバリスタの厚みの制約があり、経済面ならびに適用
面で問題があるものであった。

本発明はこのような問題点を解決しようとするもの
で、バリスタの電気的特性を何ら阻害することなく、経
剤的で、且つ厚みの薄い静電気吸収器を提供しようとす
ることを目的としている。

問題点を解決するための手段 そこで本発明の静電気吸収器は、基板と、基板上に設
けた半導体素子と、この半導体素子に接続した複数の信
号線路と、これら信号線路に接続した入，出力端子と、
この基板上に設けたグランド線と、このグランド線と少
なくとも一つの信号線路とを覆うように設けたバリスタ
膜と、このバリスタ膜を介して前記グランド線及び前記
信号線路と面対向するように形成した表面電極とを備
え、前記信号線路と前記グランド線間において、前記信
号線路と前記表面電極間に形成されたバリスタ特性と、
前記表面電極と前記グランド線間に形成されたバリスタ
特性とが前記表面電極を介して、直列に接続されたこと
を特徴とするもである。

作用 この構成によると、入，出力端子に侵入した静電気の
異常高電圧は、信号線路〜バリスタ膜〜表面電極〜バリ
スタ膜〜グランド線の経路で放電され、半導体素子を保
護することができる。

実 施 例 以下、本発明の一実施例について第１図，第２図を参
照しながら説明する。

第１図，第２図において、11は通常チップ状をしたIC
などの半導体素子であり、ここでは静電気の被保護素子
に当たる。12は基板、13a〜13fは信号線路、14はスルー
ホール、15は信号の入出力端子、16はグランド線であ
り、これらはそれぞれ従来の基板２、信号線路3a〜3f,
スルーホール4,信号の入出力端子５に対応するものであ
る。17a18は膜状をなしたるバリスタ膜で、例えば酸化
亜鉛を主原料としたバリスタ粉にガラス粉末と有機ビヒ
クルを加えて混練し、それを信号線路13aとグランド線1
6との両者を覆うように上記基板12の上にスクリーン印
刷後、焼成して形成されるものである。また、バリスタ
膜17aの厚みは数μｍ〜数十μｍ程度である。18aはバリ
スタ膜17aの表面に焼付けられた電極で、平面透視的に
信号線路13aとグランド線16の両者をバリスタ膜17aを通
して覆うように形成されている。ここで、基板12には耐
熱特性が要求されるため、一般にはアルミナの薄板が用
いられる。また、信号線路13aとグランド線16との極間
距離はバリスタ膜17aの厚みの２倍よりも十分広いもの
とする。このように構成することによって、信号線路13
aとグランド線16間にサンドイッチ型のバリスタが構成
されたことになり、そのバリスタ電圧（バリスタの立上
り電圧）はバリスタ膜17の厚みを制御することで任意に
設定することができる。また、静電気耐量（静電気を吸
収する能力）は、電極18aと信号線路13a,グランド線16
との平面透視的に重なる面積によって同様に任意に設定
することができる。

次に、以上のように構成された静電気吸収器の動作を
説明する。まず、従来例と同様に静電気が例えば信号の
入出力端子15から侵入した場合、静電気の高電気の高電
圧はスルーホール14,信号線路13aに現われる。そして、
この高電圧はバリスタ膜17→電極18a→バリスタ膜17a→
グランド線16へと放電され、IC11には安全な電圧しか印
加されず、IC11は静電気放電から保護される。また、第
１図および第２図では６本の信号線路13a〜13fを示して
いるが、その動作および動作は他の信号線路13b〜13fに
おいても同様である。

以上のように本実施例によれば、バリスタの形成が印
刷並びに焼成によって行われるため、信号線路13a〜13f
とグランド線16間のバリスタ単価並びに組込みコストが
大幅に削減され、さらにバリスタを膜状に形成するた
め、薄形化への対応が可能となり、ICカードなどの厚み
に制約のある分野への適用を実現することができる。ま
た、バリスタ特性が電極18aを介して形成されているた
め、信号線路13aとグランド線16が大きく離れていて
も、そのバリスタ電圧は単にバリスタ膜17aの厚みのみ
で制御できるという効果をもつものである。

次に、本発明の第２の実施例について第３図，第４図
と共に説明する。上記第１の実施例との違いは、１枚の
バリスタ膜と１個の電極で全ての信号線路をカバーしよ
うとした点である。図で19は６本の信号線路13a〜13fと
グランド線16を覆うように形成されたバリスタ膜、20は
バリスタ膜19の表面に焼付けられた電極で、平面透視的
に各信号線路13a〜13fとグランド線16をバリスタ膜19を
通して覆うように形成されている。

このように構成された静電気吸収器の作用は第１実施
例と同様であるが、バリスタ膜形成のパターンが簡単に
なると同時にバリスタ特性が各信号線路間にも得られる
ことになり、信号線路〜信号線路間の静電気放電をも吸
収できる効果を有するものである。

次いで、本発明の第３の実施例について第５図，第６
図と共に説明する。上記第１の実施例との違いは第２の
実施例で示した点と同一であるが、これに加えてバリス
タ膜の形成位置を信号線路の途中とした点である。図に
おいて、21はグランド線、22はグランド線21と各信号線
路13a〜13fのIC11への途中の部分を覆うように形成され
たバリスタ膜、23は電極20に相当する電極である。

このように構成された静電気吸収器の作用は第２の実
施例と同様であるが、バリスタ膜形成のパターン形状が
任意に選べ、また信号線経路にバリスタが形成されてい
るため、静電気放電時の信号線路上での電圧降下による
制限電圧上昇という悪影響が除去できるといった効果を
もつものである。

発明の効果 以上本発明は、基板上の信号線路とグランド線の表面
を覆うようにバリスタ膜を形成し、このバリスタ膜上に
表面電極を形成し、信号線路とグランド線間、信号線路
と表面電極間、表面電極とグランド線間にそれぞれバリ
スタ特性が形成されるとともに、これらのバリスタが直
列に接続された構造としたものである。

その結果、入，出力端子に侵入した静電気の異常高電
圧は、信号線路〜バリスタ膜〜表面電極〜バリスタ膜〜
グランド線の経路で放電され、半導体素子を保護するこ
とができる。また経済的で製造し易い上、薄型対応が可
能であるので、極めて有用性の高いものである。

【図面の簡単な説明】

第１図は本発明における静電気吸収器の一実施例を示す
平面図、第２図は同第１図のＡ−Ａ′線の断面図、第３
図は本発明の第２の実施例における静電気吸収器の平面
図、第４図は同第３図のＢ−Ｂ′線の断面図、第５図は
本発明の第３の実施例における静電気吸収器の平面図、
第６図は同第５図のＣ−Ｃ′線の断面図、第７図は従来
例の静電気吸収器を示す平面図、第８図は同第７図のＤ
−Ｄ′線の断面図である。 11……半導体素子、12……基板、13a〜13f……信号線
路、14……スルーホール、15……信号の入出力端子、1
6,21……グランド線、17a,19,22……バリスタ膜、18a,2
0,23……電極。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】基板、基板上に設けた半導体素子と、この
   半導体素子に接続した複数の信号線路と、これら信号線
   路に接続した入，出力端子と、この基板上に設けたグラ
   ンド線と、このグランド線と少なくとも一つの信号線路
   とを覆うように設けたバリスタ膜と、このバリスタ膜を
   介して前記グランド線及び前記信号線路と面対向するよ
   うに形成した表面電極とを備え、前記信号線路と前記グ
   ランド線間において、前記信号線路と前記表面電極間に
   形成されたバリスタ特性と、前記表面電極と前記グラン
   ド線間に形成されたバリスタ特性とが前記表面電極を介
   して、直列に接続されたことを特徴とする静電気吸収
   器。