JPS62144303A

JPS62144303A - 静電気吸収器

Info

Publication number: JPS62144303A
Application number: JP60286105A
Authority: JP
Inventors: 住吉　幹夫
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1985-12-19
Filing date: 1985-12-19
Publication date: 1987-06-27
Anticipated expiration: 2012-07-30
Also published as: JP2636214B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明はＩＣ（集積回路）を始めとする半導体素子を静
電気放電から保護するための静電気吸収器に関するもの
である。

従来の技術近年、電子機器の多機能化に伴ない、家電機器。

情報通信機器、産業機器分野などにおいて電子化が推進
されつつある。この電子化に用いられるＩＣ。

ＬＳＩ　　（大規模集積回路）などは優れた機能をもつ
反面、静電気などの異常高電圧に対してきわめて敏感で
８Ｉ）、そのため電子機器の誤動作を招いたり、または
破損に至る場合も少なくない。一方、電卓やＩＣカード
などに用いられる半導体素子のように人体などからの静
電気放電を回避できない場合も多くあり、その静電気対
策はきわめて重要である。

従来、この種の静電気吸収器は第７図、第８図に示すよ
うな構成であった。図において、１は通常チップ状をし
たＩＣであり、ここでは静電気の被保護素子に当たる。

２はアルミナまたは樹脂などからなる基板で、各種の機
能部品は全てこの基板２の上に設けられる。３ａ　、３
ｂ　、３ｃ　、３ｄ。

３ｅ、３ｆは基板２の表面にプリント配線により形成さ
れた信号線路で、それぞれの一端は上記ＩＣ１に接続さ
れ、また信号線路３ａ〜３ｆのそれぞれの他端は基板２
のスルーホール４をそれぞれ通じて信号の入出力端子５
にそれぞれ接続されている。６は上記信号線路３ａ〜３
ｆと同様に基板２０表面にプリント配線により形成され
たグランド線で、その一端が上記工Ｃ１のグランド端子
に接続されている。７ａ〜７ｆは酸化亜鉛またはチタン
酸ストロンチウムを主原料とするセラミックからなるチ
ップ状のバリスタで、これらバリスタ７ａ〜７ｆの表裏
には対向する電極８．９がそれぞれ形成されている。そ
して、一方の電極８は金線などを用いたワイヤーボンデ
ィング１０によってそれぞれ上記信号線路３ａ〜３ｆに
接続されている。また、他方の電極９はそれぞれグラン
ド線４上に半田もしくは導電性接着剤などによって電気
的２機械的に接続されている。

以上のように構成された従来の静電気吸収器について、
以下その動作を説明する。

まず、人体などに蓄積された静電気はほとんどの場合、
手の指先を通じてＩＣ１の入出力端子５などへ放電され
る。そのため、入出力端子６に侵入した静電気の異常高
電圧は、スルーホール４゜信号線路３ａ〜３ｆに現われ
、バリスタ７ａ〜７ｆがない場合にはその高電圧がその
まま工Ｃ１に印加され、−瞬にしてＩＣ１は破壊される
ことになる。しかし、バリスタ７ａ〜７（が信号線路３
ａ〜３ｆ、グランド線４間に接続されていることにより
、静電気はバリスタ７ａ〜７ｆによって吸収され、ＩＣ
１は保護されることとなる。

発明が解決しようとする問題点しかしながら、このような従来の構成では、工Ｃ１の信
号線路の数だけバリスタが必要となり、工Ｃ１の保護と
してのバリスタのコストならびに組立コスト面で問題が
あると同時に、ＩＣカードなどへの適用において最重要
点であるバリスタの厚みの制約があり、経剤面ならびに
適用面で問題があるものであった。

本発明はこのような問題点を解決しようとするもので、
バリスタの電気的特性を何ら阻害することなく、経剤的
で、且つ厚みの薄い静電気吸収器を提供しようとするこ
とを目的としている。

問題点を解決するための手段本発明は上記問題点を解決するため、プリント配線の信
号線路とグランド線の両者の表面を覆うようにバリスタ
膜を形成し、そのバリスタ膜の表面に設けられた電極を
介して信号線路とグランド線間にバリスタ特性をもたせ
たものである。

作　　用本発明は上記した構成により、信号の入出力端子に侵入
した静電気放電をバリスタ膜を通じてグランド線にバイ
パスし、半導体素子を保護することができることとなる
。

実施例以下、本発明の一実施例について第１図、第２図を参照
しながら説明する。

第１図、第２図において、１１は通常チップ状をしたＩ
Ｃなどの半導体素子であり、ここでは静電気の被保護素
子に当たる。１２は基板、１３ａ〜１３ｆは信号線路、
１４はスルーホール、１５は信号の入出力端子、１６は
グランド線であり、これらはそれぞれ従来の基板２．信
号線路３ａ〜３ｆ、スルーホール４．信号の入出力端子
５に対応するものである。１７ａは膜状をなしたるバリ
スタ膜で、例えば酸化亜鉛を主原料としたバリスタ粉に
ガラス粉末と有機ビヒクルを加えて混練し、それを信号
線路１３ａとグランド線１６との両者を覆うように上記
基板１２の上にスクリーン印刷後、焼成して形成される
ものである。また、バリスタ膜１７ａの厚みは数μｍ〜
数十μｍ程度である。１８ａはバリスタ膜１７ａの表面
に焼付けられた電極で、平面透視的に信号線路１３ａと
グランド線１６の両者をバリスタ膜１７ａを通して覆う
ように形成されている。ここで、基板１２には耐熱特性
が要求されるため、一般にはアルミナの薄板が用いられ
る。また、信号線路１３ａとグランド線１６との極間距
離はバリスタ膜１７ａの厚みの２倍よりも十分広いもの
とする。このように構成することによって、信号線路１
３ａとグランド線１６間にサンドインチ型のバリスタが
構成されたことになり、そのバリスタ電圧（バリスタの
立上り電圧）はバリスタ膜１７の厚みを制御することで
任意に設定することができる。また、静電気耐量（静電
気を吸収する能力）は、電極１８ａと信号線路１３ａ、
グランド線１６との平面透視的に重なる面積によって同
様に任意に設定することができる。

次に、以上のように構成された静電気吸収器の動作を説
明する。まず、従来例と同様に静電気が例えば信号の入
出力端子１５から侵入した場合、静電気の高電気の高電
圧はスルーホール１４．信号線路１３ａに現われる。そ
して、この高電圧はハＩＪスタ膜１７→電極１８ａ→バ
リスタ膜１７ａ→グランド線１６へと放電され、ＩＣ１
１には安全な電圧しか印加されず、工Ｃ１１は静電気放
電から保護される。また、第１図および第２図では６本
の信号線路１３８〜１３ｆを示しているが、その構成お
よび動作は他の信号線路１３ｂ〜１３ｆにおいても同様
である。

以上のように本実施例によれば、バリスタの形成が印刷
並びに焼成によって行われるため、信号線路１３ａ〜１
３ｆとグランド線１６間のバリスタ単価並びに組込みコ
ストが大幅に削減され、さらにバリスタを膜状に形成す
るため、薄形化への対応が可能となり、ＩＣカードなど
の厚みに制約のある分野への適用を実現することができ
る。寸た、バリスタ特性が電極１８ａを介して形成され
ているため、信号線路１３ａとグランド線１６が大きく
離れていても、そのバリスタ電圧は単にバリスタ膜１７
ａの厚みのみで制御できるという効果をもつものである
。

次に、本発明の第２の実施例について第３図。

第４図と共に説明する。上記第１の実施例との違いは、
１枚のバリスタ膜と１個の電極で全ての信号線路をカバ
ーしようとした点である。図で１９は６本の信号線路１
３ａ〜１３ｆとグランド線１６を覆うように形成された
バリスタ膜、２０はバリスタ膜１９の表面に焼付けられ
た電極で、平面透視的に各信号線路１３ａ〜１３ｆとグ
ランド線１６をバリスタ膜１９を通して覆うように形成
されている。

このように構成された静電気吸収器の作用は第１の実施
例と同様であるが、バリスタ膜形成のパターンが簡単に
なると同時にバリスタ特性が各信号線路間にも得られる
ことになり、信号線路〜信号線路間の静電気放電をも吸
収できる効果を有するものである。

次いで、本発明の第３の実施例について第５図。

第６図と共に説明する。上記第１の実施例との違いは第
２の実施例で示しだ点と同一であるが、これに加えてバ
リスタ膜の形成位置を信号線路の途中とした点である。

図において、２１はグランド線、２２はグランド線２１
と各信号線路１３ａ〜１３ｆの工Ｃ１１への途中の部分
を覆うように形成されたバリスタ膜、２３は電極２０に
相当する電極である。

このように構成された静電気吸収器の作用は第２の実施
例と同様であるが、バリスタ膜形成のパターン形状が任
意に選べ、また信号線経路にバリスタが形成されている
ため、静電気放電時の信号線路上での電圧降下による制
限電圧上昇という悪影響が除去できるといった効果をも
つものである。

発明の効果以上のように本発明によれば、信号線路〜グランド線間
にバリスタ膜を設け、その表面に形成された電極を介し
て信号線路〜グランド線間にバリスタ特性を形成するこ
とによって、バリスタ単価並びに組込みコストが安く、
薄形対応が可能な静電気吸収器が提供できるという効果
をもつものである。

【図面の簡単な説明】

第１図は本発明における静電気吸収器の一実施例を示す
平面図、第２図は同第１図のＡ−Ａ’線の断面図、第３
図は本発明の第２の実施例における静電気吸収器の平面
図、第４図は同第３図のＢ−Ｂ’線の断面図、第５図は
本発明の第３の実施例における静電気吸収器の平面図、
第６図は同第５図のＣ−Ｃ’線の断面図、第７図は従来
例の静電気吸収器を示す平面図、第８図は同第７図のＤ
　−Ｄ’線の断面図である。１１・・・・・・半導体素子、１２・・・・・・基板、
１３ａ〜１３ｆ・・・・・・信号線路、１４・・・・・
・スルーホール、１５−・・・・・信号の入出力端子、
１６．２１・・・・・・グランド線、１７　ａ　、　１
９　、２２−−＝バリスタ膜、１８ａ。２０．２３・・・・・・電極。第３図

Claims

【特許請求の範囲】

　半導体素子に結線される複数の信号線路がプリント配
線によって形成され、バリスタ膜が上記プリント配線の
信号線路とグランド線の両者の表面を覆うように形成さ
れ、上記バリスタ膜の表面に設けられた電極を介して上
記信号線路とグランド線間にバリスタ特性が形成された
ことを特徴とする静電気吸収器。