JPS61189604A

JPS61189604A - サ−ジ吸収器

Info

Publication number: JPS61189604A
Application number: JP3083285A
Authority: JP
Inventors: 住吉　幹夫
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1985-02-19
Filing date: 1985-02-19
Publication date: 1986-08-23

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明は、ＩＣ（集積回路）をはじめとする半導体素子
を静電気放電、雷サージ電圧、開閉サージ電圧などの異
常高電圧から保護するためのサージ吸収器に関するもの
である。

従来の技術近年、電子機器の多機能化に伴ない、家電機器、情報通
信Ｉｌ器、産業機器分野などにおいて、電子化が推進さ
れつつある。この電子化に用いられるＩＣ，ＬＳＩ　（
大規模集積回路）などは、優れた機器をもつ反面、静電
気、雷サージ電圧などの異常電圧に対して極めて敏感で
あり、そのため電子機器の誤動作を１８いたり、または
破壊に至る場合も少なくない。そのため、電子機器の信
頼性を確保・向上させる観点からも、これら半導体素子
のサージ電圧対策は極めて重要である。

従来、この種のサージ吸収器は、第７図Ａ、Ｂに示すよ
うな構成であった。第７図において、１は板状のバリス
タ素子で、一般に酸化亜鉛またはチタン酸ストロンチウ
ムなどを主原料とするセラミクスにより構成されている
。２．３はバリスタ素子１の表裏に銀ペーストの焼付な
どによって形成された電極であり、バリスタ素子１を挟
んで相対向している。４，５は電極２，３上に半田付け
などで接続されたリード線である。

サージ吸収器のリード線４，５は、半導体素子につなが
るＩＩ電源線あるいは信＠線の線間に接続され、これら
の線間に侵入する静電気放電、雷サージ電圧などの異常
電圧を吸収する。この時、異常電圧に伴なうサージ電流
は、リード線４→電極２→バリスタ素子１→電極３→リ
ード線５と流れ、そしてバリスタ素子１によって制限さ
れた電極２〜３間の電圧が半導体素子に印加されること
になる。

発明が解決しようとする問題点しかしながら、このような従来の構成では、充分にバリ
スタ素子１の特性を発揮できず、半導体素子を保護でき
ないという問題点があった。すなわち、リードｌ１１４
．５は極めて短い長さではあるが、僅かなインダクタン
スを有しているため、高周波を有した異常電圧に対して
は、大きな電圧降下がリード線４．５に生じる。このた
め半導体素子に印加される電圧は、バリスタ素子１の制
限電圧に加えて、この電圧が印加され、実際に半導体素
子に印加される電圧はバリスタ素子１の制限電圧の数倍
になることもある。

本発明は上記問題点を解決するもので、半導体素子に印
加される電圧がバリスタの制限電圧のみになるサージ吸
収器を提供することを目的とする。

問題点を解決するための手段上記問題点を解決するため、本発明のサージ吸収器は、
バリスタ素子と、このバリスタ素子の両面にバリスタ素
子を挟んで相対向するように形成された電極と、これら
電極のうち少なくとも一方のＮ極の縁部に設けられた２
個の電極端子とを備えた構成としたものである。

作用上記構成によれば、バリスタ素子の少なくとも一方の電
極の縁部に、半導体素子保護側用と異常電圧浸入の線路
側用との２個の電極端子を設けたので、線路側からみた
制限電圧は、従来と同様バリスタ素子のｔｌＪ限電圧電
圧ンダクタンス成分による電圧降下が加わったものとな
るが、半導体素子側からみれば、バリスタの制限電圧の
みとなり、保護特性の優れたサージ吸収器が得られる。

実施例以下、本発明の実施例を第１図〜第６図に基づいて説明
する。

第１図Ａ−Ｃは本発明の第１の実施例におけるサージ吸
収器を示し、Ａは平面図、Ｂは側面図、Ｃは背面図であ
る。第１図において、６は酸化亜鉛などを主原料とする
板状のチップ状セラミックバリスタ素子、７はチップ状
セラミックバリスタ素子６の一方の面に形成された電極
、８ａ、８ｂは電極７の１辺に形成された突出部からな
る電極端子、９はチップ状セラミックバリスタ素子６の
他方の面に形成された電極である。電極７．９はチップ
状セラミックバリスタ素子６を挟んで相対向しており、
銀ペーストのスクリーン印刷、５００〜８０Ｇ℃の焼付
けなどによって形成されている。

サージ吸収器としての接続には次の２つの方法がある。

第１の方法は、電Ｉｉ９のいずれかの部分および電極端
子８ａ、８ｂにそれぞれリード線を接続する方法、第２
の方法は、チップ部品としての適用で、電極９を半田あ
るいは導電性接着剤でプリント配線などへ直接接続し、
電極端子Ｂａ。

８ｂへはワイヤーボンディングで結線する方法である。

いずれの場合も、電極９に接続されるのは電源線あるい
は信号線の一方側であり、電極端子８ａ、８ｂに接続さ
れるのは他方側のそれぞれ半導体素子保護側及び異常電
圧侵入の線路側で、電源あるいは信号の各線路が電極７
を経由することとなる。

次に動作を説明する。例えば、電極端子８ａを線路側に
、また電極端子８ｂを保護側にそれぞれ接続した場合、
線路側から侵入した異常電圧は、電極端子８ａ→電極７
→電極端子８ｂを経て半導体素子保護側に伝わろうとす
る。その間にチップ状セラミックバリスタ素子６を介し
てＮ極９ヘサ−ジ電流が流れ、異常電圧は吸収される。

この時、電極端子８ｂと電極９との間の劃りすなわら半
導体素子保護側の電圧は、チップ状セラミックバリスタ
素子６の制限電圧のみとなり、電極端子８ｂへの接続線
のインダクタンスなどの影響は全く受けない。そして電
極端子８ａ、　８ｂの間隔を広げて電極端子８ａから電
極端子８ｂに至る距離を長くしていることによって、バ
リスタ上でサージが吸収される時間が長くなり、また、
制限電圧傾度的にも、より低い制限電圧が得られること
になる。

次に本発明の第２の実施例について第２図Ａ。

８、Ｃを用いて説明する。この実施例において、上記第
１の実施例との違いは、電極端子１０ａ、１０ｂを、電
極７の対向辺からそれぞれ取り出したところにある。こ
のように構成されたサージ吸収器の作用は、第１図に示
す第１の実施例のものと同様であるが、電極端子１０ａ
と１０ｂとの間の距離が第１の実施例よりもさらに良い
ため、より低い制限電圧が得られる。

次に本発明の第３の実施例について第３図Ａ。

Ｂ、Ｃを用いて説明する。この実施例において、上記第
１の実施例との違いは、電極端子１１ａ、　１１ｂを、
電極７の隣接する２辺からそれぞれ取り出したところに
ある。このように構成されたサージ吸収器の作用は、第
１図に示す第１の実施例のものと同様であるが、電極端
子１１ａと１１ｂとの間の距離を、はぼ電極７の対角線
の長さとすることもでき、第１の実施例よりもさらに長
いため、より低い制限電圧が得られる。

次に本発明の第４の実施例について第４図Ａ。

Ｂ、Ｃを用いて説明する。本実施例において、上記第１
の実施例との違いは、サージ吸収器をプリント基板上へ
７エイスポンデイングできるように、各電極端子１２ａ
、　１２ｂならびに他面の電極９の一端部１３が、チッ
プ状セラミックバリスタ素子６の側面を経て反対面の端
部まで延設されている点である。このように構成された
サージ吸収器の作用は、第１図に示す第１の実施例のも
のと同様であるが、フェイスボンディングが可能となる
。

次に本発明の第５の実施例について第５図Ａ。

Ｂを用いて説明する。第５図Ａはサージ吸収器の平面図
、同図ＢはＡにおけるＡ−Ａｌｔに沿う断面図である。

本実施例において、上記第１の実施例との違いは、サー
ジ吸収器をプリント基板上へ７エイスボンデイングでき
るように、一方の面の電極７の縁部に２個の金属板を接
続して電極端子１４ａ、　１４ｂとし、かつ他方の面の
電極９に金属板を接続して外部端子１５とした点である
。電極端子１４ａ、　１４ｂとしての金属板は電極７に
半田あるいは導電性接着剤などによって接続されている
。また外部端子１５としての金属板は、電極９から同様
な方法で、電極端子１４ａ、　１４ｂと同一面に引き出
されている。１６は樹脂等でモールドされる部分である
。

このように構成されたサージ吸収器の作用は、第１図に
示す第１の実施例のものと同様であるが、フェイスボン
ディングが可能となる。

次に本発明の第６の実施例について第６図Ａ。

Ｂを用いて説明する。上記第５の実施例との大きな違い
は、電極端子１４ａ、　１４ｂを構成する金属板１７を
一枚にした点である。すなわち、電極７と略同−形状を
有し、且つ縁部には電極端子１４ａ、１４ｂを備えた一
枚の金属板１γを電極７上に半田あるいは導電性接着剤
などで接合したものである。また他方の面の電極９にも
、外部端子１５を有する大きな金属板１８が同様の方法
で接続されている。このように構成されたサージ吸収器
の作用は、第１図に示す第１の実施例のものと同様であ
るが、フェイスボンディングが可能になり、ざらには、
電源線あるいは信号線の電流が、主として金属板１７を
流れることになり、通電容量が向上する。

なお上記実施例においては、電極７のみに２個の電極端
子を設けた例について説明したが、電極７．９の双方に
同様な電極端子を設けてもよく、このようにすれば、制
限電圧低減効果などをさらに向上させることができる。

発明の効果以上述べたごとく本発明によれば、バリスタ素子の両面
の電極のうち少なくとも一方の電極の縁部に２個の電極
端子を設けたので、異常電圧吸収時に半導体素子に印加
される電圧が接続線のインダクタンスに影響されず、バ
リスタ素子の制限電圧のみとなり、優れたサージ吸収効
果を得ることがぐきる。

【図面の簡単な説明】

第１図Ａは本発明の第１の実施例におけるサージ吸収器
の正面図、同図８は同側面図、同図Ｃは同背面図、第２
図Ａは本発明の第２の実施例におけるサージ吸収器の正
面図、同図８は同側面図、同図Ｃは同背面図、第３図Ａ
は本発明の第３の実施例におけるサージ吸収器の正面図
、同図８は同側面図、同図Ｃは同背面図、第４図Ａは本
発明の第４の実施例におけるサージ吸収器の正面図、同
図Ｂは同側面図、同図Ｃは同背面図、第５図Ａは本発明
の第５の実施例におけるサージ吸収器の正面図、同図Ｂ
　４．ｔ　ＡのＡ−Ａ線に沿う断面図、第６図Δは本発
明の第６の実施例におけるサージ吸収器の正面図、同図
ＢはＡのＢ−Ｂ線に沿う断面図、第７図Ａは従来のサー
ジ吸収器の正面図、同図８は同側面図である。６・・・チップ状セラミックバリスタ素子、７．９・・
・電極、８ａ、　８ｂ、　１０ａ、　１０ｂ、　１１ａ
、　１１ｂ、　１２ａ、　１２ｂ、　１４ａ。１４ｂ・・・電極端子代理人　　　森　　本　　義　　弘第１図（Ａン　　　　　　　（８ン　　　　　　　（Ｃ）第４
図第５図

Claims

【特許請求の範囲】１、バリスタ素子と、このバリスタ素子の両面にバリス
タ素子を挟んで相対向するように形成された電極と、こ
れら電極のうち少なくとも一方の電極の縁部に設けられ
た２個の電極端子とを備えたサージ吸収器。２、各電極端子が、電極からバリスタ素子の側面を経て
バリスタ素子の反対側の面まで及んで形成されている特
許請求の範囲第１項記載のサージ吸収器。３、電極端子が、電極に固着された金属板により構成さ
れている特許請求の範囲第１項記載のサージ吸収器。４、電極端子が、電極上に固着された電極と略同形状の
金属板の縁部から一体に突設された突出部により構成さ
れている特許請求の範囲第１項記載のサージ吸収器。