JPH0334887Y2 - - Google Patents

Description

【考案の詳細な説明】 産業上の利用分野 本考案はIC（集積回路）を始めとする半導体素
子を静電気放電、雷サージ電圧、開閉サージ電圧
などの異常高電圧から保護するためのサージ吸収
器に関するものである。

従来の技術 近年、電子機器の多機能化に伴い、家電機器、
情報通信機器、産業機器分野などにおいて電子化
が推進されつつある。この電子化に用いられる
IC、LSI（大規模集積回路）などは優れた機能を
もつ反面、静電気、雷サージ電圧などの異常電圧
に対して極めて敏感であり、そのため電子機器の
誤動作を招いたり、または破壊に至る場合も少な
くない。そのため、電子機器の信頼性を確保、向
上させる観点からも、これら半導体素子のサージ
電圧対策は極めて重要である。

従来、この種のサージ吸収器は第４図ａ、ｂに
示すような構成であつた。第４図において、１は
板状をなしたるバリスタ素子で、一般に酸化亜鉛
またはチタン酸ストロンチウムなどを主原料とす
るセラミツクスである。２および３はバリスタ素
子１の表裏に対向する位置に銀ペーストの焼付な
どによつて形成された電極である。４、５は電極
２，３上に半田付けなどで接続されたリード線で
ある。

以上のように構成された従来のサージ吸収器に
ついて以下その動作を説明する。

サージ吸収器のリード線４，５は半導体素子に
つながる電源線、あるいは信号線の線間に接続さ
れ、これらの線間に侵入する静電気放電、雷サー
ジ電圧などの異常電圧を吸収する。この時、異常
電圧に伴うサージ電流は、リード線４→電極２→
バリスタ素子１→電極３→リード線５と流れ、そ
してバリスタ素子１によつて制限された電極２〜
３間の電圧が半導体素子に印加されることにな
る。

考案が解決しようとする問題点 しかしながら、このような従来の構成では十分
にバリスタ素子１の特性が発揮できず、半導体素
子が保護できないという問題点があつた。すなわ
ちリード線４，５は極めて短い長さではあるが、
僅かなインダクタンスを有しているため、高周波
を有した異常電圧に対しては、大きな電圧降下が
リード線４，５に生じる。このため半導体素子に
印加される電圧はバリスタ素子１の制限電圧に加
えてこの電圧が印加され、実際に半導体素子に印
加される電圧はバリスタ素子１の制限電圧の数倍
になることもある。

本考案はこのような問題点を解決しようとする
もので、半導体素子に印加される電圧がバリスタ
の制限電圧のみになるサージ吸収器を提供するこ
とを目的としている。

問題点を解決するための手段 本考案は上記問題点を解決するため、表裏に対
向する電極を有したバリスタの少なくとも一方の
電極の端部に複数個の端子を設け、そこから外部
にコム状電気端子を引き出したものである。

作 用 本考案は上記した構成により、少なくとも一方
の電極面上に半導体素子保護側用と異常電圧侵入
の線路側の２本の端子が設けられたことになり、
線路側からみた制限電圧は、従来と同様バリスタ
の制限電圧にインダクタンス成分による電圧降下
が加わつたものとなるが、半導体素子側からみれ
ば、バリスタの制限電圧のみとなり、保護特性の
優れたサージ吸収器が得られることになる。

実施例 第１図は本考案の一実施例によるサージ吸収器
を示す図で、同図ａは正面図、同図ｂは同図ａの
裏面図である。第１図において、６は酸化亜鉛な
どを主原料とする板状のバリスタ素子、７，８は
それぞれバリスタ素子６の表裏に設けられ、互い
に対向する電極、９，１０は電極７の端部より、
また、１１，１２は電極８の端部より引き出され
た端子部、１３，１４，１５，１６は端子部９，
１０，１１，１２にそれぞれ半田付けなどによつ
て電気的、機械的に接続され、外部に引き出され
たコム状電気端子、１７，１８，１９，２０はコ
ム状電気端子１３，１４，１５，１６の接続にお
ける機械的強度を上げるために、端子部９，１
０，１１，１２の反対面に部分的に設けられた電
極部である。

電極７，８、端子部９，１０，１１，１２は従
来と同様、銀ペーストのスクリーン印刷、500〜
900℃の焼付けによつて形成される。また、コム
状電気端子１３，１４，１５，１６には先端が２
分され、バリスタ素子６を挟み込む形状を有した
端子が用いられる。

次に、以上のように構成されたサージ吸収器の
動作を説明する。今、例として電気端子１３，１
５を線路側に、また電気端子１４，１６を保護側
にそれぞれ接続した場合、線路側から侵入した異
常電圧は、コム状電気端子１３→端子部９→電極
７→端子部１０→コム状電気端子１４を経て、半
導体素子保護側に伝わろうとする。その間にバリ
スタ素子６を介して電極８へサージ電流が流れ、
異常電圧は吸収される。この時、コム状電気端子
１４，１６間の電圧、すなわち半導体素子保護側
の電圧はバリスタ素子６の制限電圧のみとなり、
端子部９，１２への接続線のインダクタンスなど
の影響は全く受けない。そのため、従来例に比
し、より低い制限電圧が得られ、半導体素子の保
護に適したサージ吸収器が得られることになる。

次いで、本考案の第２の実施例について第２図
と共に説明する。上記第１の実施例との違いは、
コム状電気端子の引き出しを交互にした点であ
る。すなわち、第１の実施例の場合は、端子部９
ー１０，１１ー１２の引き出しを外側２本、内側
２本としたものであつたが、第２の実施例では、
交互に端子部を引き出している。２１は電極、２
２，２３は交互に引き出された端子部で、バリス
タ素子６の裏面も同様な形状をなしている。この
ように構成されたサージ吸収器の作用は第１図と
同様であるが、電極２１の形状が表裏同一パター
ンを用いることができるため製造面における作業
性、経済性が優れるという効果をもつものであ
る。

さらに、本考案の第３の実施例について第３図
ａ，ｂと共に説明する。上記第１の実施例との違
いは、２個の端子部を設けた電極を片面のみに形
成した点である。２４は２個の端子部をもつ電極
で第１図の電極７と同様である。２５は１個の端
子部２６を中央端部にもつた電極であり、サージ
吸収器として総計３本の電気端子を引き出したも
のである。このように構成されたサージ吸収器の
作用は第１図と同様であるが、これは適用回路
上、アース側の線路にサージ吸収器の２個の電気
端子が接続できない場合、例えばシヤーシーがア
ース側線路になつている場合などに適した構造を
もつものである。すなわち、中央の１個のコム状
電気端子をアースへ、また両端の２個のコム状電
気端子は線路へ接続することによつてサージ吸収
器の働きを発揮するものである。

考案の効果 以上のように本考案によれば、表裏に対向する
電極を有した板状のバリスタの少なくとも一方の
電極の端部に複数個の端子を設け、その部分から
外部へのコム状電気端子を設けることによつて、
異常電圧吸収時、半導体素子に印加される電圧が
接続線のインダクタンスに影響されず、バリスタ
の制限電圧のみになり、優れたサージ吸収効果が
得られることとなる。

なお、本考案の実施例では、一方向のみに電気
端子を取り出したが、反対方向、ならびに隣り合
う辺の方向に取り出しても同様な効果が得られる
ことは言うまでもない。

【図面の簡単な説明】

第１図ａ，ｂは本考案の一実施例によるサージ
吸収器を示す正面図、裏面図、第２図は本考案の
第２の実施例を示す正面図、第３図ａ，ｂは本考
案の第３の実施例を示す正面図、裏面図、第４図
ａ，ｂは従来例のサージ吸収器を示す正面図、側
面図である。 １，６……バリスタ素子、２，７，８，２１，
２４，２５……電極、９，１０，１１，１２，２
２，２３，２６……端子部、１３，１４，１５，
１６……コム状電気端子。

Claims (1)

【実用新案登録請求の範囲】
1. 表裏に対向する電極を有した板状のバリスタ素
   子の前記電極のうち少なくとも一方の電極の端部
   に、複数個の端子を設け、前記端子より外部にコ
   ーム状電気端子を引き出したことを特徴とするサ
   ージ吸収器。