JPS61124104A - チツプバリスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は電子機器に使用する集積回路（Ｉ（１）を静電
気から保護するために利用されるサージ吸収器に関する
ものである。

従来の技術 従来、家電機器を含めて、多様化している電子機器には
ＩＣが非常に多く使用されている。

ＩＣは人体が蓄積する静電気によって、破壊したり、ま
たは誤動作等をしたりすることがよくあ２、ｅ　、。

る。ＩＣの破壊や誤動作を防ぐだめに、最近では電圧非
直線抵抗体（以後バリスタ基体という）が使用されるよ
うになった。

従来のチップバリスタは、第３図（ａ）の上面図、同図
（ｂ）の側面図、同図（Ｃ）の下面図に示すように、細
片状のバリスタ基体７の両主面に上部電極８と上部電極
９とが設けられている。両電極８．９は互いに反対側の
端縁を回って他方の主面側−延長形成されている。静電
気などによるサージを吸収する能力は、電極８．９がバ
リスタ基体７を介して対向する面積で決まる。そのため
、チップバリスタ基体７の主面の面積が電極８，９０対
向部分の面積の約３倍を８飲とする。

このチップバリスタ１０を用いて工Ｃ１１を保護すると
きには、第４図に示すようにＩＣ１１の入出力端子がた
とえば６個あるとすれば、チップバリスタ１０が６個必
要七なり、ＩＣ１１とチップバリスタ１０との接続、工
Ｃ１１のアース端子やチップバリスタ１０とアース導体
１３とはワイヤポンディングで接続する。このように構
成する３６−。

ことにより、入出力端子からＩＣ１１の内部へ侵入しよ
うとする静電気が、チップバリスタ１ｏで吸収され、Ｉ
Ｃ１１の破壊及び誤動作が防止されている。

発明が解決しようとする問題点 このような従来の構成では、数多くの個所をワイヤーポ
ンディングで接続しているため、静電気によるサージの
ような高周波サージに対してワイヤのインダクタンス分
で電圧降下が発生し、チップバリスタ単体の抑制効果が
十分に得られないことと、ワイヤボンディングのだめの
工数が多いこと、そしてＩＣの入出力端子数と同程度の
数のチップバリスタが必要となるだけで彦く共通アース
が別途必要であるため、形状が大きくなることといっだ
問題点があった。

本発明はこのような問題点を解決するもので、サージの
抑制効果を高め、ＩＣの破壊や誤動作を防ぎ、ワイヤー
ポンディング等の製造工数を低減し、かつ、小形のチッ
プバリスタを提供することを目的とするものである。

問題点を解決するだめの手段 この問題慨を解決するために、本発明はバリスタ基体の
一方の主面上の周縁部分を除いた部分に共通電極を形成
するとともに、他方の主面に複数個の電極を形成し、さ
らに、これら複数個の電極のうちの少なくとも一つと共
通電極とをバリスタ基体に設けた孔を通してスルーホー
ル接続したものである。

作用 この構成により、従来の複数個のチップバリスタを必要
としていたものが一つのチップバリスタでよいため、前
記共通電極がアース端子となり、チップバリスタとアー
スとの接続のだめのワイヤポンディングが不用となる。

したがって前記ワイヤがないため、インダクタンスが低
くなって高周波サージに対する抑制効果が向上すると共
に、製造工数が低減することになる。そして、従来のチ
ップバリスタたとえば３個分の大きさに対して、同じサ
ージ吸収能力を有すチップバリスタの大きさは２／３と
なり、小形になる。かつアースを含め５６−ジ て比較するとさらに小形に彦る。

実施例 第１図に本発明にかかるチップバリスタの一実施例を示
す。同図（ａ）はその上面図、同図（ｂ）は図（２Ｌ）
のム−Ａ′　断面図、同図（０）は下面図である。第２
図はこの実施例の使用形態の一例を示している。

図において、１は細片状のバリスタ基体で、その上面に
たとえば４個の個別電極２が銀焼付けなどの手段によっ
て形成されている。３は共通電極で、バリスタ基体１の
下面にその周縁部分を除いてやはり銀焼付けなどの手段
でもって形成されている。４はバリスタ基体１に設けら
れた孔で、内部に導電体が充填されて、個別電極２の一
つと共通電極４とがスルーホール接続されている。バリ
スタ基体１上の個別電極を数多く必要とする場合には、
スルーホール接続個所を二つ以上としてもよい。その間
隔はサージ吸収能力９偶別電極数等に応じて適宜定めれ
ばよい。

上記構造のチップバリスタ６においては、バリスタ基体
１を介して共通電極２とそれとは直接液６６５゜ 続されていない個別電極２との間で、複数のバリスタが
構成される。そして、共通電極３はそれと接続された個
別電極２から電気的に導出できるため、ＩＣ等と接続す
る場合、個別電極２．共通電極３とも同一面側において
その接続をすることができる。

第２図は６個の入出端子をもつＩＣ６とその保護用とし
て本実施例のチップバリスタ６を２個接続した例を示す
。図から明らかなように、ＩＣ６の入出力端子をチップ
バリスタ６の個別電極２にそれぞれワイヤ７で接続する
とともに、チップバリスタ６の共通電極３とスルーホー
ル接続された個別電極２同士、さらにはそれとＩＣ６の
アース端子とをワイヤ７で接続する。

本実施例のチップバリスタは一つの基体に複数個のバリ
スタを有するものであり、チップバリスタの占有する面
積が個別素子使用時のそれに比べて大幅に縮小されるだ
けでなく、ワイヤボンディング個所が著しく減少してい
る。

発明の効果 ７６−。

本発明のチップバリスタによれば、一つの基体中に複数
個のバリスタを有しているものであるため、保護すべき
素子と接続する場合、それに必要なワイヤ数が少なくて
すみ、したがってワイヤのインダクタンス分が小さくな
るために、サージ抑制効果が向上する。そして、ワイヤ
数が少なくなることから、ワイヤボンディング等の製造
工数が少なくなり、製造、使用が容易となる。

【図面の簡単な説明】

第１図（ＩＬ）は本発明の一実施例のチップバリスタを
示す上面図、同図（ｂ）は図（＆）のＡ　−Ａ’　　断
面図、同図（０）はその下面図、第２図はこの実施例と
ＩＣとの接続状態を示す図である。第３図（＆）　、　
（ｂ）　、　（Ｃ）はそれぞれ従来のチップバリスタの
上面図、側面図、下面図、第４図はこの従来のチップバ
リスタとＩＣとの接続状態を示す図である。 １・・・・・・バリスタ基体（電圧非直線抵抗体）、２
・・・・・・個別電極、３・・・・・・共通電極、４・
・・・・・孔。

Claims (1)

【特許請求の範囲】
1. 板状の電圧非直線抵抗体の一方の主面上に共通電極を形
   成し、かつその他方の主面上に複数の個別電極を形成す
   るとともに、前記個別電極のうちの一つを前記共通電極
   とを前記電圧非直線抵抗体に設けた孔中の導電体を介し
   て接続しているチップバリスタ。